Устройство для моделирования систем массового обслуживания

,1652979 5 С 06 Р 1520 ПИСАН БР И ЛЬСТВУ Р 20 темы обслу ерва с изм поступлен9 ил ИЛИ,ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВ(56) Авторское свидетельство СССР В 1018931, кл . С 06 Г 15/20, 1981.Авторское свидетельство СССР Р 1399756, кл, Г 06 Г 15/20, 1986. (54) УСТРОЙСТВО ДЛЯ ИОДЕЛИРОВАИЯ СИСТЕИ КАССОВОГО ОБСЛУИИВАИИЛ (57) Изобретение относится к вычислительной технике и может быть использовано для определения вероятностных характеристик систем обслуживания. Цель изобретения - расширение Функциональных возможностей устройства за Изобретение относится к вычислительной технике и может быть исполь" зовано для определения вероятностных характеристик систем обслуживания.Целью изобретения является расширение Функциональных возможностей устройства за счет моделирования систем массового обслуживания с подключением резерва с изменяюшейся интенсивностью поступления запросов на обслуживание.Функциональная схема устройства приведена на Фиг. 1; на Фиг. 2 и Фиг. 3 показаны структурные схемы первой и второй треугольных матриц регистров памяти; на Фиг. 4 - структурная схема блока управления; на фиг. 5 - структурная схема блока вычисления вероятностей переходов; на счет моделирования систем обслуживания с подключением резерва с изменяющейся интенсивностью поступления запросов на обслуживание, Цель достигается введением в устройство второго,третьего, четвертого, пятого и шестого блоков элементов И, элемента И,элемента ИЛИ, шестой и седьмой группэлементов ИЛИ и второго регистра памяти, а блок управления дополнительносодержит второй и третий регистры памяти, четвертую и пятую схемы сравнения, третий и четвертый триггеры.Устройство позволяет исследовать сивания с подключением реяющейся интенсивностьюапросов на обслуживание,Фиг, 6 - структурная схема блока Формирования сигналов управления; нафиг. 7 - структурная схема генератораимпульсов времени; на Фиг. 8 - временные диаграммы напряжений; на Фиг9 -диаграмма переходов межпу состояниями Жсистемы обслуживания,Устройство (Фиг. 1) содержит первую СОтреугольную матрицу 1 регистров памяти, первую группу 2 элементов ШП 1,первый сумматор 3, первую группублоков элементов И 4.1-4,ш, первуюгруппу регистров памяти 5.1-5.щ,вторую группу регистров памятиапь6.1-6.ш, вторую 7.1-7.п третью)8.1-8,щ группы блоков элементов И,вторую группу 9 элементов ИЛИ,блок 10 управления, четвертую 11и третью 12 группы элементовравляющсму входу третьего блока элементов И устройства, прямой выход четвертого триггера блока управления соединен с управляющим входом четвертого блока элементов И устройства, выходы которого подключены соответственно к первым входам элементов ИЛИ щестой группы устройства, инверсный выход четвертого триггера блока управ"10 ления соединен с вторым входом элемента И устройства, выход которого соединен с вторым входом элемента ИЛИ устройства, выход которого соединен с управляющим входом второго блока элементов И, выходы которого подключены соответственно к первым входам элементов ИЛИ седьмой группы, выходы второго регистра памяти устройства соединены соответственно с информа 20 ционными входами пятого блока элементов И, выходы которого соединены соответственно с инФормационными входами второго и четвертого блоков элементов И, выходы первого блока элементов И соединены соответственнос информационными входами третьегои щестого блоков элементов И, выходыкоторых подключены к вторым входамэлементов ИЛИ соответственно седьмойи шестой групп, выходы элементов ИЛИщестой и седьмой группы соединенысоответственно с входами заданияинтенсивности обслуживания блока вычисления вероятностей переходов, ауправляющий вход пятого блока элементов И устройства подключен к выходучетвертого элемента И блока управления.1652979 Рца Составитель В. Фукалов редактор Т, Орловская Техред Л.Олийнык Корректор . С МС атею етеаьюетьее авю таеюю веавввваьтееаьав вюе еамборская 2188 Тираж 419 ПодписГосударственного комитета по иэобретениям и открытия13035, Москва, Ж, Раушская наб., д, 4/5 при ГКНТ СССР 1 роцэводственно-из Зака БНИИ 1вторую треугольную матрицу 3 регистров памяти, пятую группу 14 элементов ИЛИ, второй сумматор 15, блок 16 вычисления вероятностей переходов, блок 17 Аормирования сигна 5 лов управления, третью группу регистров памяти 18,1-18,щ, четвертую и пятую группы блоков 19,1-19.ши 20.1-20.шэлементов И первыйр 1 О регистр 21 памяти, первый блок 22 элементов И; генератор 23 импульсов времени.Первая треугольная матрица (Аиг. 2) регистров памяти содержит5 группу регистров памяти 24.1,1-24.1.ш.ш.1, первую, вторую, третью и четвертую группы блоков элементов И 25,1.1-25.и,1; 26,1.1-26.ш,1; 27.1,1- 27.ш.1; 28.1.1-28.ш.1, входы 2933 и выходы 34, 35, 36. Вторая треугольная матрица 13 (Аиг, 3) регистров памяти содержит группу регистров памяти 37.1.1-37.ш;1, первую и вторую группы блоков элемен тов И 38,1.1-38.т.1 и 39.1.1-39.ш, входы 40, 41 и выход 42.Блок 10 управления (Аиг; 4) содержит генератор 43 тактовых импульсов, первый 44, второй 45, третий 46, ,шестой 47, пятый 48, седьмой 49, четвертый 50, элементы И первый 51, второй 52, третий 53 счетчики импульсов, первый 54, второй 55, третий 56, четвертый 57, пятый 58, шестой 59 и седьмой 60 дешиАраторы, первую 61, вторую 62, третью 63 схемы сравнения, первый 64, второй 65 триггеры, узел 66 вычисления, первый 67 регистр памяти, сумматор 68, элемент ИЛИ 69, выходы 70-73 и вход 74.Блок 16 вычисления вероятностей переходов (Аиг, 5) содержит первый 75, второй 76, третий 77 и четвертый 78 узлы умножения, первый 79, второй 80, третий 81 и четвертый Я 2 регистры памяти, с первого ЯЗ по седьмой 89 элементы И, третий 90, второй 91, первый 92 блоки элементов И, Аормирователь 93 импульсов, с первого 94 по шестой 99 дешиАраторы, группу элементов ИЛИ 100, сумматор 101, входы 102-.106, выходы 107, 108, 109.Блок 17 Аормирования сигналов управления (Аиг. 6) содержит первый 11 О и второй 111 дешиАраторы, с первого 112 по пятый 116 элементы И, элемент НЕ 117, с первого 118 по шестой 123 блоки элементов И, первый 124, второй 125 Аормирователи импульсов, выходы 126, 127, 128.Генератор 23 импульсов времени(фиг. 7) содержит счетчик 129, регистр130, схему 131 сравнения, триггер 132,вход 133. Блок управления (Аиг. 4) также содержит третий 134 и второй 135регистры памяти, четвертую 136 и пятую137 схемы сравнения, третий 138 и чет"вертый 139 триггеры, выходы 140..143.В состав устройства также входят(фиг. 1) четвертый блок 144 элементовИ, шестая группа 145 элементов ИЛИ,третий 146 и второй 147 блоки элементов К, седьмая группа 148 элементов ИЛИ,второй регистр 149 памяти, пятый 150 ишестой 151 блоки элементов И, элементИЛИ 152 и элемент И 153.Принцип действия устройства основанна представлении системы обслуживания,на которую последовательно поступаетс интенсивностями Я 9,Язапросов и которая обслуживает их с интенсивностью Ц, если число находящихся в системе запросов 1 ( 1 при кор,рртором происходит подключение резерва,и запросы обслуживаются с интенсивностью 2вложенной марковской цепьюс дискретным множеством состояний инепрерывным временем, Состояние си,стемы в каждый момент времени характеризуются числом находящихся в системезапросов з Сз = Й,11), числа запросов3 Ц = О М) получиви обслрзозвние в системе, Вероятности пребываниясистемы обслуживания в этих состоянияхР . Диаграмма переходов междусостояниями системы обслуживания приведена на фиг. 9. Значения вероятностей нахождения системы обслуживанияв 1.,1-х состояниях определяются прирешении системы диАференциальныхуравнений, описывающих данную диаграмму переходов,Устройство работает следующим образом. В исходном состоянии на регистры 18,1, 18,шзанесены значения интенсивностей поступления И = Изапросов на обслуживание, на регистр 21 - интенсивность обслуживания ц, на регистр 149 интенсивность обслуживания 2 ф, на регистр 24,1.1 первойматрицы занесена единица, на регистр 134 и регистр 135 блока управления занесены соответственно значения хд и дпла+1; все остальные регистры обнулены, триггеры 64 и 65 блока 10 управления установлены в2979 20 25 30 35 40 45 50 55 5 165нулевое состояние, счетчики 51, 52,53 блока 1 О управления и счетчик 129генератора 23 импульсов времени обнулены, на схему сравнения 131 занесено значение времени окончания моделирования, на схемы 62 и 63 сравнения блока 10 управления занесено число поступающих на систему обслуживания запросов И,Установлением триггера 132 единичным импульсом по входу 133 триггера устройство переводится в режиммоделирования.На каждом шаге моделирования нарегистрах 5 Формируются значениявероятностей состояний системы обслуживания. Процесс Формированияскладывается из четырех ФазНа первой Фазе происходит Формирование на регистрах 37 матрицы 13блоком 16 значений изменений вероятностей состояний системы обслужива. -ния,На второй Фазе происходит Формирование блоком 17 на регистрах 24матрицы 1 значений вероятностей состояний системы обслуживания путемсуммирования на сумматоре 15 значений с регистров 37 треугольной матри"цы 13 и с регистров 24 матрицы 1.На третьей Фазе происходит Формирование блоком 17 на регистрах 5значений вероятностей нахожденияв системе обслуживания 0,1 19запросов путем суммирования на сумматоре 3 значений с регистров 24треугольной матрицы 1.1 а четвертой Фазе происходит Формирование на регистре 130 генератора 23 импульсов времени значениятекущего времени моделирования.Тактовые импульсы от генератора 43через элемент И 44, при условии наличия единицы на входе 74 блока 1 Оуправления (с блока 23 признак режима моделирования), и через элементИ 45 (единица на инверсном выходетриггера 64) поступают на счетныйвход счетчика 51, на выходах которогоФормируется код, определяющий числозаявок 7, обслуженных системой обслуживания, На выходах счетчика 52 Формируется код, соответствующий числузаявок 1, находящихся в системе обслуживания. Узел 66 вычитания производит расчет разности (И"1), и результат расчета выдает на входсхемы 61 сравнения. Схема 61 сравне 6ния при установлении на выходах счетчика 51 кода, равного поступившему от узла 66, вырабатывает единицу н выходе "Равно" и переводит триггер 64 в единичное состояние, Изменение состояния триггера 64 закрывает элемент И 45. Тогда очередной тактовый импульс через элемент И 46 и элемент ИЛИ 69 обнуляет счетчик 51, черезэлемент И 46 переводит триггер 64в нулевое состояние и, при наличииединицы на инверсном выходе триггера 65, через элемент И 4 поступаетна-,счетный вход счетчика 52. При установлении на выходах счетчика 52 кода, равного И, схема сравнения 62 вырабатывает единицу и переводит триггер 65 в единичное состояние. Л этом случае очередной тактовый импульс обнуляет счетчик 52 через элемент И 48, переводит триггер 65 в нулевое состояние и по счетному вхопу изменяет код на выходах счетчика 53, Код на выходах счетчика 53 определяет Фазу работы устройства, При установлении на выходах счетчика 53 кода, равного "3", единицу вырабатывает дешиФратор 59.Тогда единица, выработанная на выходе дешиФратора 55, при установлении на,выходах счетчика 51 кода, равного "1", через элемент И 49 поступает на установочный вход счетчика 53, через элемент ИЛИ 69 на установочный вход счетчика 51 и по выходу 73 блока 10 управления на счетный вход счетчика 129 блока 23. Счетчик 129 изменяет; код на выходах и передает его на регистр 130, содержание которого соответствует новому значению времени, а счетчики 51 и 53 обнуляются. При установлении на выходах счетчика 52 кода, равного 1 г, схема сравнения 136 вырабатывает единицу на выходе "Равно" и переводит триггер 138 в единичное состояние,При установлении на выходах счетчика 52 кода, равного 1 я + 1, схема сравнения 137 вырабатывает едини- цу на выходе "Равно" и переводит триггер 139 в единичное состояние.При нулевом состояния счетчика 53 дешиФратора 57 вырабатывает единицу, что является признаком первой Фазы работы устройства. Единица на выходе дешифратора 57 открывает элемент И 50 для прохождения тактовых импульсов на блок 16 с выхода 70 бло 716529ка 10 управленияБлок 16 Аормируетпо значениям интенсивностей поступ"ления запросов с регистров 18, значению интенсивностей обслуживанияс регистра 21 и по значениям верояткостей нахождения систем обслуживания н 1,3-х состояниях с регистров24.,1 треугольной матрицы 1 значения изменений вероятностей нахождения системы обслуживания в этих состояниях и записывает в регистр 37матрицы 13. Тактовые импульсы пошине б входа 70 блока. 16 поступаетна входы элементов И 84, 86, 88, на.выход 107 блока 16 и на вход Аормирователя 93. На каждом тактовом импульсе Формирователь 93 вырабатывает потри последовательных импульса в соответствии с диаграммой напряжений, приведенной на фиг, 8. Первый импульс 20с выхода Формирователя 93 подключаетчерез группу элементов И 90 и группуэлементов ИЗБ 100 выходы дешифратора 99 по выходу 30 блока 16 к эле- .ментам И 27 матрицы 1. Дешийратор99 вырабатывает единицу по шине всоответствии с кодами 1,1, поступающими с выходов счетчиков 51 и 52блока 10 управления по выходам 71,и обеспечивает подключение регистра24,х.3 матрицы 1 через группу блоков элементов И 27.-1,3 по выходам36 к элементам ИЛИ 12, далее черезвход 106 блока 16 на входы узлов7578 умножения. Узлы 7578 35при наличии единицы на управляющемвходе перемножают коды, поступающиепо первому и второму входам.ДешиАратор 98 в соответствии скодом, поступающим на блок 16 по 40шине 70 (г) с выхода регистра 67,на который занесена сумма кодовс выходов счетчиков 51 и 52, полученная на сумматоре 68, подключитпо выходу 108 блока 16 через блоки 45элементов И 19 выходы регистра18.х+1 на вход 104 блока 16 к входу узла умножения 75,Первый импульс при наличии единицы на шине ж входа 70 блока 16,поступающей с инверсного выходадешиАратора 56 блока 10 управления,через элемент И 83 разрешит узлу75 перемножение кодов. Дешифратор56 вырабатывает единицу на инверсном выходе при нулевом состояниисчетчика 52В случае ненулевогокода на выходах счетчика 52 единицас прямого выхода дешифратора 56 по 79 8шине 70 и блока 10 управления поступит на второй вход элемента И 84 блока 16 и откроет его для прохощпения тактового импульса. Тогда тактовый импульс обнулит регистры 79 и 82.Таким образом, при коде на выходах счетчика 52, не равном нулю, на тактовом импльсе при первом импульсе формирователя 93 на регистр 79 будет занесен результат перемноженияР(1-1, Л)ЪВторой импульс с выхода Аормирователя 93 подключает через блок элементов И 91 и группу элементов ИЛИ 100выход дешифратора 97 по шинам 30 блока 16 к блокам элементов И 27 матрицы 1, В соответствии с кодами дешиАратор 97 обеспечивает подключениерегистра 24.1,3 матрицы 1 черезблок элементов И 27.д,1 группу элементов ИЛИ 12 на входы узлов 7578умножения блока 16,Дешифратор 94 н соответствии скодом, поступающим с регистра 67 пошине 70 г, подключит через блок элементов И 20,.+1+1 выходы регистра18.+3+1 к входу узла 77 умножения.Второй импульс при наличии единицына входе элемента И 86, поступающейпо входу 70 е блока 1 б с выхода "Равено схемы 63 сравнения через элементИ 87, разрешает перемножение кодов,поступающих на входы узла 77 умножения,Схема 63 сравнения вырабатываетединицу по выходу "е равно" при установлении на выходах счетчика 52 кода, не равного , В случае кода, равного М, на выходах счетчика 52 схема63 сравнения вырабатывает единицупо выходу "Равно", которая по входу70 в блока 10 управления поступает навторой вход элемента И 8 Г и открываетего для прохождения тактового импульса. Тогда тактовый импульс обнуляетрегистр 81.Таким образом, при коде на выходахсчетчика 52, не равном .1, на тактовомимпульсе при втором импульсе Аормирователя 93 на регистр 81 будет занесенрезультат перемноженияР(1,З) %Тактовый импульс с вю-.ода 107 блока 16 открывает блоки элементов И 22 и И 150, Если триггер 138 и триггер 139 блока управления находятся в ну 165) 79 10левом состоянии, то единичный сигналимеется на выходах 140 и 142 и черезэлемент ИЛИ 152, блоки элементов И146 и 151, блоки элементов ИЛИ 145,5148 выходы регистра 21 подключаютсяк входам узлов 76, 78 умножения, Еслитриггер 138 в единичном состоянии,а триггер 139 - в нулевом, то сигналыимеются на выходах 142 и 143 и черезэлемент ИЛИ 152, блок элементов И 151,блок элементов ИЛИ 145 выход регистра 21 подключается к входу узла 76умножения, а выход регистра 149 черезблок элементов И 147 и блок элементовИЛИ 148 подключается к входу узла 78умножения.Если оба триггера 138 и 139 в единичном состоянии, то сигналы имеютсяна выходах 141, 143 и выход регистра149 через блоки элементов И 144 и 147.20и блоки элементов ИЛИ 145 и 148 подключается к входам узлов 76 и 78 умножения.Второй импульс Формирователя 93при наличии единицы на втором входеэлемента И 89, поступающей по шине70 ж с инверсного выхода дешифратора56, разрешает перемножение кодов,поступающих на входы узла 78.Таким образом, при коде на выходахсчетчика 52, не равном нулю и меньшем1+ 1, при втором импульсе на регистр 82 будет занесен результат перемноженияР(1,А Р,35если код на выходах счетчика 52больше 1 п + 1, то на регистр 82 будет занесен результат40Р (1, 1) 2 О .Третий импульс с выхода Формирователя 93 подкпючает через элементы И 92 и ИЛИ 100 выход дешифра;ора 96 к блокам элементов И 27 матрицы 1. 45 В соответствии с кодами дешифратор 96 обеспечивает подключение регистра 24.1+1,-1 матрицы 1 через блок элементов И 27.+1.1-1 элементы ИЛИ 12 на входы узлов 7578 умножения. 50Третий импульс при наличии единицы на втором входе элемента И 85, поступающей по шине 70 д с инверсного выхода дешифратора 54 блока 10 управления, разрешает перемножение кодов, поступающих на входы узла 76. Дешифратор 54 вырабатывает на инверсном выходе единицу при коде на выходах счетчика 51, не равном нулю. В случае, если на выходах счетчика "1 устанавливается нулевой код;сшифр:.тор54 вырабатывает единицу по прямсчувыходу, которая по шине 70 а поступает на второй вход элемента И 86 иоткрывает его для прохождения тактового импульса на установочный входрегистра ЯО. Тогда тактовый импульсобнуляет регистр ЯО,Таким образом, при коде на выходах счетчика 51, не равном нулю, ипри коде на выходах счетчика 52,меньше 1 п , при наличии третьегоимйульса на регистр ЯО будет занесенрезультат перемножения Р(1+1,Л) У;при коде на выходах счетчика 52,равном или большем 1 , при наличииимпульса на регистр ЯО будет занесенрезультат перемножения Р(1+1, 1-1) 2 Ч.В течение тактового импульса навыходе сумматора 101 Формируетсясумма кодов, поступивших с выходоврегистров 7982. Дешифратор 95 всоответствии с кодами 1, 1 открываетгруппу блоков элементов И 38.,1матрицы 13 и подключает выход сумматора 101 к входам регистра 37.х, 1.По окончании первой Фазы работыустройства во все регистры 37 матрицы 13 будут занесены новые значения,очередной тактовый импульс поступаетна счетный вход счетчика 53 и устанавливает на его выходах код, равный "1", тогда дешифратор 58 вырабатывает единицу и по шине 72 г открываетэлемент И 112 блока 17 для прохождения тактовых импульсов, чем определяется вторая Фаза работы устройства.На второй фазе работы устройстватактовые импульсы поступают от генератора 43 через элемент И 44 по шине 72 а блока управления, через элементИ 112 на вход Формирователя 124 импульсов, который вырабатывает в течение тактового импульса на выходахтри последовательных импульса в соответствии с диаграммой, приведеннойна фиг. 8.Первый импульс с первого выхода подключает выход дешифратора 110 через блок элементов И 118 к входам блоков элементов И 28 матрицы 1 и к входам блоков элементов И 39 матрицы 13. Дешифратор 110 в соответствии с кодом 11, поступившим с выхо: гов счетчиков 51 и 52, подключает нерез блок элементов И 28.д.1 матриды 1, выходы регистра 24.ь.,1 группуэлементов ЕЛИ 11 к входу сумматора 15и через блок элементов И 39 матрицы13 через группу элементов ИЛИ 14 квходу сумматора 15.Второй импульс со второго выходаформирователя 124 подключает выходдешифратора 110 через блок элементовИ 119 к входам блоков элементов И26.х.1 матрицы 1.Дешифратор 110 подключает выход сумматора 15 в соответ 10ствии с кодом 1,3 через блок элементов И 26.1,1 к входам регистра 24.хТаким образом, по окончании второйфазы работы устройства на регистрах24 треугольной матрицы 1 будут нанесе 15ны новые значения вероятностей состояний системы обслуживания и счетчик53 по очередному тактовому импульсуизменит код на своих выходах.При установлении на выходах счетчика 53 кода, равного "2", дешийратор60 вырабатывает на выходе единицу,которая по шине 72 в поступает на второй вход элемента И 113 блока 17,устройство переходит в третью йазуработы.На третьей фазе тактовые импульсыпоступают от генератора 43 черезэлемент И 44 о шине 72 а через элемент.И 1 13 блока 17 на управляющий входблока элементов И 120 и на вход йормирователя 125. По поступлении тактового импульса выход деюийратора 110через блок элементов И 120 подключается к входам блока элементов И 3525.д.3 матрицы 1. В соответствии скодом 1,Л, поступаюшим с выходовсчетчиков 51,52, дешифратор 110 подключает выходы регистра 24.х.3 черезблок элементов И 25.1,1 через элементы ИЛИ 2 к входу сумматора 3,Формирователь 125 по поступлениютактового импульса йормирует на выходах три последовательных импульсав соответствии с диаграммой, приведенной на йиг. 8.Импульс с первого выхода формирователя 125 при поступлении единицы навторой вход элемента И 114 с инверсного выхода денифратора 54, что означает ненулевой код на выходах счетчика 51, подключит через блок элементов И 121 выход дешифратора 111 квходам группы элементов И 7. Приэтом в соответствии с кодом 1, поступившим с вьгхода счетчика 52, выходы регистра 6.1. через блок элементов И 7.1 и группу элсментов ИЛИ 9подключаются к входу сумматора 3. Импульс со второго выхода йормирователя 125 при наличии единицына шине 72 б, который поступает оинверсного выхода схемы 61 сравненияпри коде на выходах счетчика 51, неравном (М"1), поступает через элемент И 115 на вход блока элементовИ 122 и подключает выход дешийратора111 через блок элементов И 122 квходам блоков элементов И 8,1-8.ш,В соответствии с колом 1 дешифратор111 подключает выход сумматора 3 через блок элементов И 8, к входамрегистра 6.1 При установлении навьгходах счетчика 51 кода, равногоИ), единица с инверсного выходасхемы 61 сравнения снимается, Тогдапоявление единицы на выходе элемента НЕ 117 открывает элемент И 116для прохождения импульса со второговыхода формирователя 125. Он подключает выход дешифратора 111 черезблок элементов И 123 к входам группыблоков элементов И 4, В соответствиис кодом 1 дешийратор 111 подключаетвыход сумматора 3 через блок элементов И 4, к входам регистра 5Таким образом, по окончании третьей йазы работы устройства на регистрах 5 формируются значения вероятностей нахождения в системе обслуживания 0,1, ,И запросов,Четвертая йаза работы устройстваопределяется появлением на выходахсчетчика 53 кода, равного "3". Тогдадешийратор 59 открывает элемент И 49,и единица, выработанная дешийратором55 при установлении на выходах счетчика 51 кода, равного "1", обнуляетсчетчики 53, 51, а по выходу 3 поступает на счетный вход счетчика 129генератора 23 импульсов времени иизменяет код на его выходах. Код свыходов счетчика 129 заносится нарегистр 130 и является новым значением координаты времени, При установлении на выходах счетчика 129 кода,равного времени окончания моделирования, схема 131 сравнения вырабатываетединицу и обнуляет триггер 132. Снятие единицы по шине 74 блока 23 приведет к закрытию элемента И 44 блока10 управления. Режим моделированияокончен.Формула и зобр ет енияУстройство для моделирования систем массового обслуживания, содержа16529щее первую и вторую треугольные матрицы регистров памяти, размерностью ИхМ, блок управления, пять групп эле" ментов ИЛИ, два сумматора, три группы регистров памяти, пять групп бло ков элементов И, генератор импульсов времени, первый регистр памяти, первый блок элементов И, блок Формирования сигналов управления и блок вычисления вероятностей переходов, первая 0 и вторая группы инФормационных входов первого сумматора соединены соответственно,с выходами элементов ИЛИ первой и второй групп, а выходы первого сумматора подключены соответственно к инФормационным входам блоков элементов И первой группы, выходы которых подключены соответственно к разрядным входам регистров памяти первой группы, разрядные выходы которых яв ляются выходами устройства, выходы 1-го блока элементов И второй группы (х = 1, И) соединены соответственно с 1-мн входами элементов ИЛИ второй группы, а выходы блоков элементов25 И третьей группы подключены к разрядным входам соответствующего регистра памяти второй группы, разрядные выходы которого подключены к инФормационным входам соответствующе- З 0 го блока элементов И второй группы, первая треугольная матрица регистров памяти содержит четыре группы блоков элементов И, а в 1-й строке содержитрегистров памяти Ц = И-+1), число 35 блоков элементов И каждой группы в каждой строке равно числу регистров памяти в строке, инФормационные входы блоков элементов И первой группы соединены с разрядными выходами соот ветствующего регистра памяти, одноименные выходы блоков элементов И первой группы -й строки объединены между собой и подключены соответственно к -м входам элементов ИЛИ первой 45 группы устройства, выходы блоков элементов И второй группы в каждой строке соединены с разрядными входами соответствующего регистра памяти данной строки, разрядные выходы регистра 50 памяти подключены к инФормационным входам соответствующих блоков элементов И третьей и четвертой групп, блок управления состоит из элементов Ис первого по седьмой, первого, второго и третьего счетчиков импульсов, с первого по седьмой дешийраторов, первой, второй и третьей схем сравнения, первого и второго триггеров, узла вычи 79 14тания, регистра памяти, сумматораУ элемента ИЛИ и генератора тактовых импульсов, выход которого соединен с первым входом первого элемента И, выход первого элемента И подключен к первым входам второго, третьего й четвертого элементов И, выход второго элемента И соединен со счетным входом первого счетчика импульсов, выход третьего элемента И подключен к нулевому входу первого триггера, первому входу элемента ИЛИ и первым входам пятого и шестого элементов И, выход элемента ИЛИ соединен с входом обнуления первого счетчика импульсов, прямой выход первого триггера подключен к второму входу третьего элемента И, а инверсный выход - к второму входу второго элемента И, разрядные выходы первого счетчика импульсов подключены соответственно к инФормационным входам первой группы сумматора, входам первого и второго дешийраторов и инФормационным входам первой группы первой схемы сравнения, выход "Равно" которой соединен с единичным входом первого триггера, выход шестого элемента И подключен к счетному входу второго счетчика импульсов, к разрядным выходам которого подключены инФормационные входы второй группы сумматора, входы третьего дешиФратора, инФормационные входы второй и третьей схем сравнения и входы узла вычитания, выходы которого соединены с инФормационными входами второй группы первой схемы сравнения, выход "Равно 1 второй схемы сравнения подключен к единичному входу второго триггера, прямой. выход которого соединен с вторым входом пятого элемента И, выход которого подключен к входу обнуления второго счетчика импульсов, нулевому входу второго триггера и счетному входу третьего счетчика импульсов, инверсный выход второго триггера соединен с вторым входом шестого элемента И, разрядные выходы третьего счетчика импульсов подключены соответственно к входам четвертого, пятого, шестого и седьмого дешифраторов, выход четвертого дешиФратора соединен с вторым входом четвертого элемента И, разрядные выходы сумматора подключены соответственно к разрядным входам регистра памяти, выход второго дешийратора соединен с первым входом седьмого элемента И выходКоторого подключен к входу обнуления третьего счетчика импульсов и второму входу элемента ИЛИ, выход шестогодешифратора соединен с вторым входомСедьмого элемента И, вторая треугольНая матрица регистров памяти в каждойСтроке содержит 1 регистров памяти,блоков элементов И первой и второйрупн, причем в каждой строке выходылака элементов И первой группы;соединены с разрядными входами соответСтвующего регистра памяти, разрядныевыходы которого подключены к инйормационным входам соответствующего1блока элементов И второй группы,блок йормирования сигналов управления содержит первый и второй деший 1 аторы, с первого по пятый элементыЙ, элемент НЕ, с первого по шестойлоки элементов И, первый и второй 20ормирователи импульсов, причем влоке йормирования сигналов управления выход первого элемента И соедийен с входом первого формирователя25импульсов, первый и второй выходы которого подключены к управляющим входам первого и второго блоков элементов И, инйормационные входы которыхинйормационные входы третьего бло,а элементов И соединены соотвегстенно с выходами первого дешифрато 1 а, выход второго элемента И соединен с управляющим входом третьеголока элементов И и входом второгоформирователя импульсов, первый выход которого соединен с первым входом третьего элемента И, второй выход второго формирователя импульсовблока формирования сигналов управления подключен к первым входам четверФого и пятого элементов И, второйвход пятого элемента И соединен свыходом элемента НЕ, а выходы третьего, четвертого и пятого элементов Иподключены к управляющим входам соотВетственно четвертого, пятого и шестого блоков элементов И, инйормационные входы которых соединены соответСтвенно с выходами второго дешийратора блока йормирования сигналов управ-ления, выходы первого сумматора устройства соединены соответственно с инйормационными входами блоков элементов И третьей группы устройства,управляющие входы которых подключены к выходам пятог.о блока элементов И блока йормирования сигналов управления, выходы шестого блока элементов И которого соединены соответственно с управляющими входами блоков элементов И первой группы устройства, управляющие входы блоков элементов И второй группы которого подключены соответственно к выходам четвертого блока элементов И блока формирования сигналов управления, первая группа входов первого дешифратора и входы второго ,цешийратора которого подключены соответственно к разрядным выходам второго счетчика импульсов блока управления, разрядные выходы первого счет" чика импульсов которого соединены соответственно с входами второй группы первого дешийратора блока йормирования сигналов управления, первый вход первого элемента И и первыи вход второго элемента И которого соединены с выходом первого элемента И блокауправления, выход "Не равно" первойсхемы сравнения которого подключен к, входу элемента ПЕ и второму входу четвертого элемента И блока формирования сигналов управления, второй вход второго элемента И которого соединен с выходом с едьмог о дешифратор а блока управления, выход пятого дешифратора которого подключен к второму входу первого элемента И блока формирования сигналов управления, второй вход третьего элемента И которого соединен с первым выходом первого дешифратора блока управления, выход четвертого элемента И которого подключен к управляющему входу блока элементов И устройства, инйормационные входы которого соединены соответственно с разрядными выходами: первого регистра памяти устройства, выходы первого дешифратора, третьего дешийратора, третьей схемы сравнения и четвертого элемента И блока управления соединенысоответственно с входами разрешениявычислений группы блока вычислениявероятностей переходов, информационные входы первой группы которого соединены соответственно с разряднымивыходами первого регистра памяти бло-.ка управлениявыход седьмого элемента И блока управления соединен с входом запуска генератора импульсов времени, выход которого подключен к второму входу первого элемента И блока управления, разрядные выходы первого и второго счетчиков импульсов которого соединены соответственно с информационными входами второй и третьей групп блока вычисления вероятностей переходов, разрядные выходы регистровпамяти третьей группы устройства соединены с информационными входами соответствующих блоков элементов И чегвертой и пятой групп устройства, уп-, равляющие входы блоков элементов И четвертой и пятой групп устройства соединены соответственно с выходами разрешения считывания информации блока вычисления вероятностей переходов,1 О выходы блоков элементов И четвертой и пятой групп устройства подключены соответственно к информационным входам четвертой группы блока вычисления вероятностей переходов -й вы 15 ход выбора адреса считывания информации блока вычисления вероятностей переходов соединен с управляюгщми входами всех блоков элементов И первой группы х-й строки второй треугольной матрицы регистров памяти, информационные входы всех блоков элементов И первой группы которой подключены соответственно к информационным вьжодам блока вычисления25 вероятностей переходов, х-й выход выбора строки записи информации которого подключен к управляющим входам блоков элементов И третьей группы -й строки первой треугольной матрицы регистров памяти, выходы блоков элементов И третьей группы -й строки которой подключены соответственно к -и входам элементов ИЛИ третьей группы устройства, выходы которых соединены соответственно с информационными 35 входами шестой группы блока вычисления вероятностей переходов, -й выход третьего блока элементов И блока формирования сигналов управления соединен соответственно с управляющими входами 10 блоков элементов И первой группы 1-й строки первой треугольной матрицы регистров памяти, 1-й выход второго блока элементов И блока формирования сигналов управления подкпю чен к управляющим входам блоков элементов И второй группы 1-й строки первой треугольной матрицы регистров памяти, выходы блоков элементов И четвертой группы 1-й строки которой под О ключены соответственно к входам ьй группы элементов ИЛИ четвертой группы устройсгва, выходы которых соединены соответственно с информационными входами первой группы второго сумматора устройства, выходы которого под-. ключены соответственно к информационным входам всех блоков элементов И второй группы первой треугольной матрицы регистров памяти, управляющиевходы блоков элементов 11 четвертойгруппы 1-й строки первой треугольнойматрицы регистров памяти подключенык -му выходу первого блока элементов И блока формирования сигналов управления и управляющим входам блоковэлементов И второй группы -й строкивторой треугольной матрицы регистровпамяти, одноименные выходы блоковэлементов И второй, группы х-й строкикоторой объединены и подключены соответственно к входам 1-й группы элементов ИЛИ пятой группы устройства, выходы которых соединены соответственнос информационными входами второй группы второго сумматора устройства, о тл и ч а ю щ е е с я тем, что, сцепью расширения функциональных возможностей устройства за счет моделирования систем массового обслуживанияс подключением резерва с изменяющейся интенсивностью поступления запросов на обслуживание, оно дополнительно содержит второй, третий, четвертый,пятый и шестой блоки элементов И, элемент И, элемент ИЛИ, шестую и седьмуюгруппы элементов ИЛИ и второй регистрпамяти, а блок управления дополнительно содержит второй и третий регистрыпамяти, четвертую и пятую схемы сравнения, третий и четвертый триггеры,причем в блоке управления выходы,третьего регистра памяти соединенысоответственно с информационнымивходами первой группы четвертой схемы сравнения, а выходы второго регистра памяти соединены соответственно с информационными входами первойгруппы пятой схемы сравнения, информационные входы второй группы четвертой и пятой схем сравнения подключены соответственно к разрядным выходам второго счетчика импульсов, выходы "11 еньше" и "Ганно или больше"четвертой схемы сравнения подключенысоответственно к нулевому и единичному входам третьего триггера, анулевой и единичный входы четвертоготриггера подключены соответственнок выходам "Меньше" и "Равно или больше" пятой схемы сравнения, прямойвыход третьего триггера блока управления соединен с первым входом элемента И и управляющим входом второгоблока элементов И устройства, а инверсный выход третьего триггера блока управления подключен к второмувходу элемента ИЛИ устройства и уп