Устройство для сопряжения эвм с внешними устройствами

(21) (22) (46) (72) Б.ЯБ (53) (56) М 554Ав М 110 к вычис ыть исл ычислитель- онно-измедве два рит ЭВМ енением шина и Изобретенительной технизовано в чпра ычисли носи ыть исполь слительных може яющих вы формацио но-измеринением ЭВМа" и внешни ахни систем комплек тельных с интер с при щая ши зующих еисомв, исп угие ини У ерфеись Цельтродейс Устро быизобретениятвия устройс выш чать зволяет подктройства, арегистре ад тв дреса коресов шние ье заны в стройс торых уквнешнихму уровнвии с ко не оцессорно оответств, к аний ю прерь мандами в саннь защ и ГОСУДАРСТ 8 ЕННЬЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬЬТИЯМПРИ ГКНТ СССР САНИЕ ИЗ 4339368/24-2407.12.8715,08,89, Бюл, Хф.30П.И,Молчанов, А.В,Осипов,уянов и П,М.Фокеев681.325(088,8)Авторское свидетельство СССР534, кл, 6 Об Р 13/00, 1977.торское свидетельство СССР065, кл. С 06 Р 13/00, 1984.(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭСВНЕШНИМИ УСТРОЙСТВАМИ Изобретение относит льной технике и може зовано в управляющих комплексах и информа льных системах с при с интерфейсом "Общая внешних устроиств, использующих другие интерфейсы. Целью изобретенияявляется повышение быстродействия.Устройство содержит блок управленияобменом, блок программных прерыванийблок прерываний для внепроцессорного обмена, коммутатор программныхзапросов, два коммутагора запросоввнепроцессорного .обмена, дешифраторкоманд, дешифратор состояния, двакоммутатора адреса, селектор адресаьрегистр адреса, дешифратор адреса,узел чтения, узел записи, регистркоманд, регистр адресов регистроввнешних устройств, регистр текущего адреса общей шины, регистр длинымассива, регистр адресов внешнихустройств, мультиплексор данных,группы элементов И, элемент ИЛИ,блока усиления, 2 з.п. ф-лы, 6 ил. гистр команд, выполнять операции з писи или чтения с адресованными устройствами до полной передачи заданно го массива в регистры (или из регистра), адреса которых указаны в регистре адресов регистров внешних у ройств, при этом остальные внешние устройства автоматически переключе ы не только на программныи уровеньрерывания, но и на внепроцессорныйровень прерывания,Первый интерфейс "Общая шина" представляет собой унифицированнуюсистему магистральных связей для адресов, данных и управляющих сигналовмежду процессором, оперативной памяса, группа выходов которого соединена с группой информационных входов дешифратора адреса и с первой группой информационных входов второго муль 5 типлексора адреса, вторая группа информационных входов которого соединена с третьей группой информационных входов мультиплексора данных и с группой выходов регистра адресов 1 р внешних устройств, информационный вход и вход записи которого соединены соответственно с определенными разрядами первой группы информационных выходов первого блока усиления и группы информационных Выходов узла записи, первый выход блока управления обменом соединен с первыми управляющими входами первого и второго мультиплексоров адреса, группа 2 О вьгходов регистра текущего адреса общей шины соединена с второй группой информационных входов первого мультиплексора адреса и с четвертой группой информационных входов мультиплек сора данных, пятая группа информационных. входов которого соединена с :группой выходов регистра адресов внешних устройств, с первой группой управляющих входов первого ком О мутатора запросов внепроцессорного обмена, с группой управляющих входов первого коммутатора программных запросов и с группой информационныхвходов второго коммутатора адреса, группа выходов которого соединена с третьей группой информационных входов второго блока усиления, четвертая группа информационных входовкоторого соединена с группой выходоввторого мультиплексора адреса, второй управляющий вход которбго соединен с первым выходом дешифраторасОСтояния, второй выход которогосоединен с вторым управляющим входомпервого мультиплексора адреса и с инФормационным входом второго блокаусиления, шестая группа информационных выходов которого соединена сгруппой информационных входов второго коммутатора запросов внепроцессорного обмена, выход которого соединен с первым входом элемента ИЛИ,второй вход и выход которого соединены соответственно с выходом первого коммутатора запросов внепроцессорного обмена и с входами запроса прерывания блока прерывания для внепроцессорного обмена, выход запуска которого соединен с первым информационным входом дешифратора состояния,второй информационный вход которогосоединен с управляющим входОМ второго коммутатора запросов внепроцессорного обмена и с выходом регистра комани, группа выходов которого соединена с группой информационных вхо-.дон дешифратора команд, стробирующийвход и первая группа выходов которого соединены соответственно с вторымвыходом и с четвертой группой входовлогического условия блока управления обменом, пятая группа входов логического условия которого и первыйразрешающий вход первого коммутаторапрограммных запросов соединены сгруппой выходов дешифратора состояния, группа управляющих входов второго коммутатора адреса соединена свторой группой управляющих вхбдовпервого коммутатора запросов внепроцессорного обмена и с второй группойвыходов дешифратора команд, первый,второй и третий вьгходы которого соединены соответственно с вторым разрешающим входом первого коммутаторапрограммных запросов, с синхровходомрегистра адресов регистров, внешнихустройств и с синхровходом регистратекущего адреса общей шины, соединенного с синхровходом регистра длинымассива,2 э Устройство по пе 1, 0 т л ич а ю щ е е с я тем, что блок управления обменом содержит два мультиплексора, два мультиплексора-селектора, четыре триггера, восемь элементов И, три элемента ИЛИ, восемьэлементов задержки, элемент НЕ, элемент И-ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИтри одновибратора, причем первыйвход первого элемента И, соединенныйс входом элемента НЕ, первый вход второго элемента И, первый вход третьего элемента И, соединенный с первымвходом элемента И-ИЛИ, образуют пер-вую группу входов логического условия .блока, первый вход четвертого элемента И, соединенный с первым входомпятого элемента И первый вход шестого элемента И, соединенный с первым, вторым информационными входамипервого селектора-мультиплексора,первый информационный вход первогомультиплексора, второй вход третьего элемента И образуют вторую группувходов логического условия блока, 22150107721группа входов первого элемента ИЛИ образует третью группу входов логического условия блока, второй информационный вход первого мульти 5 плексора, первый вход седьмого элемента И, первый информационный вход второго мультиплексора образуют четвертую группу входов логического условия блока, управляющий вход второго мультиплексора, синхровход первого триггера, соединенный с управляющим входом первого мультиплексора, с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входом (управ ляющим) первого селектора-мультиплексора, с информационным входом второго триггера, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенный с информационным входом третьего 20 триггера, образуют пятую группу входов логического условия блока, третий вход третьего элемента И, соединенный с вторым входом элемента ИИЛИ, является входом логического условия блока, выход седьмого элемента И и выход первого одновибратора, соединенный с вторым входом седьмого элемента И, образуют первую группу выходов блока, выход четвертого триг- ЗО гера, соединенный с вторым входом первого элемента И, и выход первого элемента задержки образуют вторую группу выходов блока, выход второго мультиплексора, первый вход третьего элемента И, выход второго триггера, соединенный с, вторым входом пятого элемента И, выход третьего триггера, соединенный с вторым входом шестого элемента И и с третьим информацион ным входом первого мультиплексораселектора, образуют третью Группу выходов блока, выход второго элемента ИЛИ и выход второго одновибратора являются соответственно первым и вторым выходами блока, при этом в блоке управления обменом выход .первого мультиплексора сое инеи с вторым управляющим входом первого мультиплексора-селектора и .с управляющим входом второго мультиплексора-селектора, разрешающий вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с разрешающим входом первого мультиплексора-селектора, первый выход которого соединен с входом второго элемента задержки, выход кото- рого соединен с нулевым входом тре-.тьего триггера и с первым входол 1 восьмого элемента И, выход которого соединен с синхровходом четвертого триггера, нулевой и информационный входы которого соединены с нулевыми входами первого, второго триггеров и с выходом третьего одновибратора, вход запуска которого соединен с вторым выходом первого мультиплексора-селектора, четвертый информационный вход которого соединей с выходом третьего элемента задержки, вход которого соединен с выходом пятого элемента И, с пятым информационным входом первого мультиплексора-селектора, с третьим входом элемента И-ИЛИ, выход которого соединен с входом первого элемента задержки, а четвертый вход - с выходом первого элемента ИЛИ и с четвертым входом третьего элемента И, выход которого соединен с вторым входом второго элемента И, выход которого соединен с вторым ин формационным входом второго мультиплексора, вход запуска первого одновибратора соедичен с входом запуска второго одновибратора, с первым входом второго элемента ИЛИ, с шестым информационным входом первого мультиплексора-селектора, с выходом первого триггера и с входом четвертого элемента задержки, выход которого соединен с первым информационным входом второго мультиплексора-селектора, второй информационный вход которого соединен с выходом пятого элемента задержки, вход которого соединен с выходом элемента НЕ и с третьим информационным входом второго мультиплексора-селектора, четвертый информационный вход которого соединен с выходом шестого элемента задержки, вход которого соединен с пятым, шестым информационными входами второго мультиплексора-селектора и с выходом седьмого элемента задержки, вход которого соединен с первым выходом второго мультиплексора- селектора, второй выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И, выход которого соединен с синхровходом. второго триггера, второй вход третьего элемента ИЛИ соединен с выходом восьмого элемента задерж" ки, вход которого соединен с вторым входом второго элемента ИЛИ и с выходом третьего элемента И, синхровход23 15010 третьего триггера и второй вход вось" мого элемента И соединены соответственно с третьим и четвертым выходами второго мультиплексора-селектора,д5 седьмои и восьмой информационные входы которого соединены с выходом первого элемента И и с седьмым информационным входом первого мультиплексора-селектора, восьмой информационный вход которого соединен с выходом шестого элемента И.3, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок прерывания для внепроцессорного обмена со держит три триггера, пять элементов ,И, два элемента ИЛИ, причем первый вход первого элемента ИЛИ, соединенный с синхровходом первого триггера, и второй вход первого элемента ИЛИ образуют группу входов разрешения прерывания блока, первый вход. второго элемента ИЛИ, соединенный с первым входом первого элемента И, и второй вход второго элемента ИЛИ, сое диненный,с нулевыми входами первого, второго триггеров, с первым входом второго элемента И, образуют группу установочных входов блока, второй 17 24вход первого элемента И является входом запроса прерывания блока,.выход третьего элемента И является выходом запуска блока, выходы второго, четвертого элементов И и выход пятого элемента И, соединенный с первым входом третьего элемента И, образуют группу выходов запроса прерывания блока, при этом в блоке прерываний для внепроцессорного обмена выход первого элемента ИЛИ соединен с синхровходом второго триггера, единичный и нулевой выходы которого соединены соответственно с первыми входами четвертого и пятого элементов И, вторые входы которых соединены с инФормационным входом второго триггера и с единичным выходом первого триг" гера, нулевой выход которого соединен с вторым входом второго элемента И, третий вход которого соединен с информационным входом первого триггера с вторым входом третьего элемента И и с единичным выходом третьего триггера, нулевой и единичный входы которых соединены соответственно с выходами второго элемента ИЛИ и первого элемента И.1501077 Составитель С,ПестмалРедактор А.Огар Техред М.Ходанич Корректор Н орисова каз ч 870/чб Тираж 668 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035 Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 13 150107тью и устройствами для сопряжения свнешними устройствами и системами.Связь между устройствами, участвующими в операции обмена на "Общей ши 5не" асинхронна.Второй интерфейс представляет со"бой унифицированную систему магистраль.ых связей для данных, адресоврегистров и внешних устройств, управляющих сигналов и сигналов .прерываний, радиальных связей для выборкиустройств, сигналов прерываний-и запросов внепроцессорного обмена между внешними устройствами и блокомуправления, функции которого,реали. зует предлагаемое устройство. Внешние устройства могут содержать группу внешних устройств. Каждое внешнееустройство может содержать группу 20адресуемых регистров.Устройство осуществляет через первый блок усиления обмен даннымимежду ЗВМ, использующей первый интерфейс, и внешними устройствами периФерийной системы, подключенной квторому интерфейсу через второй блокусиления, в режиме программного обмена, в режиме прерываний на программном уровне и в режиме прерываний 30на внепроцессорном уровне.Иа йиг. 1 представлена структур"ная схема предлагаемого устройствадля сопряжения; на фиг, 2 и 3 - структурная схема блока управления обменом; на йиг, 4 - структурная схемаузла записи; на Фиг. 5 - структурнаясхема узла чтения на Фиг. 6 - структурная схема блока прерывания длявнепроцессорного обмена, 40Устройство содержит (Фиг. 1) де"шифратор 1 адреса, блок 2 программных прерываний, блок 3 управленияобменом, блоки 4 и 5 усиления, регистр 6 команд, регистр 7 адресоввнешних устройств, первый коммутатор8 запросов внепроцессорного обмена,первый коммутатор 9 программных запросов, регистр 10 текущего адресаобщей шины, регистр 11 длины массива,мультиплексор 12 данных узел 13 записи, узел 14 чтения, первую 15 иВторую 16 группы элементов И, второимультиплексор 17 адреса, блок 18прерывания для внепроцессориого обмена, селектор 19 адреса, регистр 20адреса, первый коммутатор 21 адреса,первый мультиплексор 22 адреса,второй коммутатор 23 адреса, второй 7 4коммутатор 24 запросов внепроцессорного обмена, регистр 25 адресов регистров внешних устройств дешифратор 26 команд, дешифратор 27 состояния, элемент ИЛИ 28, группы входоввыходов 29 и 30 для подключения соответственно к ЭВИ и внешним устройствам,Блок 3 управления обменом включает (фиг. 2 и 3) триггер 31, мультиплексор 32, элемент ИСКЛЮЧА 10 ЩЕЕ ИЛИ33, элемент И 34 элемент НЕ 35элемент 36 задержки, элемент И 37,элементы 38-40 задержки, мультиплексоры-селекторы 41 и 42, элемент 43задержки, одновибратор 44, элементы45 и 46 задержки, элемент И 47, эле"мент ИЛИ 48, элемент И 49, триггерыО и 51, элемент И 52, одновибратор53, элемент ИЛИ 54, триггер 55, одновибратор 56, элемент И 57, элементИПИ 58, элемент И-ИЛИ 59, элементыИ 60 и 61:, мультиплексор 62 и элемент 63 задержки.Узел 13 записи образуют фиг 4)элементы И 64-68.Узел 14 чтения содержит (фиг.5)шифратор 69, элемент ИЛИ 70 и элемент И 71.Блок 18 прерывания для непроцессорного обмена (фиг. 6) выполнен ввиде элемента И 72, элементов ИЛИ 73и 74 триггеров .75-77 и элементовИ 78-81,Блок 2 программных прерываний,обмениваясь управляющими сигналами сЗВЫ через первый блок 4 усиления,выполняет операцию захвата общей шины ЭВМ и прерывание текущей програм=ьы, Инициализация блока 2 осуществляется путем подачи на входы блока 2запросных сигналов на прерывание соответственно от самого устройствадля сопряжения или от внешних устройств перийерийной системы, .подключенной к данному устройству Код,поступающий с регистра 20 на третийвход блоха 2, в соответствии с номеРом устройства для сопряжения модиФицирует запросные слова идентифицирующие источники запросов на программное прерывание в системе и выдаваемые блоком 2 в ЗВМ.Блок 3 управления обменом работает в четырех режимах, В первом ре,жиме блок 3 выполняет Функции исполнителя (пассивного устройства)на общей шине ЗВ 11, во втором Режиме 5 1 функции исполнителя на общей шине и задатчика (активного устройства) на периферийной магистрали, в третьем режиме - функции задатчика на общей шине ЭВМ и на периферийной магистрали, ц четвертом режиме - функции задатчика на общей шине ЭВМ и исполнителя на периферийной магистрали, Задание первого и второго режи мов осуществляется сигналами, приходящими на вход логического условия и на третью группу входов логического условия блока 3. Сигнал с выхода селектора 19 адреса, поступающий на вход логического условия блока 3, включает второй режим работы блока 3 и позволяет обращаться к регистрам внешних устройств периферийной системы, подключенной к данному устройству. Сигнал с выхода дешифратора 1 включает первый режим работы блока 3 и позволяет обращатьсяк собственным регистрам данного устройства. Сигнал, приходящий с группы выходов . дешифратора 27 на пятую группу входов логического условия блока 3, включает третий или четвертый режим работы блока 3 в зависимости от состояния второй группы вь 1 ходов регистра 6 команд после захвата общей шины для внепроцессорного обмена и пе. редачи управления шиной блоком 18 блоку 3 через дешифратор 27, Сигнал, приходящий на четвертую группу входов логического условия блока 3, запрещает блоку 3 формировать в третьем режиме работы блока 3 после окончания цикла обмена на общей шине сигнал, поступающий с первой группы выходов блока 3 на группу установочных входов блока 18 для сброса его в исходное состояние, Сигнал с второго выхода блока 3 формируется блоком 3 после окончания цикла обмена на общей шине в третьем режиме работы и поступает на стробирующий вход дешифратора 26 команд, который по приходу этого сигнала изменяет на единицу содержимое регистров 10 и 11 и (в зависимости от кода операции регистра 6 команд) регистра 25. Сигнал с первого выхода блока 3 формируется при обрашении ЭВМ или устройства для сопряжения к регистрам внешних устройств периферийной системы, подключенной к Данному устройству, для включения второго мультиплексора 17 адреса и выдачи адреса501077 55 5 10 20 25 30 35 40 45 регистра, поступающего с общей шиныили с регистра 25, в шину адреса периферийной магистрали. Сброс блока3 в исходное состояние после окончания работы в третьем режиме осуществляется по сигналу, приходящему напятую группу входов логического условия блока 3 и формируемому послеустановки выхода регистра 6 в состояние логического нуля. Код операции,1приходящий от внешнего устройствана вторую группу входов логическогоусловия блока 3 при его работе в четвертом режиме, идентифицирует типоперации на общей шине запись иличтение) и режим обмена (монопольный иили мультиплексный), При этом, в случае монопольного режима обмена вблоке 3 запрещается выдача сигнала,поступающего с первой группы выходовблока 3 на группу установочных входов блока 18 для сброса его в исходное состояние после окончания циклаобмена. Сброс блока 3 в исходное состояние после окончания работы в четвертом режиме осуществляется в этомслучае после сброса внешним устройством запроса на внепроцессорныйобмен, приходящего на вторую, группувходов логического условия блока 8,и кода операции, приходящего на вторую группу входов логического условия блока 3,Регистр 6 команд служит для хранения кода команд выполняемых даннымустройством, и загружается ЭВИ последним. Содержимое регистра 6, вчастности, может определять, монопольный или мультиплексный .режим обмена информацией, операцию чтенияили записи на общей шине, возможностьобмена массивом информации определенной зоны оперативной памяти ЭВМ свнешним устройством, содержащим одинадресуемый на периферийной магистрали регистр, или с внешним устройством, содержащим число адресуемых на периферийной магистрали регистров, равное величине массива, возможностьпрерывания на программном уровне позапросам на прерывание, поступающимпо отдельным (радиальным) линиям длякаждого внешнего устройства на группу информационных входов коммутатора 9 только от тех устройств, адреса которых указаны в регистре 7, или по запросу на прерывание, поступающемупо общеи линии запросов, для любыхвнешних устройств, подключенных кэтой линии. Регистр 6 команд имеетдополнительный выход с разряда готовности устройства к работе на внепро 5цессорном уровне прерывания. Наличиелогического нуля в этом разряде свидетельствует о готовности выполненияустройством операции (команды), кодкоторой записан в остальных разрядахрегистра 6, а запись логической единицы в этот разряд указывает устройстйу на необходимость выполненияоперации, код которой находится в регистре. 6. Регистр 6, кроме того,имеет вход для установки разряда готовности в состояние логического нуля после выполнения операции обменаРегистр 7 адресов внешних устройствможет хранить двоичный код адреса одного внешнего устройства периферийной системы при подключении его выхода через коммутатор 23 к магистральным линиям шины адреса периферийного интерфейса и(или) позиционный кодГадреоов нескольких внешних устройствпериферийной системы при подключенииего выхода через коммутатор 23 к радиальным линиям шины адреса периферийного интерфейса для выборки одногоили нескольких внешних устройств.При этом часть разрядов регистра 7через коммутатор 23 и блок 5 усиления может подключаться к магистральным линиям шины адреса периферийногоинтерфейса, а часть - к радиальным35линиям выборки внешних устройств одновременно.Блок 18 прерываний для вне роцессорного обмена имеет выходы и входыдля обмена управляющими сигналамичерез первый блок 4 усиления с ЭВМс целью захвата общей шины по внепроцессорному уровню прерывания, Блок/18 запускается по сигналу, приходящему на вход запроса прерывания блока 18, и сбрасывается в исходное состояние по сигналу сброса, приходящему на группу установочныхвходовблока 18. Выход запуска блока 18 слу 50жит для передачи управления общейшиной ЭВМ после ее захвата данномуустройству,дешифратор 27 состояний анализирует состояние устройства после захвата общей шины ЭВМ. Если после за 55хвата общей шины ЭВМ на выходе регистра 6 команд присутствует сигналлогической единицы, то дешифратор 27 запускает блок 3 управления обменоми устройство выполняет команду, записанную в регистре 6, Если послезахвата общей шины ЭВЙ блоком 18 навыходе регистра 6 присутствует сигналлогического нуля, то дешифратор 27передает управление общей шинойвнешнему устройству периферийной системы, запросившему прерывание длявнепроцессорного обмена, сигналом разрешенияработы на общей шине, поступающим с второго выхода дешифратора27 через второй блок 5 усиления в периферийный интерфейс, и запускает вблоке 3 четвертый режим работы.Устройство работает следующим образом,Режим программного обмена,Вначале ЭВМ устанавливает на общейшине адрес регистра устройства, с которым необходимо выполнить обмен данными в соответствии с номером устройства для сопряжения, заданным регистром 20. Если установленный адреспринадлежит к адресам, присвоеннымрегистрам внешних устройствериферийной системы, подключенной к устройству, или к адресам собственныхрегистров устройства, то селектор 19адреса включает первый коммутатор21 адресаи установленный адрес черезкоммутатор 21 поступает в дешифратор 1, который вырабатывает сигналывыборки собственных регистров устройства, и на второй мультиплексор17 адреса. С выхода дешифратора 1 сигналы выборки собственных регистров устройства поступают на входыузлов 13 и 14 и на вход блока 3 дляперевода его в первый режим работы,Если установленный адрес принадлежит к адресам, присвоенным регистрамвнешних устройств периферийной системы, то на выходе дешифратора 1 сигналы выборки не Формируются и присрабатывании селектора адреса блок3 переводится во второй режим работы, В этом случае блок 3, обменявшись управляющими сигналами черезвторой блок 5 усиления с арбитромпериферийной магистрали и получивсигнал разрешения работы на этой магистрали, включает мультиплексор 17и адрес регистра внешнего устройства через мультиплексор 17 и второйблок 5 усиления поступает на шинуадреса периферийного интерфейса длявыборки регистров внешних устройств.. В случае выполнения операции записи ЭВМ устанавливает на шинах данные для записи, а на шинах управления - код операции записи, Если адрес, установленный на общей шине, принадлежит регистру внешнего устройства, то данные через блок 4, группу 15 элементов И и блок 5 синхросигналом, выработанным блоком 3, запи О сываются в выбранный регистр внешнего устройства, Если адрес на общей шине принадлежит внутренним регистрам предлагаемого устройства, то по коду записи узел 13 записывает дан ные в один из регистров 6, 7, 10,11 и 25.В случае выполнения операции чтения ЭВМ устанавливает на шинах управления код операции чтения. Если 20 адрес, установленный на общей шине, принадлежит внешнему устройству, то синхросигналом, выработанным блоком 3 по коду операции чтения, данные из выбранного регистра внешнегоустройства через блок 5 усиления, группу элементов И 16 и блок 4 усиления поступают в ЭВМ, Если адрес на общей шине принадлежит внутренним регистрам предлагаемого устрой ства, то по коду операции чтения и по коду номера регистра с выхода дешифратора 1 узел 4 выдает на мультиплексор 12 номер регистра и сигнал включения, При этом данные с выбранного регистра поступают на выход мультиплексора 12 и передаются в ЭВМ через группу 16 элементов И.Обмен информацией между ЭВМ по общей шине с внешними устройствами осу ществляется по асинхронному принципу. После установки адреса, данных и управляющих сигналов на общей шине выдается синхросигнал, который формирует в блоке 3 сигнал операции для 45 внешнего устройства, По окончании операции внешнее устройство выдает ответный синхросигнал, который проходит через блок 3 на общую шину, и операция завершается.50 Режим прерываний на программномуровне,Сигналы программных прерываний отвнешних устройств периферийной системы поступают с выхода блока 5 усиления на вход коммутатора 9. На входкоммутатора 9 поступают сигналы дляпрерывания ЭВМ на программном уровне,как с радиальных линий запросов откаждого внешнего устройства, так ис общей (магистральной) линии запросов группы внешних устройств, На выход коммутатора 9 по сигналам разрешения, поступающим с дешифраторов 26и 27, проходит сигнал на прерываниетолько от того внешнего устройства,адрес которого указан в регистре 7.Прошедший через коммутатор 9 сигналзапроса на прерывание от внешнегоустройства запускает блок 2, которыйв соответствии с алгоритмом общейшины выполняет процедуру захвата общей шины и прерывания программы. Врезультате ЭВМ переходит к программеобслуживания прерывания от внешнихустройств периферийной системы, подключенной к устройству для сопряжения,Режим прерываний на внепроцессор-ном уровне.Выполнение операций обмена в режиме прерываний на внепроцессорном уровне осуществляется под управлениемустройства для сопряжения или подуправлением внешнего устройства пери+ .ферийной системы, подключенной кданному устройству.Перед началом работы в режиме прерываний на внепроцессорном уровне приуправлении обменом устройством длясопряжения ЭВМ во внутренние регистры устройства загружает следующую информацию: в регистр 7 адресов внешнихустройств - адрес внешнего устройства,участвующего во внепроцессорном обмене; в регистр 10 текущего адресаобщей шины - адрес первой ячейкимассива памяти ЭВМ, с которым будетвыполняться обмен информацией; в регистр 11 длины массива - количествоячеек памяти, выделенных для массива; в регистр 25 адресов регистроввнешнего устройства - адрес регистра внешнего устройства, участвующегово внепроцессорном обмене, или адреспервой ячейки массива буферной памяти внешнего устройства, с которым будет выполняться обмен информацией;в регистр 6 команд - команда которуюдолжно выполнять устройство, Регистр6 команд загружается последним. После его загрузки устройство готовок работе на внепрапессорном уровне.При этом запуск устройства на выполнение операций обмена массивом информации между ЗВМ и внешним устройст 1501077 12вом осуществляется при готовности внешнего устройства к обмену, Для этого после загрузки в разряд готовности логической единицы на выходе дешифратора 26 команд появляется сигнал, включающий коммутаторы 8 и 23,. и блокируется коммутатор 24, На выход коммутатора 23 приходит сигнал выборки внешнего устройства, адрес которого указан в регистре 7. Получив сигнал выборки, внешнее устройство при готовности к обмену Формирует сигнал запроса прерывания на внепроцессорном уровне, который через блок 5 поступает на вход коммутатора 8.С выхода коммутатора 8 сигнал запроса прерывания через элемент ИЛИ 28 поступает на вход блока 18, который осуществляет захват общей шины для20 внепроцессорного обмена и передает через дешифратор 27 управление общей шиной блоку 3. Для этого дешифратор 27 после захвата блоком 18 общей шины переключает второй 17 и пер вый 22 мультиплексоры адреса на передачу содержимого регистров 25 и 10 соответственно и переводит блок 3в третий режим работы. После этого блок 3 разрешает мультиплексору 17 30выдачу содержимого .регистра 25 черезблок 5 усиления на периферийную магистраль через входы-выходы 30 имультиплексору 22 выдачу содержимого регистра 10 через блок 4 усиления на общую шину через входы-выходы29 и в соответствии с признакомоперации, поступившим от дешифратора26, устанавливает на общей шине кодтребуемой операции.При выполнении операции записиблок 3 инициирует цикл периферийноймагистрали, передавая через блок 5 в магистраль код операции чтения и синхросигнал. После выполнения операции адресуемое внешнее устройство выставляет информацию и ответный синхросигнал, которые через блок 5 соответственно передаются в группу 16 элементов И и блок 3, Принятый блоком 3 от внешнего устройства ответный синхросигнал разрешает группе 16 элементов И выдачучерез блок 4 на общую шину данных из регистра выбранноговнешнего устройства и формиРует в бло. ке 3 сигнал запуска цикла общей шины, По этому сигналу блбк 3 инициирует цикл общей шины, передавая после фиксированной задержки через блок 4 в общую шину синхросигнал, и осуществляет запись полученных данных в ячейку памяти ЗВМ по адресу, поступающему с регистра 10, После выполненияоперации записи и получения ответного синхросигнала от ЭВМ блок 3 снимает с периферийной магистрали синхросигнал, по снятию которого внешнееустройство снимает синхросигнал, заканчивая операцию на периферийной магистрали. Далее блок 3 снимает информацию и синхросигнал на общей шине, по снятию которого ЭВМ снимаетответный синхросигнал, заканчиваяоперацию на общей шине, На этом заканчивается обмен информацией между .ЗВМ и внешним устройством.При выполнении операции чтенияблок 3 инициирует цикл общей шины,передавая через блок 4 в шину кодоперации чтения и после фиксированной задержки синхросигнал, Далее ЭВМпомещает на линии общей шины данныеи ответный синхросигнал, которые через блок 4 передаются соответственно в группу 15 элементов И и блок 3.Принятый блоком 3 от ЗВМ ответныйсинхросигнал разрешает группе 15элементов И выдачу через блок 5,напериферийную магистраль данных изпамяти ЭБМ и формирует в блоке 3сигнал запуска цикла перифеРийноймагистрали, По сигналу запуска цикла блок 3 инициирует цикл периферийной магистрали, передавая через блок5 в магистраль по входам-выходам 30код операции записи и синхросигнал,и осуществляет запись полученных данных в регистр внешнего устройства поадресу, поступающему с регистров 7и 25. После выполнения операции записи и получения ответного синхро"сигнала от внешнего устройства блок3 снимает с общей шины Синхросинал,.заканчивая операцию на общейшине.После выполнения цикла на.общей шине блок 3 снимает информацию и синхросигнал на периферийной магистрали.Далее внешнее устройство снимаетответный синхросигнал и блок 3 заканчивает операцию на периферийноймагистрали, На этом заканчиваетсяобмен информацией между ЭВМ и внешчим устройством,По окончании внепроЦессорного об мена блок 3 выдает сигнал конца цикла, поступающий на вход дешифратора40 26, При этом на третьем выходе дешифратора 26 формируются сигналы,увеличивающие на единицу содержимоерегистра 10 и уменьшающие на единицу содержимое регистра 11. При наличии в регистре б команд признака,поступающего на вход дешифратора 26и указывающего на необходимость изменения содержимого регистра 25, увеличивается на единицу и содержимое регистра 25. На этом заканчиваетсяодин цикл обмена информацией. Послеэтого при готовности к следующемуциклу обмена внешнее устройство выставляет запрос на внепроцессорнсепрерывание и блок 3 запускает новыйцикл. В те случаях, когда архитектура вычислительного комплекса не допускает работу устройства в монопольном режиме, блок 3 по.признаку, .поступающему через дешифратор 26 изрегистра б команд, вырабатывает сигВнал сброса блока 18 прерывания для .внепроцессорного обмена с целью ос 25вобождения общей шины после каждогоцикла обмена. В этом случае устройство каждый раз перед началом циклаобмена осуществляет цикл захвата первого интерфейса, Количество цикловобмена определяется содержимым ре,гистра 11, Циклы обмена выполняютсяро тех пор, пока не станет равнымнулю соцержимое регистра,11, Сигналпереполнения регистра 11, т,е. сигнал равенства нулю содержимого регистра 11, поступает на вход регистра б команд и на вход блока 2. Приэтом сбрасывается разряд готовностирегистра б в состояние логическогонуля, а блок 2 запускается для выполнения прерывания программы ЭВМ, После этого либо происходит снова загрузка внутренних регистров устройства, либо работа с устройством прекращается,При работе устройства в режимепрерываний на внепроцессорном уровне под управлением внешнего устройства ЗВМ программирует регистры 50внешнего устройства, доступные дляЭВМ или непосредственно со стороныобщей шины, или косвенно с помощьюустройства для сопряжения, Послеэтого устройство свободно и может 55обслуживать другие внешние устройства в любых режимах работы, Запрограммированное внешнее устройство,подготовив массив информации к обмену, пось;лает сигнал запроса для вне -процессорного обмена, поступающий через коммутатор 24, элемент ИЛИ 28на вход блока 18, который осуществляет захват общей шины для внепроцессорного обмена и через дешифратор27 передает управление синхронизацией обшей шины блоку 3. При этом блок3 переводится в четвертый режим работы и разрешает мультиплексору 22 пе-редачу адреса, поступающего через блок5 из второго интерфейса в общую шину, Одновременно дешифратор 27 формирует сигнал передачи управления обменом, поступающий через блок 5 в периферийный интерфейс через входы-выходы 30. Получив разрешение на обменинформацией, внешнее устройство вслучае операции записи устанавливаетна шинах второго интерфейса адресячейки памяти ЭВМ и данные для записи, а на шинах управления - код операции записи и синхросигнал. Адрес,установленный на шине магистрали через входы-выходы 30, поступает черезблок 5 усиления, коммутатор 22 и блок4 усиления на общую шину через входывыходы 29, Блок 3, получив код операции записи от внешнего устройства,устанавливает на шинах управленияобщей шины код операции записи и переключает группу 16 элементов И напередачу данных из второго интерфейса в первый. Затем, по приходу синхросигнала от внешнего устройства блок3 после фиксированной задержки инициирует цикл общей шины, помещая наобщей шине синхроснгнал. После выполнения операции ЭВМ выставляет ответный синхросигнал, который поступаетчерез блок 4 в блок 3. Далее блок 3посылает в магистраль через входывыходы 30 ответный синхросигнал,после чего вйешнее устройство завершает цикл периферийной магистрали,снимая синхросигнал. По снятии этого синхросигнала блок 3 завершаетцикл общей шины, снимая все сигналы.Этим завершается цикл обмена информацией. В случае операции чтения внешнее устройство устанавливает на шинах управления магистрали код операции чтения и синхросигнал, По коду операции чтения блок 3 запускает цикл общей шины и по адресу, транслируемому из магистрали через входы-выхо 150ды 30 от внешнего устройства в шинучерез входы-выходы 29 через блок5, мультиплексор 22, блок 4, ЭВМвыполняет операцию чтения, выставляяданные для чтения и ответный синхросигнал на общую шину, Блок 3, полу"чив этот ответный синхросигнал, включает группу 15 элементов И на передачу данных иэ магистрали через входы-выходы 29 в магистраль через входы-выходы 30 и посылает в магистральчерез входы-выходы 30 синхросигналответа. Получив данные, внешнее устройство заканчивает цикл периферийной магистрали, снимая все сигналы.Далее блок 3 завершает цикл общейшины, тоже снимая все сигналы. Этимзаканчивается цикл, обмена информацией,Внешнее устройство может выполнятьнеограниченное число циклов обменав описанном режиме работы устройства,Сброс устройства в исходное состояние в этом случае осуществляетсяпосле сброса внешним устройством запроса на внепроцессорное прерывание,поступающего на вход коммутатора 24,Закончив обмен информацией, внешнееустройство вызывает прерывание ЭВИ,Формируя сигнал запроса на программное прерывание, поступающий черезблок 5 на вход коммутатора 9 с магистральной линии запроса,Блок 3 реализует алгоритмы передачи информации первого и второгоинтерфейсов и обеспечивает работу вчетырех режимах.В исходном состоянии блок 3 выполняет Функции по первому режиму работы и осуществляет программный обменс внутренними регистрами устройства. Перевод блока 3 в другие режимыработы осуществляют блохи 19 и 27 путем соотве 1 ствующей настройки мультиплексоров 32 и 62 и мультиплексоровселекторов 41 и 42. Запуск блок 3 навыполнение операций обмена информацией в третьем режиме происходитпри приходе сигнала на С-вход триггера 31. Триггеры 50, 51 и 55 предназначены для Формирования сигналовСХИ 2, СХ 32 и СХ 31 соответственно ивыдачи их во второй и первый интерФейсы. По окончании цикла обменавсе триггеры сбрасываются в исходноесостояние и на выходах одновибратора53 Формируется сигнал "Счет" дляизменения содержимого регистров 1 О,1077 1611 и 25, на выходаходновибратора 56и элемента И 57 - сигналы сброса блока 18 СТ ЗПД и СТ.5Примеры технической реализации уз-.лов 13 и 14 записи и чтения данныхприведены соответственно на фиг. 4 и5. При поступлении от дешифратора 1сигнала выборки одного из регистров 10 шифратор 69 формирует трехразрядныйкод, управляющий выборкой одногоиз входов мультиплексора 1 2 данных,Кроме того, после получения устройством сигнала синхронизации СХ 31 узел 16 14 Формирует сигнал разрешения передачи информации через мультиплексор 12.На фиг. 6 представлен пример технической реализации блока 18 преры вания для внепроцессорного обмена,Основой схемы являются триггеры 76и 77. Исходно триггеры 76 и 77 сброшены в "0", После установки триггера 75 в через элемент И 79 на 25 первый интерфейс поступает запрос навнепроцессорный обмен ЗПД, При возможности обменапроцессор Формируетразрешающий сигнал РПД, Далее блок18 реализует стандартный алгоритм ЗО захвата общей шины и передает черезэлемент И 78 управление шиной дешифратору 27. При этом устройство ста-новится задатчиком на первом интерФейсе, Сброс блока 18 осуществляется сигналом СТ от блока 3.Формула изобретения1, Устройство для сопряжения ЭВМ.с внешними устройствами, содержащее блок управления обменом, регистр длины массива регистр адресов внешних устройств, регистр текущего адреса общей шины, регистр команд, мультиплексор данных, первый мультиплексор адреса, узел записи, узел чтения, дешифратор адреса, первый коммутатор запросов внепроцессорного обмена, блок прерываний внепроцессорного обмена, блок программных прерываний, первый коммутатор программных зайросов, две группы элементов И, два блока усиления, причем первые группы информационных входов-выходов первого. и второго блоков усиления образуют группы входов-выходов устройства для подключения соответственно к общей шине ЭВМ и к группам информационных, адресных, командныхвхОдов-выходов устройств, при этом первая группа информационных выходов первого блока усиления соединена с информационными входами регистра длины массива, регистра текущего ад,реса общей шины, регистра адресов внешних устройств, регистра команд, с первыми входами элементов И первой группы, выходы которых соединены с первой группой информационных входов второго блока усиления, первая группа информационных выходов кото,рого. соединена с первыми входами элементов И второй группы, выходы которых соединены с первой группой информационных входов первого блока усиления вторая группа информационных выходов и вторая группа информационных входов которого соединены со О ответственно с группой входов разрешения прерывания и с группой выходов запроса прерывания блоКа прерывания для внепроцессорного обмена, группа установочных входов которого соеди.нена с первой группой выходов блока управления обменом, первая группа входов логического условия и вторая группа выходов которого соединены соответственно с третьей группой инО формационных выходов и с третьей группой информационных входов первого блока усиления, четвертая группа информационных выходов и,четвертая группа информационных входов которо 35 го соединены соответственно с группой входов раврешения прерывания и с группой выходов запроса прерывания блока программных прерываний, первый вход требования прерываний которого соединец с выходом первого коммутатора программных запросов, группа информационных входов которого соединена с второй группой информационных выходов второго блока усиления, третья группа информационных выходов которого соединена с второй группой входов логического условия блока управления обменом и с вторыми входами элементов И второй группы,. третьи входы которых соединены с информациочными выходами мультиплексора данных, первая группа информационных входов которого соединена с группой выходов регистра длины массива, выход переполнений кото 55 рого соединен с вторым входом требования прерывания блока программных прерываний и с установочным входом регистра команд, группа выходов которого соединена с второй группой информационных входов мультиплексораданных, группа управляющих входов которого соединена с группой выходовузла чтения, разрешающий вход которого соединен с соответствующим разрядом второй группы информационных выходов первого блока усиления и с разрешающим входом узла записи, группавыходов которого соединена с входамизаписи регистра адресов внешних устройств, регистра длины массива, регистра текущего адреса общей шины ирегистра команд, группа выходов дешиф.ратора адреса соединена с группойинформационных входов узла записи,узла чтения и с третьей группой входов логического условия блока управления обменом, третья группа выходовкоторого соединена с вторыми входамиэлементов И первой группы и с второй группой информационных входоввторого блока усиления, четвертаягруппа информационных выходов которого соединена с группой информационных входов первого коммутатора запросов внепроцессорного обмена, о т -л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены второй мультиплексорадреса, два коммутатора адреса, регистр адресов внешних устройств, дешифратор состояния, дешифратор команд, селектор адреса, регистр адреса, второй коммутатор запросов внепроцессорного обмена, элемент ИЛИ,при этом пятая группа информационныхвыходов второго блока усиления соединена с первой группой информационных входов первого мультиплексораадреса, группа выходов которого соединена с пятой группой информационных входов первого блока усиления,пятая группа информационных выходовкоторого соединена с группой информационных входов первого коммутатораадреса и с первой группой информационных входов селектора адреса, вторая группа информационных входов которого соединена с группой выходоврегистра адреса, выход которого соединен с третьим входом требованияпрерывания блока программных прерываний, выход селектора адреса соединен о входами логического условияблока управления обменом и с управляющим входом первого коммутатора адре