Устройство для программного управления

ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИК ов 15009 19 ОПИСАНИЕ ИЗОБРЕТЕН Б:,4 БЛИОТЕ А ния - расширение Функциональных возможностей и области применения устройства, Поставленная цель достигается тем, что в известное устройство,содержащее блок памяти микрокоманд,регистры адреса и микроопераций,мультиплексоры адреса и логических условий, триггеры пуска и ошибки и первый элемент ИПИ, введены дешифратор,счетчик, триггеры контроля и состояния, сумматор по модулю два, второй -седьмой элементы.ИЛИ, первый - пятыйэлементы И, первый и второй магистральные элементы и шина адресного кода управления, Введение новых элементов позволяет существенно повысить достоверность Функционированияустройства, обеспечить возможностьпостроения на основании данного устройства легко наращиваемой гибкойраспределенной управляющей системы,нерестраиваемой при отказах одногоиз устройств, входящих в систему,чтопозволяет существенно расширить Функ"циональные возможности устройства.4 ил, 1 табл.(57) Изобретени ПРОГРАММНОГО УПе относится к автома- ельной технике и мозовано в распределенчивых управляющих сис" спользующих програмравления и допускаюпри расширении числа кций Цель изобрететике и вычислит жет быть исполь ных отказоустой темах АСУ ТП, и мный принцип упфщих наращивание выполняемых Фун Цель изо функциональ ти применени к автоматике и может еделенных щих системах раммныйскающих начисла выполос зобретения состоит внове данного устройсттся возможность постращиваемой гибкойуправляющей системы,том, что на ва обеспечи роения легк распределенн а най ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ РО ) 4 З 706 З 824-24Ъ;2) 26,01,88.АвТорское свидетельство СССРУ 834669, кл. 0 05 В 19/18, 1981.Авторское свидетельство СССРВ 1149221, кл. а 05 В 19/18, 1986.Авторское свидетельство СССРФ 1140121, кл. О Об Р 922, 1985. Изобретение относится ке и вычислительной техниыть использовано в расп отказоустоичивых управля АСУ ТП, использующих про принцип управления и доп ращивание при расширении няемых Ьункций. етения - расширениеж возможностей и обласустройства.19150099В случае, если Ь-е устройство при считывании в И-м устройстве микрокоманды типа Р остается в состоянии ожидания адресного кода управ 5 ления, то на выходе мультиплексора 5 И-го устройства будет присутствовать единичный сигнал. По этому сигналу и единичному сигналу с четвертого выхода дешифратора 6 сумматор 12 по модулю два и элемент ИЛИ 19 формирует нулевые значения двух младших разрядов адреса очередной микрокоманды, Таким образом, из блока 1 памяти микрокоманд И-го устройства в 15 следующем такте работы будет снова считана микрокоманда типа Р, т,е, повторится цикл подготовки и передачи того же самого адресного кода управления, При этом каждый раз при 20 проверке передачи адресного кода управления, т.е. при каждом считывании микрокоманд типа Р, единичный сигнал с четвертого выхода дешифратора 6 разрешает запись в счетчик 7 25 и очередной тактовый импульс а своим задним фронтом увеличивает на единицу содержимое счетчика 7. Если при передаче адресного кода управления действительно произошел сбой,то 30 при повторных передачах адресного кода управления Ь-е устройство (группа устройств) начнет реализацию нужной микропрограммы или микро- подпрограммы, единичный сигнал с вьг хода 34 состояния Ь-го устройства исчезнет и Б-е устройство выйдет из режима передачи управления, обнулив при этом единичным сигналом нредпоследнего младшего разряда адреса оче редной микрокоманды с соответствующего выхода регистра 2 адреса счетчик 7. В случае, если К попыток (К - коэффициент пересчета счетчика 7) передать адресный код устрой", 45 ства Ь-му устройству оказались безрезультатными, то это устройство считается отказавшим, При считыва-, нии К-й микрокоманды проверки правильности приема Ь м устройством адресного кода управления (МК типа Р) по очередному тактовому импульсу 7 с выхода элемента И 21 в К-.й раз увеличится содержимое счетчика 7.На его выходе появится единичный сигнал, 55 который, поступая на элемент ИЛИ 19, определит единичное значение предпоследнего младшего разряда адреса очередной микрокоманды, Таким обра 4 20 зом, если после К-й попытки передать адресный код управления Ь-му устрЬйству на выходе мультиплексора 5 будетприсутствовать единичное значение логического .условия сигнала состоянияс выхода 34 Ь-го устройства, то в И-м устройстве формируется адрес микрокоманды типа О. По ее записи в регистр 2 адреса счетчик 7 обнуляется единичным сигналом с выхода предпоследнего младшего разряда регистра 2 адреса, Микрокоманда типа О - микро- команда реакции на отказ Ь-го устройства.При обеспечении живучести распределенной управляющей системы наиболее важные микропрограммы и микроподпрограммы Ь-го устройства, от реалиэации которых зависит работа других управляющих устройств, резервируются в определенных устройствах. Тогда микрокоманда типа О может являться первой микрокомандой специальной микропрограммы передачи нужного адресного кода управления устройству, в котором зарезервирована нужная микропрограмма. Описанным образом организуется взаимодействие устройств системы и их согласованное функционирование.Формула изобретения Устройство для программного управления, содержащее блок памяти микро- команд, регистры адреса и микроонераций, мультиплексоры адреса и логических условий, триггеры пуска и ошибки и первый элемент ИЛИ, выход которого соединен с возвратными входами триггера пуска и регистра адреса, информационные выходы которого соединены с адресными входами блока памяти микрокоманд, выходы кода микроопераций и кода логических условий которого соединены соотвественно с информаци" онными входами регистра микроопераций и адресными входами мультиплексора логических условий, соответствующие информационные входы которого являются входами логических условий устройства, выходы кода адреса блока памяти микрокоманд соединены с второй группой информационных входов мультиплексора адреса, а выход младшего разряда выходов кода адреса блока памяти микрокоманд соединен с соответствующим информационным входом мультиплексора логических усло21 150099 510 15 20 40 50 вий, информационные выходы регистрамикроопераций являются выходами микроопераций устройства, соответствующий выход конца работы информационных выходов регистра микрооперацийсоединен с первым входом первогоэлемента ИЛИ, информационные выходымультиплексора адреса соединены синформационными входами регистра адреса, а первая группа информационных входов мультиплексора адреса является группой входов кода операции,о т" л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей и области применения устройства, в него введены дешифратор,счетчик, триггеры контроля и состояния, сумматор по модулю два, второй,третий, четвертый, пятый, шестой иседьмой элементы ИЛИ, первый, второй,третий, четвертый, пятый элементы И,первый и второй магистральные элементы и шина адресного кода управления,выходы которой являются выходами адресного кода управления устройства,первый разряд выходов поля признакаблока памяти микрокоманд соединен спервым входом дешифратора и возвратным входом регистра микроопераций, З 0соответствующий выход конца работыинформационных выходов которого соединен с установочным входом триггера состояния, выход которого соединен.с первым входом пятого элементаИЛИ, выход которого соединен с. управляющим входом регистра микроопераций и является выходом состояния уст" ройства, второй и третий разряды выходов поля признака блока памятимикрокоманд соединены соответственно с вторым и третьим входами дешифратора, первый выход которого соединен с вторым адресным входом мультиплексора адреса, с первым входом четвертого элемента ИЛИ и с третьим инверсным входом третьего элемента И,выход которого соединен с установочным входом триггера ошибки и вторымвходом первого элемента ИЛИ,выходы кода логических условий блока памятимикрокоманд соединены с информационными входами первого магистральногоэлемента, выходы которого являютсявыходами сигналов передачи управления устройства, выходы кода микроопераций блока памяти микрокомандсоединены с информационными входамивторого магистрального элемента,вы 4 22ходы которого соединены с шиной адресного кода управления, а,черезнее с третьей группой информационныхвходов мультиплексора адреса, выходпредпоследнего младшего разряда выходов кода адреса блока памяти микрокоманд соединен с первым входомседьмого элемента ИЛИ, выход которого соединен с предпоследним младшимразрядом второй группы информационных входов мультиплексора адреса,предпоследний младший разряд инфор"мационных выходов регистра адресасоедйнен с возвратным входом счетчика, выход которого соединен стретьим входом седьмого элементаИЛИ, выход мультиплексора логическихусловий соединен с инверсным входомпятого элемента И и с первым входомсумматора по модулю два, выход которого соединен с младшим разрядом второй группы информационных входовмультиплексора адреса, второй выходдешифратора соединен с четвертым инверсным входом третьего элемента Ии с возвратным входом триггера состояния, третий выход дешифратора соединен с соответствующим разрядом информационных входов регистра микро"операций, четвертый выход дешифратора соединен с управляющим входомсчетчика, с вторым входом сумматорапо модулю два и с вторым входом пятого элемента И, выход которого соединен с вторым входом седьмого элемента ИЛИ, пятый выход дешифратора является выходом запроса устройства исоединен с первым входом четвертогоэлемента И, второй инверсный вход которого является входом ответа назапрос устройства, шестой выход дешиф-,ратора соединен с управляющими входами первого и второго магистральныхэлементов и с первым входом шестогоэлемента И 1 Ж, выход которого соединен с соответствующим разрядом адресных входов мультиплексора логическихусловий, выход триггера ошибки соединен с вторым входом пятого элементаИЛИ и является выходом ошибки устройства, выход триггера контроля соединен с вторым входом третьего элемента И, выход триггера пуска соединенс первыми входами первого и второгоэлементов И, входы сигналов передачи управления устройства соединеныс входами второго элемента ИЛИ,выходкоторого соединен с первым адресным23 Адрес МК 1 В возбуждаемого ных.ДС 6 Содержимое формата МК Нулевой000 Адрес самой МКтипа П(гр.устройств) Код ПУ ныхЗУ состоянияЬ-гоустройства Адрес МК Ое ,0 типа Э1 адрес на 2больший ад- Вреса МК типа1 О Код МПпередачи АКУ резернному уст- райстну 000 000О00 1500994 входом мультиплексора адреса и с первым входом третьего элемента ИЛИ,выход которого соединен с вторым .входом четвертого элемента ИЛИ, с установочными входами триггеров пуска и ошибки, выход четвертого элемента ИЛИ соединен с информационным входом триггера контроля, первый вход синхрониэации устройства соединен с сикх ровходом триггера контроля и с вторым входом первого элемента И,выход которого соединен с синхровходом реТип Что происходит при считынании данной МК А Обычная МК МП (в линейнойМК поле 1,2 свободно) В Перная МК в МП, Производится контроль попаданияв начало МПС Ожидание кода очереднойМП (н исходном состоянииустройства, ожидание кодадиагностич, МП)П Проверка режима работы1 то устройства (которомунужно передать АКУ), посыл"ка запроса н определитель4 приоритета и проверкаразрешающего сигналаиз негоВ ПередаЧа АКУ Ь-му устройству (группе устройств)блокируется НС 3, открыв,25 и 26 Р Проверка пранильностиприема Ь-м устройством АКУ, посылка импульса в счетчик 7, иннертир,мл.разряда адреса следующей МКС МК реакции на отказ Ь-гоустройства, обнуление счетчика 7 Н Последняя МК в МП, переход в режим ожидания АКУ 24гистра адреса второй вход синхрониэации устройства соединен с вторым входом второго элемента И, выход которого соединен с первым входом третьего элемента И, с входом синхрониэации регистра микроопераций и с входом прямого счета счетчика, выход четвертого элемента И соединен с в торым входом шес тог о элемента ИЛИ, второй вход третьего элемента ИЛИ является входом пуска устройства. 1.2 13 14 000 00 0001500994 сесее/лс еле сеес е усевеусиус саютесуеюем ЛГ юиее у I ю усзреусвус сеелъ 4 плне,чл евве1 -1= ---- ,есле у, лсрсуеев слу у в ссуувуеев леусуле, ууеувеуе усвуеессасу уу лЮсуусе яу у.Луе усвреаа 4 е евеуеев М 6 рюееееиуе аееуеев Юсеееусвуе еееуее вР ю усвуеесвуеп 4 сеасе естес Фл1500994 Составит Техред И 0,Фомичеанич едактор А.Маковск И.Самборска ор Подписноеи открытиям при ГКНТ СССРб д. 4/5 роизводственно-издательский комбинат "Патент", г, Ужгород, ул, Гага 10 Заказ 4865/42 ВНИИПИ Госуда Тираж 788венного комитета по изобретениям113035, Москва, Я, Раущская3 ,1500994перестраиваемой при отказах. Взаимодействие устройств осуществляетсяпутем передачи от одного устройствадругому кода микропрограммы или микроподпрограммы, которую должно выполнять устройство, получившее этотадресный код управления.На фиг.1 представлена функциональная схема устройства для программного управления; на фиг.2 - примерпостроения распределенной системыдля программного управления на основе устройства для программного управления; на фиг. 3 - временные диаграммы работы двух устройств распределенной управляющей системы; нафиг. 4 - представлена блок-схема алгоритма функционирования устройства.Устройство фиг.1) содержит20блок 1 памяти микрокоманд с полямипризнака 1.1, кода логических условий 1,2, кода микроопераций 1,3 иадреса 1.4, регистры 2 адреса и 3микроопераций, мультиплексоры 4 адреса и 5 логических условий, дешифратор 6, счетчик 7, триггер 8 ошибки, триггер 9 контроля, триггеры 10пуска и 11 состояния, сумматор 12по модулю два, первый, 13 второй 14, ЗОтретий 15, четвертый 16, пятый 17,шестой 18 и седьмой 19 элементы ИЛИ,первый 20, второй 21, третий 22,четвертый 23 и пятый 24 элементы И,первый 25 и второй 26 магистральные 35элементы, первый .27 и второй 28 входы синхронизации, шина 29 адресногокода управления с соответствующимивыходами, выходы 30 сигналов передачи управления, выходы 31 микроопераций, выход 32 ошибки 1 выход 33 запроса, выход 34 состояния, выходы 35сигналов передачи управления, выход36 ответа на запрос, выходы 37 логических условий, выходы 38 кода операции, вход 39 пуска,Распределенная система для программного управления фиг.2) содержит генератор 40 тактовых имйульсов с первым 40,1 и вторым 40,2 синхро выходами, определитель 41 приоритета, п типовых устройств для программного управления, причем определитель 41 приоритета предназначен для упорядочения пользования общей шиной 55 29 адресного кода управления всеми устройствами системы и реализует следующие функции:9 Ча С 1 та х,;Х, х 21х хх 3 ххро хгде х - значения сигнала с выхода38 запроса х-го устройства системы на х-м входеопределителя 41 приоритета;Ч - значение сигнала на -мвыходе определителя 41приоритета, поступающегона вход 36 приоритета-го устройства;и - число устройств в системе.Функциональное назначение элементов устройства (фиг,1).Блок 1 памяти микрокоманд предназначен для хранения коДов и имеет четыре выхода. С выхода 1.1 поля признака считывается код признака, который декодируется затем дешифратором 6.С выхода поля 1.2 считывается код логических условий, управляющий мультиплексором 6 логических условий. В режиме передачи управления Ь-му устройству (группе устройств) с выхода поля 1.2 считывается унитарный адресный код Ь-го устройства (группы устройств).С выхода поля 1.3 в режиме управления считывается код микроопераций. В режиме передачи управления с выхода поля 1.3 считывается адресный код управления, который поступает через второй магистральный элемент .26 на шину 29 передачи адресного кода управления.С выхода поля 1.4 адреса считывается адрес очередной микрокоманды в мультиплексор 4 адреса. Два младших разряда его могут в дальнейшем модифицироваться,Блок 1 памяти микрокоманд представляет собой запоминающее устройство статического типа, информация на выходах которого присутствует в течение всего времени наличия адреса микрокоманды на его входе.Регистр 2 адреса предназначен для хранения адреса очередной микрокоманды во время считывания ее из блока 1 памяти микрокоманд, Этот адрес поступает на информационный вход регистра 2 адреса с выхода мультиплексора510 20 25 30 35 40 45 55 5 150адреса. Запись в регистр 2 осущестляется по заднему фронту синхроимпульса с выхода первого элемента И 20, который формирует.его как конъюнкцию тактового импульса с выхода 40,1 генератора 40 тактовых импульсов и сигнала с выхода триггера 10 пуска.Регистр 2 адреса устанавливается в нулевое состояние единичным сигналом, поступающим на его В-вход с выхода первого элемента ИЛИ 13.Регистр 3 микроопераций предназначен для хранения в режиме. управления сигналов микроопераций,поступающих на его информационные. входы с третьего выхода дешифратора 6 (микрооперация "Конец работы") и с выходов поля 13 микроопераций блока 1 памяти микрокоманд, Запись,микроопераций в регистр 3 микроопераций осуществляется по заднему фронту такто" вого импульса, поступающего на вход синхронизации с выхода второго элемента И 21. Этот импульс формируется как конъюнкция тактового импульса с второго выхода 40.2 генератора 40 тактовых импульсов и сигнала с выхода триггера 10 пуска. Кроме того, для записи в регистр 3 микроопераций необходимо, чтобы на инверсном управляющем входе регистра 3 микрооне" раций отсутствовал единичный сигнал ожидания с выхода пятого элемента ИЛИ 17. Регистр 3 микроопераций устанавливается в нулевое состояние при поступлении на его В-вход единичного сигнала со старшего разряда выхода поля 1.1 признака блока 1 памяти микрокоманд. С выхода регистра 3 микроопераций код микроопераций поступает на выход 31 микроопераций устройства.Сигнал микроопераций "Конец работы" с выхода 3.1 регистра 3 микроопераций поступает на установочный вход триггера 11 состояния и через элемент ИЛИ 13 на возвратный вход триггера 10 пуска.Мультиплексор 4 адреса осуществляет передачу на свой выход со своего первого, второго и третьего информационных входов соответственно либо кода новой операции (АКОП) с входа 38 операций устройства, либо адреса очередной микрокоманды (АО) с выходов поля 1.4 адреса блока 1 памяти микрокоманд, седьмого элемента 0994 6 ИЛИ 19, сумматора 12 но модулю два, либо адресного кода управления (АКУ) с шины 29. На первый и второй адресные входьг мультиплексора 4 адреса поступают соответственно сигнал передачи управления (У,) с выхода элемента ИЛИ 14, сигнал микрооперации ожидания кода очередной микропрограммы (У ).Функция, реализуемая мультиплексором 4 адреса, описывается выраже- нием АЪ = У УгАКОП+УАКУ + УУеАОМультиплексор 5 логических условий осуществляет передачу на свой выход со своего информационного входа либо значение логического условия с входа 37 логических условий устройства (в случае считывания микро- команды ветвления), либо сигнала мпадшего разряда выхода поля 1.:4 адреса блока 1 памяти микрокоманд (в случае считывания линейной микрокоманды). Кроме того, значение младше-. го разряда поля 1,4 адреса блока 1 памяти микрокоманд передается на выход мультиплексора 5 логических условий при наличии единичного сигнала с выхода элемента ИЛИ 18 на его управляющем входе 5,1 адресного входа. Элемент ИЛИ 18 пропускает на свой выход сигнал перехода устройства в режим передачи управления с шестого выхода дешифратора 6 или сигнала с выхода четвертого элемента И 23, При нулевом значении сигнала на выходе шестого элемента ИЛИ 18 мультиплексор 5 логических условий управляется кодом логических условий (в линейных микроксмандах он нулевой), посту" пающим с выходов поля 1.2 блока 1 памяти микрокоманд.Дешифратор 6 предназначен для преобразования трехразрядного кода с вы" хода поля 1.1 признака блока 1 памяти микрокоманд в унитарный код управления. С первого выхода дешифрато 50 ра 6 считывается сигнал ожидания ко "да очередной микропрограммы, управляющий работой мультиплексор 4, Свторого выхода дешифратора 6 считыва"ется сигнал признака первой микрокоманды в микропрограмме, устанавливающий триггер 11 в нулевое состояние.С третьего выхода считывается сигнал микрооперации конца работы, по которому устройство переходит в состоя 1500994ние ожидания адресного кода управления или заканчивает свою работу до следующего сигнала пуска с входа 39 устройства. С четвертого выхода де 5 шифратора 6 считывается сигнал проверки правильности передачи адресного кода управления. На пятом выходе дешифратора 6 формируется сигнал запроса на пользование общей шиной 29 адреса кода управления, Этот сигнал с выхода 33 устройства поступает в определитель 41 приоритета.С шестого выхода дешифратора 6 считывается сигнал перевода устройст ва в режим передачи управления.Счетчик 7 предназначен для подсчета числа неудачных попыток передачи адресного кода управления другому устройству. КоэфФициент пересчета счетчика 7 Х жестко определяет максимальное число таких попыток.Счетчик 7 увеличивает свое содержимое на единицу по заднему фронту тактового импульса, поступаю щего на счетный вход счетчика 7 с выхода элемента И 21, при наличии на управляющем входе счетчика 7 единичного сигнала проверки адресного кода управления с четвертого выхода дешиф ратора 6, Счетчик 7 устанавливается в исходное нулевое состояние единичным сигнапом предпоследнего младшего разряда с выхода регистра 2 адреса, Сигнал с выхода счетчика 7 модифицирует значение предпоследнего младшего разряда адреса очередной микрокоманды.Триггер 8 ошибки предназначен для хранения и выдачи сигнала ошибки 4)ункционирования устройства, Он устанавливается в единичное состояние сигналом ошибки с выхода. третьего элемента И 22, В нулевое (исходное) состояние триггер 8 устанавливается . при поступлении на его возвратный вход через третий элемент ИЛИ 15 сиг нала пуска с входа 39 устройства или сигнала передачи адресного кода управления данному устройству с выхода второго элемента ИЛИ 14,Сигнал ошибки с выхода триггера 8 поступает на выход 32 ошибки устройства и на вход пятого элемента ИЛИ 17, который формирует сигнал сос 55 тояния устройства. Этот сигнал единичный, если модуль находится в исходном состоянии, неисправен или ожидает адресный код управления. Сигнал формируется как дизъюнкция сигналов с выходов триггера 8 ошибки и триггера 11 состояния. С выхода пятого элемента ИЛИ 17 сигнал состояния поступает на выход 34 состояния устройства и на инверсный управляющий вход регистра 3 микроопераций, блокируя запись в него.Триггер 9 контроля предназначен для запоминания и хранения в течение одного такта работы устройства сигналов пуска устройства и микроопераций ожидания кода очередной микропрограммы. Дизъюнкция этих счгналов осуществляется четвертым элементом ИЛИ 16 и поступает на информационный вход триггера 9 контроля, Триггер 9 записывает информацию со своего Р- входа по заднему фронту тактового импульса Г , поступающего на его синхровход с первого выхода 40.2 генератора 40 тактовых импульсов.Триггер 10 пуска управляет синхронизацией устройства, Он устанавливается в единичное состояние сигналом пуска с входа 39 устройства или сигналом передачи управления данному устройству с выхода второго элемента ИЛИ 14, который через третий элемент ИЛИ 15 поступает на установочный вход триггера 10 пуска. Единичный сигнал с выхода триггера 10 поступает на первый вход первого элемента И 20 и второй вход второго, элемента И 21, разрешая прохождение через них тактовых импульсов с выходов генератора 40 тактовых импульсов.Триггер 1 О пуска устанавливается в нулевое (исходное) состояние при поступлении на его возвратный вход единичного сигнала с выхода первого элемента ИЛИ 13. Этот сигнал формируется как дизъюнкция сигнала микро- операции конца работы с выхода 3,1 регистра 3 микроопераций и сигнала ошибки с выхода третьего элемента .И 22,Триггер 11 состояния служит для формирования сигнала состояния ожидания адресного кода управления от других устройств системы и переводится в единичное состояние сигналом микрооперации конца работы, поступающим на его установочный вход с выхода 3.1 регистра 3 микроопераций, В нулевое состояние триггер 11 переводится сигналом признака первой микро10 1500994 50 55 команды в микропрограмме с второго выхода дешифратора б,Сумматор 12 по модулю два служит для формирования младшего разряда адреса очередной микрокоманды в микропрограмме. Его значение является результатом суммы по модулю два сигнала с четвертого выхода дешифратора 6 и сигнала с выхода мультиплексора 5 логических условий.Второй элемент ИЛИ 14 осуществляет дизъюнкцию сигналов передачи управления своему устройству от других устройств системы, поступающих наего вход с входа 35 устройства. Число разрядов входа 35 на единицу мекьше числа устройств в системе. Седьмой элемент ИЛИ 19 формирует предпос,ледний младший разряд адреса очередной микрокоманды в микропрограмме.Третий элемент И 22 формирует сигнал ошибки при неправильном приеме адресного кода управления с шины 29 передачи адресного кода управления или кода очередной микропрограммы с входа 38 устройства. Сигнал ошибки ,на выходе третьего элемента И 22 будет единичным только по поступлении на его первый вход тактового импульса ( т, ) с выхода второго элемента2И 21, если сигнал с выхода триггера 9 управления на втором входе элемечта И 22 единичный, а на инверсных третьем и четвертом входах элемента И 22 соответственно отсутствуют единичные сигналы ожидания кода очеред-. ной микропрограммы с первого выхода дешифратора 6 и признака первой микрокоманды в микропрограмме с второго выхода дешифратора б.Четвертый элемент И 23 по единичному. сигналу с пятого выхода дешифратора 6 формирует на своем выходе сигкал управления мультиплексором 5 логических условий. Этот сигнал будетединичным, если на инверсном входе четвертого элемента И 23 присутствует нулевой сигнал с входа 36 ответа на запрос устройства (с соответствующего выхода определителя 41 приоритета).Пятый элемент И 24 формирует сигнал предпоследнего младшего разряда очередной микрокоманды в микропрограмме. Сигнал на выходе пятого элемента И 24 будет единичным только по поступлении на его инверсный и прямой входы соответственно нулевого сигнала с выхода мультиплексора 5 логических условий и единичного сигнала с четвертого дешифратора 6.Первый магистральный элемент 25 предназначен для возможности управления выдачей сигналов передачи управления с выхода поля 1,.2 блока 1 памяти микрокоманд на выход 30 уст 10 ройства в режиме передачи управления,Передача этих сигналов осуществляется по единичному сигналу с шестого выхода дешифратора б.Второй магистральный элемент 26 15 предйазначен для односторонней передачи АКУ иэ поля 1.3 БПМ 1 в двунаправленную общесистемную шину 29 АКУ. Эта передача происходит по единичному сигналу с шестого выхода де шифратора 6 на управляющем входе ма"гистрального элемента 26.Рассмотрим работу устройства(фиг,1) применительно к предложенному варианту построения распределен ной системы (фиг.2). В исходном состоянии системы генератор 40 вырабатывает на своих выходах последовательности сдвинутыходин относительно другого тактовых 30 импульсов, все устройства системы находятся в исходном состоянии ожидания кода микропрограммы или адресного кода управления, при этом все элементы памяти, кроме триггера 11 состояния, установлены в "0", С выходатриггера 11 состояния единичный сигнал поступает на выход 34 состояния устройства (т,е. на один из разрядоввходов логических условий всех 40 устройств системы, от которых данное.устройство может получить адресный код управления), Кроме того, этот сигнал блокирует запись информации в регистр 3 микроопераций, Из блока 45 1 памяти микрокоманд считываетсясодержимое нулевой ячейки (с нулевым адресом). В таблице это микро- команда типа С. В ее поле 1.1 записан нулевой код, который декодкруется дешифратором 6 как сигнал оячдания кода очередной микропрограммы, Этот единичный сигнал поступает через четвертый элемент ИЛИ 16 на информационный вход триггера 9 управления и записывается в него по заднему фронту тактового импульса,поступающего с первого входа 27 синхронизации устройства от генератора 40 тактовых импульсов.4 12 15 11 150099Кроме того, сигнал ожидания кода очередной микропрограммы с первого выхода дешифратора 6 поступает на второй управляющий вход мультиплексора 4 адреса, который согласно опи 5 санному алгоритму работы пропускает на информационный вход регистра 2 адреса код операции с входа 38.Единичное состояние триггера 9 управления не может повлечь Формирование третьим элементом И 22 сигнала ошибки, так как на его первом входе будет отсутствовать тактовый импульс с выхода второго элемента И 21. В таком исходном состоянии предлагае" мая распределенная управляющая система будет находиться до поступления сигнала "Пуск" на вход 39 пуска хотя бы одного устройства системы, 20Каждое устройство может работать в режимах:1) ожидания кода очередной микропрограммы;2) управления; 253) передачи управления;4) ожидания адресного кода управления.,Исходное состояние устройства равнозначно состоянию устройства в режиме ожидания адресного кода управления,Переход устройства в режим ожидания кода микропрограммы из исходного состояния осуществляется по сигналу "Пуск", поступающему с входа 39 пуска устройства через третий элемент ИЛИ 15 на установочный вход триггера 10 пуска, Единичный сигнал с прямого 40 выхода триггера 1 О пуска открьп 3 ает первый 20 и второй 21 элементы И,разрешая прохождение тактовых импульсов с первого 40.1 и второго 40,2 соответственно выходов генератора 40 к45 входам элементов устройства.Если к моменту появления на синх,ровходе регистра 2 адреса рассматриваемого устройства заднего фронта первого тактового импульса ( С) с 50 выхода первого элемента И 20 на входе 38 кода операций еще не появилось, то в регистр 2 переписывается нулевой адрес и из блока 1 памяти микро- команд снова считывается микрокоманда типа С. Так как в поле 1.3 микро- операций записан нулевой код, то по заднему фронту тактового импульса с выхода второго элемента И 21 регистр 3 микроопераций состояния не изменит. С первого выхода дешифратора 6 по-прежнему будет считываться единичный сигнал ожидания кода очередной микропрограммы, который будет пере- записываться в триггер 9 контроля.Таким образом, устройство будет сколь угодно долго ожидать код микропрограммы на своем входе 38.При появлении кода микропрограммы на входе 38 устройства этот код через мультиплексор 4 адреса записывается по заднему Фронту в регистр 2 адреса и устройство переходит в режим управления. Если код микропрограммы дошел к устройству и записался в регистр 2 адреса без искажений, то из блокапамяти микрокоманд считывается первая микрокоманда (ИК типа В в табл.) нужной микропрограммы.Все первые микрокоманды имеют в поле 1.1 признака код (001), по которому дешифратор б Формирует на своем втором выходе специальный сигнал, который поступает на инверсный вход третьего элемента И 22, запрещая в нем, таким образом, формирование сигнала ошибки. В случае же поступления в устройство искаженного кода микропрограммы или искажения его разрядов при прохождении через мультиплексор 4 адреса и регистр 2 адреса, или неисправности в блоке 1 памяти микрокоманд дешифратор б единичный сигнал признака первой микрокоманды не формирует и, соответственно, на инверсном входе третьегоэлемента И 22 будет нулевой сигнал.Так как в этом такте работы триггер 9О еще находится в единичном состоянии, с поступлением на первый вход элемента И 22 тактового импульса ( ) с выхода второго элемента И 21 элемент, И 22 Формирует сигнал ошибки, Этотсигнал, пройдя через элемент ИЛИ 13, обнуляет.триггер 10 пуска и регистр 2 адреса, устанавливает в единичное состояние триггер 8 ошибки. С выхода триггера 8 сигнал ошибки поступает на выход 32 ошибки устройства и че-. рез пятый элемент ИЛИ 17 на выход 34 состояния устройства, блокируя запись ошибочного микрооперационно-, го кода в регистр 3 микроопераций. Таким образом осуществляется конт роль за поступающей в устройство управляющей информацией и Функциониро994 1( 45 манды МК типа Н) записаны нулевые 50 55 131 500ванием части оборудования самого устройства.Если ошибки не произошло, то позаднему фронту тактового импульса .с выхода второго элемента И 21 в регистр 3 микроопераций записываетсямикрооперационный код первой микрокоманды микропрограммь 1, Кроме того,по сигналу признака первой микрокоманды микропрограммы с второго выхода дешифратора 6 обнуляется триггер11 состояния, единичный сигнал на выходе 34 состояния устройства исчезает, что является признаком того,чтомодуль находится в режиме управленияили режиме передачи адресного кодауправления,По заднему фронту очередного тактового импульса с выхода первого элемента И 20 в регистр 2 адреса с выхода мультиплексора 4 адреса записывается адрес очередной микрокомандымикропрограммы. Этот адрес поступаетна второй информационный вход мультиплексора 4 адреса со старших разрядов выхода 1.4 поля адреса блока 1памяти микрокоманд (немодифицируемаячасть) и выходов элемента ИЛИ 19 исумматора 12 по модулю два модифицируемая часть). В режиме управленияна втором и третьем входах элементаИЛИ 19 сигналы всегда нулевые, поэтому предпоследний младший разрядадреса очередной ИК будет равен значению этого разряда в поле 1.4. адреса. В данном режиме блока 1 памятимикрокоманд считываются линейныемикрокоманды или микрокоманды ветвления. В линейных микрокомандах значение младшего разряда адреса очередной микрокоманды в микропрограммеопределяется значением младшего разряда поля .1,4 адреса блока 1 памятимикрокоманды. В поле 1.2 логическихусловий линейных микрокоманд записаннулевой код. По этому коду мультиплексор 5 логических условий пропускает на свой выход согласно алгоритму своей работы значение сигнала смладшего разряда выхода поля 1,4БПИ 1, В микрокомандах ветвления вполе 1.2 записан код логического условия, значение которого анализируется при формировании адреса очередноймикрокоманды, По этому коду мультиплексор 5 пропускает с входа 37 модуля на свой выход значение нужного логического условия. Так как в режиме 5 10 15 20 25 30 35 40 управления на четвертом выходе дешиф-ратора 6 единичный сигнал не появляется, то на втором входе сумматора12 по модулю два .всегда будет нулевой сигнал. Таким образом, в режимеуправления младший разряд адреса очередной микрокоманды в микропрограммебудет полностью определяться значением сигнала на выходе мультиплексора 5 логических условий, По записанному в регистр 2 адресу из блока 1памяти микрокоманд считывается очередная линейная микрокоманда или микрокоманда ветвления.Аналогичным образом устройствореализует в требуемой последовательности все остальные микрокоманды выполняемой микропрограммы (операции)Из режима управления устройствоможет перейти в любой другой режим.При переходе в реяим ожидания кодаочередной микропрограммы в полях 1.2логических условий и 1,4 адреса формата последней микрокоманды выполнявшейся микропрограммы записываютсянулевые коды и в следующем такте изблока 1 памяти микрокоманд считывается нулевая микрокоманда МК типаС), т.е. устройство переходит в ужеописанное ранее состояние ожиданиякода очередной микропрограммы,При необходимости получения информации от другого устройства системы,т.е, перехода в режим ожидания адресного кода управления или же окончания работы устройства, в поле 1.1формата последней микрокоманды выполнявшейся микропрограммы записывается код, по которому дешифратор бформирует на своем третьем выходесигнал микрооперации конца работы.В полях 1.2 кода логических условийи 1,4 адреса формата этой микрококоды. Единичный сигнал микрооперации конца работы по заднему фронтуочередного тактового импульса (записывается в регистр 3 микроопераций. Затем с соответствующего выхода 3,1 регистра 3 единичный сигналмикрооперации конца работы пер лодиттриггер 11 состояния в единичноесостояние, обнуляет триггер 10 г ска и регистр 2 адреса. Таким обр;.зом,ча выходе 34 состояния появляетсясигнал, свидетельствующий о готовности данного устройства к приемуадресного кода упрзвления от других15 1500994устройств системы; из блока 1 памяти микрокоманд считывается нулеваямикрокоманда (ИК типа С). При этомединичный сигнал с первого выхода поля 1.1 нулевой ячейки блока 1 памятимикрокоманд обнуляет регистр 3 микроопераций и, соответственно, сигналмикрооперации конца работы на еговыходе 3,1, Устройство находится висходном состоянии.При необходимости передать информацию другому устройству системырассматриваемое устройство из режима управления переходит в режим передачи управления,По заднему фронту очередного тактового импульса . с, с выхода элемента И 20 (фиг.3) в регистр 2 записывается адрес микрокоманды типа Р. 20Это микрокоманда проверки готовностисистемы к передаче от И-го устройства -му (группе устройств) адресного кода управления.На пятом выходе дешифратора б формируется сигнал запроса состояния,шины передачи адресного кода управления. Этот сигнал поступает на соответствующий Б-й вход определителя41 приоритета, Если в этом такте работы системы сигналов запросов отдругих устройств системы в определитель 41 не поступило, то согласноописанному алгоритму работы определитель 41 формирует на своем Б-м выходе сигнал разрешения пользованияобщей шиной 29 передачи адресного.кода управления в следующем тактеработы системы. В противном случаетакой сигнал формируется на другом 40выходе определителя 41 приоритета,который соединен уже с входом 36 ответа на запрос другого, более приоритетного устройства системы. Принулевом сигнале ответа на запрос на. 45выходе 36 Ю-го устройства четвертый элемент И 23 формирует единичныйсигнал, который поступает на управляющий вход 5.1 адресного входа мультиплексора 5 логических условий. Поэтому сигналу мультиплексор 5 пропускает на свой выход нулевой сигнал свыхода младшего разряда выхода поля1.4 адреса блока 1 памяти микрокоманд. 55На четвертом вьходе дешифратора6 единичный сигнал отсутствует. Такимобразом, при считывании микрокоманды типа Р при отсутствии разрешающе 16го единичного сигнала с выхода определителя 41 приоритета и единичного сигнала на выходе счетчика 7 значение младших разрядов адреса следующей микрокоманды будет нулевым, т,е. по очередному импульсу Т в регистр 2 запишется адрес самой микрокоманды типа Р. Регистр 3 микроопераций при считывании микрокоманды типа Р обнуляется единичным сигналом с первого выхода поля 1,1 признака блока 1 па,мяти микрокоманд. Как только на вход36 И-го устройства поступает единичный разрешающий сигнал из определителя 41 приоритета, на выходе 5,1 мультиплексора 5 единичный сигнал исчеза"ет и появляется значение логического условияс выхода 34 состояния 1 го устройства. Если сигнал этого логического условия нулевой, т.е. 1 е устройство не готово к приему адресного кода управления, то в следующем такте работы И-го устройства по описанным ранее причинам будет снова считываться та же самая микрокоманда типа П.Как только на входе 36 Ю-го устройства появится. единичный сигнал, а значение логического условия с выхода 34 состояния Б-го устройства навыходе логического условия И-го устройства станет единичным (1-е устройство находится в состоянии ожидания адресного кода управления либонеисправен), значение младшего разряда очередной микрокоманды в Б-м устройстве станет единичным. Ио очередному импульсу , с первого выхода40,1 генератора 40 в регистр 2 Ю-гоустройства запишется адрес микрокоманды типа Е. Единичный сигнал с шестого выхода дешифратора б "открывает" магистральные элементы 25,26 и, кроме того, через элемент ИЛИ 18 поступает на управляющий вход 5.1 мультиплексора 5. При этом на информационном входе регистра 2 формируется адрес микрокоманды типа Г, свыхода поля .2 блока 1 памяти микрокоманд считывается унитарный код 1 г.го устройства (группы устройств), а с выхода 1.3 микроопераций в шину 29 поступает адресный код управления. По унитарному коду на выходе 30 Б-го устройства на соответствующем разряде входа 35 сигналов передачи управления Ь-го устройства (группы устройств) появляется единичный сигнал0994 18 17 150 передачи управления. Этот сигнал через элемент ИЛИ 14 поступает на мультиплексор 4 адреса, который согласно ,описанному алгоритму своей работы пропускает на вход регистра 2 адреса адресный код управления с шины 29. Кроме того, сигнал передачи управления через элемент ИЛИ 15 устанавливает в единичное состояние триггер 10 пуска Ь-го устройства и обнуляет триггер Я ошибки, Очередной тактовый импульсс второго выхода 40,2 ге. нератора 40 пройдет через элемент И 21 на первый вход элемента И 22 и вход синхронизации регистра 3 микрооперации. Однако сигнал ошибки элементом И 21 сформирован не будет из-за присутствия на его третьем инверсном входе единичного сигнала с первого выхода дешифратора 6, а запись в регистр 3 запрещена сигналом с выхода триггера 11 состояния. По очередному .тактовому импульсу Г с выхода 40.1 генератора 40 единичный сигнал передачи управления с выхода элемента ИЛИ 15 Ь-го устройства через элемент ИЛИ 16 запишется в триггер 9. По заднему фронту этого же тактового импульса Г в регистр 2 Ь-го устройства запишется адресный код управления, а в регистр 2 Б-го устройства - адрес микрокоманды типа Р. Если в Ь-м устройстве не быпо сбоя, оно исправно и адресный код управления записан без искажений., то из блока 1 памяти микрокоманд Ь-го устройства считывается первая микро- команда микропрограммы или микропрограммы, которую потребовало выполнить Б-е устройство. В полях 1.1 признака таких микрокоманд записан код, по которому Формируется сигнал на втором выходе дешифратора 6. Этот сигнал запрещает формирование элементом И 22 сигнала ошибки, так как поступает на его четвертый инверсный вход. Кроме того, этот же сигнал обнуляет триггер 11 состояния; таким образом, на выходе 34 состояния Ь-го устройства единичный сигнал исчезает и разрешается запись первого микро- операционного кода в регистр 3 Ь-го устройства. Если же Ь-е устройство было неисправно или адресный код уп-. равления был воспринят им искаженным, то на втором выходе дешифратора 6 единичный сигнал не появится, триггер 11 останется в единичной состоянии,5 10 15 20 25 30 35 40 45 50 55 запись в регистр 3 будет заблокирована, на выходе 34 состояния. Ь го устройства останется единичный сигнал.Кроме того, по очередному тактовомуимпульсу 7 с выхода элемента И 21элемент И 22 Ь-го устройства сформирует сигнал ошибки, который устанавливает в единичное состояние триггер8 ошибки и через элемент ИЛИ 13 обнуляет триггер 10 пуска, стирает изрегистра 2 адреса искаженный адресныйкод управления, Ь-е устройство какбы остается в состоянии ожидания адресного кода управления, но на еговыходе формируется единичный сигналошибки,В этом же такте работы системыиз блока 1 памяти микрокоманд Б-гоустройства считывается микрокомандатипа Р,На четвертом выходе дешифратора6 Формируется единичный сигнал,разрешающий запись в счетчик 7. Мультиплексор 5 логических условий пропускаетна свой выход сигнал логического условия состояния Ь-го устройства сего выхода 34. Если Ь-е устройствопосле передачи ему адресного кода управления заработало в режиме управления, т.е. на его выходе состоянияединичный сигнал отсутствует, то элемент И 24 и сумматор 12 по модулюдва по единичному сигналу с. четвертого выхода дешифратора 6 Формируютединичные значения двух младших разрядов адреса очередной микрокоманды.Значения остальных разрядов адресаочередной микрокоманды в поле 1.4блока 1 памяти микрокоманд совпадаютсо значениями разрядов адреса соответствующей микрокоманды типа Р.По такому адресу микрокоманды типаР, но уже с модифицированными единичными младшими разрядами Б-е устройство группа устройств) и переходит в любой другой режим, При этомзаписанная в счетчик 7 задним фронтом тактового импульса с выхода элемента И 21 "1" стирается единичнымсигналом с предпоследнего младшегоразряда выхода регистра 2 адреса.Если адресный код управления передавался нескольким устройствам сразу,то далее из блока 1 памяти микрокоманд Б-го устройства считываетсямикрокоманда типа Р - проверка приема адресного кода управления устройством системы.

Смотреть

Заявка

4370638, 26.01.1988

ПРЕДПРИЯТИЕ ПЯ Г-4651

ХАРЧЕНКО ВЯЧЕСЛАВ СЕРГЕЕВИЧ, МАРКОВ ПЕТР ЕВГЕНЬЕВИЧ, ТИМОНЬКИН ГРИГОРИЙ НИКОЛАЕВИЧ, ТКАЧЕНКО СЕРГЕЙ НИКОЛАЕВИЧ, ВАЛОВ ОЛЕГ АНДРЕЕВИЧ, УЛИТЕНКО ВАЛЕНТИН ПАВЛОВИЧ, ПУГАЧ ЕВГЕНИЙ ВАСИЛЬЕВИЧ

МПК / Метки

МПК: G05B 19/08

Метки: программного

Опубликовано: 15.08.1989

Код ссылки

<a href="https://patents.su/14-1500994-ustrojjstvo-dlya-programmnogo-upravleniya.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для программного управления</a>

Похожие патенты