Устройство для сопряжения эвм с телеграфными аппаратами

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Р 3/10 ОПИСАНИЕ ИЗОБРЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВ о СС 1978 СССР 1978 ьодейЖЕНИЯ ЭВМ С к обласи может х обмена ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(54) УСТРОЙСТВО ДЛЯ СОПРЯТЕЛЕГРАФНЫМИ АППАРАТАМИ(57) Изобретение относитсяти вычислительной техникибыть использовано в систем информацией. Цель изобретения - сокращение оборудования и повышениепроизводительности. Устройство содержит блок опроса, блок управления(БУ), адресные шины ЦВМ, шины связи,блоки подключения к телеграфным аппаратам, преобразователи уровнейсигналов, блок задания скоростей(БЗС), Использование устройства позволяет,кроме сокращения оборудования, увеличить производительностработы, обеспечить высокое быстрствие и возможность подключения. кЦВМ до 280 телеграфных установок8 ил.соединены с выходом пятого элементаНЕ, разрядный выход первого регистра соединен с управляющим входом схемы сравнения, выход третьего коммутатора соединен с адресным входомпервого элемента памяти, выход которого соединен с третьим входом второго элемента И-НЕ и вторыми входамипятого элемента И и второго элемента И-НЕ блока управления и вторым 10информационным входом первого коммутатора блока задания скоростей,вход сдвига регистра сдвига и входтретьего элемента НЕ второго блокаподключения к телеграфным аппаратам 5соединены с выходом второго элемента И-НЕ блока управления, третьи входы элемента И-НЕ и второго элементаИ второго блока подключения к телеграфным аппаратам через выходную управляющую шину соединены с выходомчетвертого элемента НЕ блока опроса, второй вход первого элементаИ через выходную управляющую шинусоединен с выходом первого элементаНЕ блока опроса, вход пятого элемента НЕ через выходную адресную шину соединен с выходом первого разряда второго счетчика блока опроса,разрешающие входы первого и второгорегистров соединены с шиной "Стробзнака" ЭВИ, второй вход первого элемента ИЛИ соединен с выходом пятого элемента И блока управления.Заказ 4412/46 Производственно-полиграфическое предприятие, г. ужгород, ул. Проектная, 4 И 60 щ г 53 72 Ю Тираж 671 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/512Изобретение относится к вычислительной технике и может быть использовано в системах обмена информацией.Целью изобретения является сокращение оборудования и повышение производительности,На фиг. 1 приведена структурная схема устройства; на фиг. 2 - Функциональная схема блока опроса; на ,фиг, 3 - функциональная схема блока задания скоростей (БЗС), на фиг, 4- функциональная схема блока управления (БУ), на фиг. 5 - функциональная схема первого блока подключения к телеграфным аппаратам (ТА); на фиг. 6- функциональная схема второго блока подключения к ТА, на фиг, 7 и 8 - временные диаграммы, поясняющие работу устройства.Устройство содержит преобразователи 1 -1 уровней сигналов первой группы, первые шины 2, -2связи, первый блок 3 подключения к ТА, шину 4 строба знака ЭВЭ, шину 5 строба выдачи в ЗВЭ, шину б прерывания в ЗВМ, преобразователи 71-7 я уровней сигналов второй группы, вторые шины 8,-8связи, второй блок 9 подключения к ТА, шину 10 .строба знака ЭВЭ, шину 11 сигнала заявки на прием знака (ПЗ), шина 12 сигнала сдвига для получения разряда информационного знака (СПЗ 1, шину 13 сигнала окончания приема знака (ОПЗ), шина 14 сигнала заявки на выдачу знака (ВЗ), шину 15 сигнала сдвига для выдачи разряда информационного знака (СВЗ), шину 1 б сигнала окончания выдачи знака (ОВЗ), БУ 17, адресную шину 18, ЭВЭ, двунаправленную шину 19 данных ЭВЭ, шину 20 сигнала ОБЩИЙ СБРОС, блок 21 опроса, шину 22 управляющих сигналов, шину 23 адреса, БЗС 24 шину 25 записи ЭВЭ, шину 26 сигнала разрешения работы, шину 27 тактовых сигналов генератора (фиг. 1); элемент ИЛИ 28, элемент И 29, первый счетчик 30:, второй счетчик 31, первый дешифратор 32, второй дешифратор 33, эле" менты НЕ 34-38, второй элемент И 39, третий элемент И 40, шину 41 приема- выдачи (ПВ), шину 42 первого разряда адреса, шину 43 второго разряда, адреса,.шину 44 третьего разряда адреса, шину 45 четвертого разряда адреса, шину 46 пятого разряда адре 51092 2са, шину 47 сигнала ЗАНЕСЕНИЕ, шину48 сигнала ЧТЕНИЕ, шину 49 первогосигнала увеличения на единицу содержимого счетчика, шину 50 второгосигнала увеличения на единицу содержимого счетчика, шину 51 сигналаСТРОБИРОВАНИЕ сигналов сдвига, шины52 и 53 сигнала ЗАПИСЬ в элементыпамяти (фиг. 2), первый коммутатор ,0 54, элемент И 55, второй коммутатор 56, элемент ИЛИ 57, первый элемент 58 памяти, второй элемент 59памяти, элемент НЕ 60, счетчик 61,схему 62 сравнения (фиг. 3); эле мент НЕ 63, элемент ИЛИ 64, третийэлемент И 65, второй элемент И 66,первый элемент И 67, элемент ИЛИ 68элемент 69 памяти, счетчик 70, дешифратор 71, элементы И-НЕ 72 и 73, 20 элементы И 74 и 75 (фиг, 4)," элементы И 76 и 77, первый коммутатор78, первый элемент 79 памяти, элемент И-НЕ 80, элементы НЕ 81-83,третий элемент И 84, регистр 85сдвига, второй элемент ИЛИ 86, четвертый элемент И 87, дешифратор 88,первый элемент ИЛИ 89, пятый и четвертый элементы НЕ 90 и 91, узел92 свертки, второй элемент 93 памя ти, второй коммутатор 94 (с тремясостояниями) (фиг, 5), триггеры95-95 я группы, первый элемент НЕ 96,первый элемент ИЛИ 97, первый ивторой регистры 98 и 99, схему 100сравнения, пятый элемент НЕ 101,элемент И-НЕ 102, второй элементИЛИ 103, первый коммутатор 104, вто.рой коммутатор 105, первый элементИ 106, третий коммутатор 107, вто рой элемент НЕ 108, второй элементИ 109, первый демультиплексор 110,третий элемент НЕ 111, второй элемент 112 памяти, второй демультиплексор 113, регистр 114 сдвига, первый 45элемент 115 памяти, четвертый элемент 116 (фиг. 6). Сущностью изобретения является:децентрализованное использованиеэлементов памяти для хранения управляющих признаков и знаков информации для каждого ТА, что позволяетраздельно управлять этими элементами памяти при первоначальных установках; организация общего управле ния для Я-го количества ТА предполагается наличие приемного и передающего телеграфных аппаратов органиэация цикличности формирования уп 1751092Общий механизм Формирования сигналов сдвига для регистров 85 и 114 приводит к тому, что выдача знаков информации блоком 9 начинается с постоянной задержкой, равной с /2 (см. диаграмму фиг. 8 а).Основная последовательность управляющих сигналов, необходимых для работы устройства, вырабатывается в блоке 21 (фиг. 2), где расположены первый и второй счетчики 30 и 31 деления частоты, дешифратор 32 для формирования управляющих сигналов 47-53, дешифратор 33, определяющий количество ТА, подключаемых к устройству сопряжения, для чего его 50 55 равляющих сигналов, в основе которого лежит выбор частоты генератора,оптимальное распределение синхронныхи асинхронных принципов работь 1.Основными принципами работы устройства являются: дуплексная работас ТА, синхронность работы.Блок 3 работает в режиме постоянного опроса шин 2,-2. После Формиро.вания знака в ЭВМ выдается прерывание,Для того чтобы ЭВМ успела отработать прерывание, выходом дешифратора 32 опрашивается сигнал запросапрерывания, выдаваемого из блока 3. 15Если сигнал запроса прерывания несброшен, то запирается вход 27 тактовой частоты генератора, Как толькосигнал запроса прерывания сбрасывается, разрешается поступление тактовых сигналов генератора на вход 27,Блок 9 начинает выдачу информационного знака на ТА после его занесения иэ ЭВМ по сигналу на входе 10.ЗанЕсение производится асинхронно 25при одиночных занесениях с задержками ТИТ (см, диаграмму Фиг. 73) исинхронно при последовательных занесениях знаков для нескольких ТА,Функции управления разделены между блоком 21 (адреса ТА, сигналыЧТЕНИЯ и ЗАПИСИ в элементы памяти,сигнал занесения, сигналы увеличенияна единицу содержимого счетчиков),БУ 17 (отсчет временных меток длякаждого ТА, сигналы сдвига для приема и выдачи разрядов знака информаций на ТА, сигналы окончания приемаили выдачи знака инФормации) и БЗС24 (отсчет с/2 для всех скоростей 40работы ТА и выдачи разрешающего сигнала в БУ). выход соединен с установочным вхо-дом счетчика 31,Пять старших разрядов шины 23(42-46) определяют количество иадрес ТА, а младший разряд 41 шины23 определяет работу устройства сопряжения на прием или передачу с ТА.Шина 48 определяет чтение для всехэлементов памяти, шина 52 - режимзаписи для элементов 69, 79, 93,112 и 115 памяти, а шина 53 - режим записи в элемент 58 памяти. Этосделано для того, чтобы разрешающийсигнал 26 держался в течение интервала времени, когда есть высокийуровень на шине 52. Шина 47 определяет занесение на регистры сдвига всчетчики. В интервале выдачи сигналов на выходах дешифратора 32, стретьего по четырнадцатый, формируется сигнал прерывания в ЭВМ. Длительность его ранна 12 периодам Т 1.Если за это время сигнал 6 прерывания (ниэкий уровень) не сбросится, по наличию низкого уровня начетырнадцатом выходе первого дешифратора через элемент ИЛИ 28 подается запрещающий низкий уровень навход элемента И 29 и в результатепрекращается подача тактовых импульсов генератора.Длительности сигналов шин 48, 52и 53 должны быть достаточными длячтения (записи) из (в) статическогоОЗУ, т, е. 150 нс.Работа устройства сопряжения начинается (фиг. 3) с записи эталонных кодов, соответствующих скоростям работы различных ТА, в элемент59 памяти при наличии высокого уровня на шине 26, согласно разрядамадреса, поступающим на ЭВМ по шине18 и данным по шине 19. Этот же сигнал, проходя через элемент НЕ 60,запрещает выдачу сигнала 26 разрешения работы через управляющий входсхемы сравнения кодов 60 и, проходячерез элемент ИЛИ 57, сбрасываетсчетчик 61, способствуя тем самымзаписи нулевых кодов через шины информационных входов в элемент 58 памяти по сигналу 53 ЗАПИСЬ .После установки сигнала на шине25 в состояние "0" начинается работа устройства сопряжения, Длительность удержания сигнала 25 зависитот количества ТА, для которьж необходимо произвести занесение кодов скоростей работы.В каждом интервале Т производится чтение из элемента 58 памяти кодад-го ТА (первоначано равен нулю, где1 1-5), определяющего интервал времени от начала выдачи или приема разряда информации соответственно вблок 9 или 3, а также кода эталона изэлемента 59 памяти по сигналу на шине 48.При совпадении кодов на выходесхемы 62 сравнения появляется сигнал26 высокого уровня, разрешающий прием (выдачу) разряда инФормации, Этотже сигнал с 1",расывает содержимое счетчика 61 с задержкой, обусловленнойпоступлением сигнала по шине 53 (соответствует шестнадцатому такту,фяг. 78, Яа).Суммарная длительность шестнадцати тактов равна длительности сигнала на шине 41 (фиг, 7). Работас -м ТА происходит с периодом 2 ЯТз,равным 312,5 мкс. Это число кратнодлительности разрядов для всех возможных скоростей работы ТА и даетвозможность подсчетом этих интерваловопределить длительность разряда информация/2 в БЗС 24.Назначением БУ 17 является ото. л ЗОсчет интервалов времени ь и 7,5 ,выдача сигналов12 и 15 сдвига,выдача сигналов окончания работы поприему или выдаче знака информациисоответственно на шинах 13 и 16 за1-й ТА. Во время общего сброса (наличие низкого уровня на шине 20)или при записи эталонных кодов в элемент 59 памяти 1 наличие высокогоуровня на шине 25) происходит обну -ление счетчика 70 сигналом с выхода элемента ИЛИ 64, стробироваянымсигналом записи по шине 52," записьобнуленного значения счетчика 70 вэлемент 69 памяти по адресу, поступа"ющему с шин 41-46.45При работе по отсчету времени выполняются следующие операции: чтениеиз элемента 69 памяти 1 занесение прочитанного кода в счетчик 70 по сигналу 47, увеличение на единицу содержимого счетчика 70 по сигналу с шины49 при наличии сигнала на шине 26 фзапись содержимого счетчика 70 в элемент 69 памяти.формирование сигналов сдвига55проиеходит следующим образом,Стробирующий импульс с шины 51(фиг. 7 с), по которому увеличивается на единицу содержимое счетчика 70. На фиг. 8 о условно показано время удержания сигнала на выходе младшего раэряда этого счетчика, а на фиг.8, 2 показаны соответственно прием и выдача разрядов информационного знака относительно сигнала на фиг. 83.Первоначально на младшем разряде счетчика 70 (после чтения из элемента памяти - низкий уровень. При поступлении в БУ 17 первого сигнала с шины 26 и сигнала с шины 49 на младшем разряде счетчика 70 появляется сигнал высокого уровня с задержкой срабатывания счетчика Г х =50 нс. После этого на одном из выходов 12 или 15 появляется сигнал сдвига высоким уровнем по сигналу с шины 51.При поступлении в БУ 17 следующего сигнала с шины 26 через второй интервал/2 (фиг, 88) по сигналу с шины 49, значение младшего разряда счетчика 70 становится равным нулю, и при появлении сигнала с шины 51 сигяал сдвига (с шины 12 или 15) не выдается, Таким образом, сигналы сдвига выдаются через интервалы времени, равные с (см. фиг. 8 6, г ) на нечетные импульсы с шины 26.Окончание приема (передачи) знака инФормации производится после того, как счетчик 70 сосчитает 15 или 16 интервалов, Тогда на одном из выходов, соответствующем приему (13) или выдаче (16) появится сигнал высокого уровня (фиг. 8 В, г ) .Прием знаков с ТА происходит в. блоке 3 следующим образом (фиг. 5).Код адреса ТА с шия 41-46 поступает на входы коммутатора 78, элементов 79 и 93 памяти на первые информационные входы коммутатора 94 с тремя состояниями и держится в течение периода изменения адреса Т. В течение Т (фиг. 7 а) происходит: чтение знаков в элементы 79 и 93 при наличии совпадения сигналов на шинах 41 и 48 яа входе элемента И 761 занесение информации, прочи,танной из элемента 79 памяти, на регистр 85 сдвига по сигналу на шине 47 Ф сдвиг регистра 85 по сигналу СПЗ на шине 12 (т.е, занесение значения нового разряда информации с выхода коммутатора 78)1 эаписьСигнал ПЗ на шине 11 может быть25 сброшен или сигналом ОПЗ (высокий уровень на шине 13), означающим окончание приема знака с ТА, или сигналом ОБЩИЙ СБРОС (низкий уровень на шине 20).Во время приема знака значение сигнала СТОП заносится на регистр 85 сдвига два раза (седьмым и восьмым сигналами сдвига на шине 12). На дешифратор 88, служащий для определения окончания приема знака 35 информации, подается только значение, полученное на седьмом сдвиге (на третий вход), На второй его вход подается сигнал с выхода восьмого разряда регистра 85 сдвига низким уровнем (разряд СТАРТ), а на первый вход дешифратора 88 подается сигнал ОПЗ с шины 13. При этом на выходе появляется сигнал прерывания в ЭВМ, (шнна 6) низким уровнем, котррый по ступает также на вход узла 92 свертки, Инверсия этого сигнала на элементе НЕ 91 подается на вход узла 92 свертки. Эти два управляющих сигнала совместно с пятью разрядами ин формации с выходов регистра 85 с второго по шестой определяют формирование контрольного разряда, который совместно с разрядами информации подается на вторые входы коммута. 55 тора 94.До выдачи прерывания в ЭВМ на шине 4, соединенной с входом управле 40 измененного содержимого регистра 85 в элемент 79 памяти при совпаде" нии сигналов шинах 41 и 52 на входе элемента И 77.При поступлении сигнала СТАРТ на одну из шин 2 -2 и, соответствующего коду адреса ТА на шинах 42- 46, на выходе коммутатора 78 появляется сигнал низкого уровня, ко - торый инвертируется на элементе 10 НЕ 82 и поступает на вход элемента И 87, на другие входы которого поступают сигналы записи с выхода элемента И 77 н сигнал с выхода элемента НЕ 83, указывающий на отсут ствие ПЗ на шине 11. Совпадение этих трех сигналов дает сигнал высокого уровня, который, проходя через эле-. мент ИЛИ 89, поступает на вход ЗАПИСЬ элемента 93 памяти. На информа ционный вход в это время поступает сигнал высокого уровня с выхода элемента НЕ 82. ния третьим состоянием коммутатора94, поддерживается высокий уровеньудержания его выходов в высокоомномсостоянии, а на кину 5 (адресныйвход) подается низкий уровень. Кактолько обрабатывается прерывание в ЭВМ на шину 4 подается низкий уровень, на шине 5 остается низкий уровень и на выход коммутатора 94 подаются разряды адреса ТА, После приема адреса ТА на шину 5 подается высокий уровень и на выход коммутатора поступают разряды знака телеграфной информации. После приема знака информации на шину 4 подается высокий уровень, который в сочета" нии с высоким уровнем на шине 5, проходя через элемент И-НЕ 80.и элемент И 84, низким уровнем сбрасывает регистр сдвига. После этого снимается сигнал прерывания в ЭВМ с шины 6 с выхода четвертого деширатора) , нулевое значение регистра 85 сдвига записывается в элемент 79 памяти и цикл формирования и выдачи в ЭВМ знака информации завершается.С выходов преобразователей 1 вза те номера ТА, которые не подключены к устройству сопряжения, долженвыдаваться уровень "1",Работа блока 9 (фиг . 6 ) происходит . следующим образом .По шинам 1 8 и 1 9 из ЭВМ по ступают соответственно код адреса ТА и код передаваемого знака с восьмым стартовым , а также первым и вторым стоповыми разрядами . Разряды информационного знака записываются в р азряды с третьего по седьмой причем старший разряд знака находится на седьмой позиции ,При подаче высокого уровня на шину 10 передним фронтом происходитзанесение адреса ТА и знака информации соответственно на первый 98 и второй 99 регистры. Высокий уровень первого разряда регистра 98 используется как запрос на запись знакаво второй 112 и запись ПВ в первый 115 элементы памяти и поступает науправляющий вход схемы 100 сравнения,выход которой поступает на входыкоммутаторов 104, 105, 107 и на первый вход элемента ИЛИ 103. Коммутаторы 104,.105 и 107 переключаютсяи на адресные входы элементов 112 и 115 памяти подаются разряды регистра 98 с четвертого по восьмой с вы12510 ходов коммутаторов 104 и 107, На информационные входы элемента 112 памяти подаются разряды регистра 99 с первого по восьмой через коммутатор 105. 5Для формирования сигнала ЗАПИСЬ для элементов 112 и 115 памяти необходимо совпадение высокого уровня с выхода элемента ИЛИ 103, сигнала шины 41, инвертированного на 10 элементе НЕ 101, и сигнала ЗАПИСЬ (шина 52) на элементе И 109, Высокий уровень с выхода элемента И 109 разрешает запись в элементы 112 и 115 памяти. В случае записи в эле мент 112 памяти информационного знака (информационные разряды регистра 99 с первого по восьмой) и элемент 115 памяти записывается сигнал высокого уровня с выхода элемента 20 НЕ 108. В конце цикла записи на элементе И-НЕ 102 совпадением сигналов на шине 41 ПВ, на шине 52 и выходе схемы 100 сравнения формируется сигнал сброса регистров 98 и 99 низко го уровня. Длительность сигнала на шине 52 равна длительности Т (около 350 нс).После окончания записи информа" ционного знака в элемент 112 памя ти начинается автономная от ЭВМ поразрядная выдача его на ТА, которая состоит из следующих тактов: чтение из элементов 112 и 115 памяти соответственно знака информации и ПВ 41 по высокому уровню сигнала на выходе элемента И 106 занесение информационного знака в регистр 114 сдвига по отрицательному фронту сигнала на шине 471 занесение значения 40 восьмого старшего разряда регистра 114 сдвига в один из триггеров 95,- 95 я по переднему положительному Фронту сигнала на шине 15 СВЗ. Триггер 1-го ТА определяется синхросигналом 45 с выхода первого демультиплексора, на адресные входы которого подаются шины 42-46 адреса ТА; сдвиг содержимого регистра 114 задним отрицательным Фронтом сигнала на ши не 15 СВЗф, запись содержимого регистра 114 в элемент 112 памяти (через входы коммутатора 105) при наличии высокого уровня на выходе элементаИ 109. 55 Третье и четвертое из указанных действий выполняются в случае поступления сигнала по шине 15. Так как 92 10информационный последовательный входсоединен с Землей, то на позициисдвигаемого младшего разряда записываются нули. Если сигнала сдвиганет, то в элемент 112 памяти записывается неизменное значение содержимого регистра 114 сдвига.Значение разряда информации, занесенное на один из триггеров 95 "95, держится на шинах 8,-8 до следующего сдвига регистра 114. Сигнал,поступающий по шине 16 ОВЗ, держитсядо конца периода Т и, проходя через,элементы ИЛИ 97 и 103, при совпадении с сигналом на шине 52 производитзапись содержимого регистра 114 (высокий уровень на восьмом и низкий -на остальных разрядах) в элемент112 памяти и сигнала низкого уровняс выхода элемента НЕ 108 в элемент115 памяти (сигнал ПВ). Запись низкого уровня в элемент 115 памяти (адрес соответствует коду на шинах 42-,46, поступающему через коммутатор107) означает, что в БЗС 24 нрекратится подсчет временных интерваловдо следующего получения знака информации и адреса ТА от ЭВМ. Для первоначальной установки схемы исполь" .зуется сигнал ОБЩИЙ СБРОС на шине20, поступающий (низким уровнем) навходы установки в единичное состояниетриггеров 95 -95 и и на вход установки в нуль регистра сдвига, Этот жесигнал через элемент НЕ 96 и элемент ИЛИ 103 аналогично сигналу ОВЗ,поступающему по шине 16, производит запись в элементы 112 и 115памяти первоначальных нулевых значений знака информации и ПВ соответственно,Для того чтобы в блоках 3 и 9 поадресам всех ТА были записаны врипервоначальном включении устройствасопряжения нулевые значения ПЗ 11и ВЗ 14 надо, чтобы длительностьсигнала на шине 20 была равна Т 2Ыщ 312,5 мкс. Если занесение в регистры 98 и 99 происходит редко с интервалами 1Т 2 фИ, то оно может производится асинхронно. В этом случае информационный знак и номер ТА запоминаются соответственно на регистрах 98 и 99, В момент совпадения адреса ТА с регистра 98 и адреса ТА, выдаваемого с блока 21, происходит занесение знака информации в элемент 112 памяти,.В случае необходимости занесения информационных знаков для нескольких ТА (выдача происходит ча ще, чем Сй 2 ИТэ) необходимо синхронизировать выдачу информационных знаков на ТА с адресами, которые выдаются из блоков 21 и ф 9. Затем с интервалом смены адресов блока 21, О равным Т, выдаются знаки в следующие ТА, Информацию о номере ТА ЭВМ может получить с двунаправленной шины 19 (необходимо подать сигнал низкого уровня на шину 4). 5 В случае, если программе ЭВМ необходимо знать о занесении в блок 9, а затем о выдаче на ТА знака, можно организовать прерывание 2 и прерывание 3 соответственно о положительном и отрицательном перепадах сигнала на шине 14. Формул а Устройство для сопряжения ЭВМ с телеграфными аппаратами, содержащее блок опроса, две группы преобразователей уровней сигналов, два блока подключения к телеграфным аппара 30 там, блок управления, группа информационных входов первого блока подключения к телеграфным аппаратам через преобразователи уровней сигналов первой группы подключена к 35 выходам телеграфных аппаратов, группа,информационных выходов второго блока подключения-к телеграфным аппаратам через преобразователЪ уровней сигналов второй группы подключе на к входам телеграфных аппаратов, выходные адресная и управляющая шины блока опроса подключены соответственно к адресному и управляющему входам первого и второго блоков 45 подключения телеграфных аппаратов, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования и повышения производительности, устройство содержит блок задания скоростей, состоящий из двух элементов памяти, счетчика, схемы сравнения, двух компараторов, элементов И, ИЛИ и НЕ, при этом выход первого коммута" тора соединен со счетным входом 55 счетчика, информационный вход которого соединен с выходом первого элемента памяти, а вход сброса - с вы 11 15)092 12ходом элемента ИЛИ, выход счетчика соединен с информационным входом первого элемента памяти и первым информационным входом схемы сравнения, вто, ой информационный и разрешающий входы которой соединены соответственно с выходом второго элемента памяти и выходом элемента НК, выход схемы сравнения соединен с первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, первый информационный вход второго коммутатора соединен с адресной шиной ЭВМ, а второй информационный вход и адресный вход первого элемента памяти соединены с выходной адресной шиной блока опроса, выход второго коммутатора соединен с адресным входом второго элемента памяти, информационный вход которого соединен с шиной данных ЭВМ, первый управляющий вход второго коммутатора, второй вход элемента ИЛИ, вход записи и з о б р е т е н и я втоРого элемента памяти и вход элемента НЕ соединены с шиной записи ЭВМ, кроме того, блок опроса содержит два счетчика, два дешифратора, 1элемент ИЛИ, три элемента И, пятьэлементов НЕ, при этом в блоке опроса выход элемента ИЛИ соединен с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика, группа разрядных выходов которого соединена с группой входов первого дешифратора, разрядный выход первого счетчика соединен с входом первого дешифратора и счетным входом второго счетчика, вход сброса которого через второй дешифратор подключен к группе выходов его старших разрядов, вход сброса первого счетчика соединен с шиной общего сброса устройства,первый и второй выходы первого дешифратора соответственно через первый и второй элементы НЕ соединены с первыми входами второго и третьего элементов И, вторые входы которых и второй вход первого элемента И.подключены к тактовому выходу ЭВМ, выходы второго счетчика образуют выходную адресную шину блока, выходы второго и третьего элементов И и выходы первого - пятого элементов НЕ образуют выходную управляющую шину блока, третий, четвертый, пятый и шестой выходы первого дешифратора соединены соответственно с входом тре,12 51092 14 5 1 О 15 25 30 35 40 20 5 тьего элемента НЕ, первым входомэлемента ИЛИ и входами четвертого ипятого элементов НЕ, выходы второгоэлемента НК, второго элемента И,пятого элемента НЕ, первого элементаНЕ через выходную управляющую шинусоединены соответственно с первыминформационным входом первого коммутатора, разрешающим входом счетчика, вторым входом элемента И ивходом записи первого элемента памяти, входами чтения первого и второго элементов памяти блока заданияскоростей, второй управляющий входвторого коммутатора, разрешающийвход первого элемента памяти блоказадания скоростей соединены с выходом первого разряда второго счетчика блока опроса, причем блок управления содержит элемент памяти,счетчик, дешифратор, дна элементаИЛИ, пять элементов И, два элементаИ-НЕ и элемент НК, при этом в блокеуправления адресный вход элементапамяти соединен с выходной адресной шиной блока опроса, а выход соединен с информационным входом счет-чика, счетный вход и вход сбросакоторого соединены соответственно свыходами первого элемента И и первого элемента ИЛИ, первый вход которого через элемент НЕ соединен с шинойобщего сброса устройства, а второйвход - с шиной записи ЭВМ, первыевходы первого и второго элементов Исоединены с выходом схемы сравненияблока задания скоростей, второйвход первого элемента И соединенчерез выходную управляющую шину свыходом третьего элемента И бдокаопроса, выход четвертого элементаНЕ которого соединен через выходнуюуправляющую шину со вторым входомнторого и первым входом третьегоэлементов Иблока управления, в котором выход первого элемента ИЛИ соединен с вторым входом третьего элемента И, выходы второго и третьегоэлементов И через второй элементИЛИ соединены с входом записи элемента памяти, информационный входкоторого соединен с группой разрядных выходов счетчика, соединенныхтакже с входами дешифратора, первыйи второй выходы которого соединеныс первыми входами четвертого и пятого элементов И, выходы первогоэлемента И, первого и третьего элементов НЕ блока опроса через выходную управляющую шину соединены соответственно с разрешающим входом счетчика, входом чтения элемента памяти и первыми входами первого и второго элементов И-НЕ блока управления, вторые входы которых соединены с выходом первого разряда счетчика, кроме того, первый блок подключения к телеграфным аппаратам содержит регистр сдвига, два коммутатора, два элемента памяти, дешифратор, четыре элемента И, два элемента ИЛИ, элемент И-НЕ, пять элементов НЕ и узел свертки, при этом информационные входы первого коммутатора образуют группу информационных входов блока, а выход соединен с последовательным информационным входом регистра сдвига, параллельный информационный вход которого соединен с выходом первого элемента памяти, информационный вход которого соединен с параллельным выходом регистра сдвига, первым входом узла свертки и первым информацион-. ным входом второго коммутатора, выход которого соединен с шиной данных ЭВМ, а второй информационный вход, адресный вход первого и второго элементов памятиуправляющий вход первого коммутатора и первые входы второго и первого элементов И образуют адресный вход блока, установочный вход регистра сдвига соединен с выходом третьего элемента И, первый вход которого соединен с выходом элемента И-НЕ, выход второго элемента памяти через первый элемент НЕ соединен с первым входом четвертого элемента И, второй вход которого соединен с информационным входом второго элемента памяти и через второй элемент НЕ -с выходом первого коммутатора, а выход соединен с первым входом первого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом второго элемента ИЛИ и входом записи второго элемента памяти, вход чтения которого соединен с выходом первого элемента И, соединенным также с входом чтения первого элемента памяти, вход записи которого и третий вход четвертого элемента И соединень; с выходом второго элемента И, выход третьего элемента НЕ соединен с первым входом второго элемента ИЛИ, перный и второй разрядные выходы регистра сдвига соединены с первым и вторым входами дешифратора, 1251092 16выход которого непосредственно и через четвертый элемент НЕ соединен с вторым и третьим входами узла свертки, выход которого соединен с соответствующим входом первой группы вхо .дов второго коммутатора, первый разрядный выход регистра сдвига соединен с соответствующим разрядом информационного входа первого элемента памяти и соответствующим вхо дом второй группы информационных входов второго коммутатора, выход второго элемента ИЛИ через пятый элемент НЕ соединен с информационным входом второго элемента памяти, вы ход дешифратора соединен с шиной прерывания ЭВМ и с вторым входом элемента ИЛИ блока опроса, вход третье- го элемента НЕ и второй вход третье го элемента И соединены с шиной об щего сброса устройства, второй вход второго элемента ИЛИ и третий вход дешифратора соединены с выходом четвертого элемента И блока управления, выход первого элемента И-НЕ которо го соединен со входом сдвига регистра сдвига, первого блока подключения к телеграфным аппаратам, вход переключения в третье состояние и управляющий вход второго коммутато ра подключены соответственно к шинам "Строб выдачи" и "Код выдачи" ЭВМ, соединенным также с первым и вторым входами элемента И-НЕ, вход разрешения параллельной записи регистра сдвига и вторые входы первогои второго элементов И соединены соответственно с выходом второго элемента И первого и четвертого элементов НЕ блока опроса, выход второго элемента памяти первого блокаподключения к телеграфным аппаратам соединен с третьим входом первого элемента И-НЕ, вторым входом чет. -вертого элемента И блока управления 45и вторым информационным входом первого коммутатора блока задания ско"ростей, кроме того,. второй блок подключения к телеграфным аппаратамсодержит два элемента памяти, регистр 50сдвига, два демультиплексора, группу триггеров, два регистра, схемусравнения, три коммутатора, два элемента ИЛИ, два элемента И, элементИ-НЕ и пять элементов НЕ, при этом 55выходы триггеров группы образуютгруппу информационных выходов блока, а их информационные и строби" рующие входы соединены соответственно с выходами первого и второго це"мультиплексоров, а входы сброса подключены к шине общего сброса устрбйства, соединенной с входом сброса регистра сдвига и через первыйэлемент НЕ - с- первым входом первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ и через второй элементНЕ - с информационным входом первогоэлемента памяти, входы чтения и записи первого и второго элементов памяти.,соединены соответственно с выходами первого и второго элементов И, адресный и информационный входы второго элемента памяти соединены соответственно с выходами первого и второго коммутаторов, первые группы информационных входов которых соединены соответственно с выходами первого и второго регистров, информационные и установочные входы которых соединены соответственно с шинами адреса и данных ЭВМ и с выходом элемента И-НЕ, первый вход которого, управляющце входы первого, второго и третьего коммутаторов, второй входе второго элемента ИЛИ соединены с выходом схемы сравнения, первая и вторая группы информационных входов которой соединены соответственно с группой выходов первого регистра, соединенной с первыми информационными входами первого и третьего коммутаторов и выходной адресной шиной блока опроса, соединенной с вторыми информационными входами первого и третьего коммутаторов и адресными входами первого и второго демультиплексоров, информационные входы которых соединены соответственно с выходами третьего и четвертого элементов НЕ, последовательный выход регистра сдвига соединен с входомчетвертого элемента НЕ и информационньщ входом второго коммутатора,вторая группа информационных входовкоторого соединена с параллельнымвыходом регистра сдвига, параллель"иый информационный вход которогосоединен с выходом второго элемента памяти, выход первого элементапамяти соединен с вторым входом элемента И-НЕ, выход второго элементаИЛИ соединен с первым входом второго элемента И, второй вход которогои первый вход первого элемента И