Устройство для отладки программ

(51)Ю 0 Об Р ИСАНИЕ ИЗОБРЕТЕНИ шкин 8, 1983,тво СССР8, 1985,ОТЛАДКИ ПРОя к вычислительиспользовано в матизированного ист,. при отладкеГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(21) 4461569/24 (22) 15.07,88 (46) 30.01.91. Бюл. М 4 (72) В.И,Качкин и В.А,Баба (53) 681.3 (088.8) (56) Авторское свидетельс М 1138804, кл, 6 06 Р 11/2Авторское свидетельс М 1300478, кл. 6 06 Р 11/2 (54) УСТРОЙСТВО ДЛЯ ГРАММ (57) Изобретение относит ной технике и может быт составе комплекса авто рабочего места программ программ специализированных цифровых вычислительных машин (СЦВМ) реального времени, а также для контроля за достоверностью выполнения команд процессором СЦВМ, Целью изобретения является повышение производительности при отладке программ, Устройство содержит блок 1 задания режима отладки, блок 2 регистрации режима отладки, блок сравнения 3, коммутатор 4, три одновибратора 5, 6 и 7, счетчик адреса 8, первый 9 и второй 10 блоки памяти, блок 11 обмена информацией, элемент НЕ 12, два элемента ИЛИ 13 и 14 и два элемента И 15 и 16. Под управлением универсальной ЭВМ устройство обеспечиваетнулевыми входами девятого и десятого триггерое. 5. Устройство по п.1, от л и ч а ю щ е ес я тем, что блок обмена информацией со держит четыре регистра, дешифратор, три триггера, шесть элементов И, элемент ИЛИ и элемент задержки, причем информационный вход блока соединен с информационными входами первого, второго и третьего 10 регистров, информационный вход-выход блока соединен с информационными выходами первого, второго и третьего регистров, информационными входами дешифратора и четвертого регистра, информационный вы ход которого является информационным выходом блока обмена информацией, первый, второй и третий входы записи и вход чтения блока являются соответственно входами записи первого, второго и третьего и 20 входом чтения четвертого регистров, вход сброса блока соеДинен с нулевыми входами первого, второго и третьего триггеров, инверсные выходы которых соединены соответственно с первым, вторым и третьим 25 входами первого элемента И, первый и второй выходы дешифратора соединены соответственно с единичными входами первого и второго триггеров, прямые выходы которых соединены соответственно с первыми входами второго и третьего элементов И, третий выход дешифратора соединен с единичным входом третьего триггера, прямой выход которого соединен с первыми входами четвертого и пятого элементов И, четвертый вход страбирования блока соединен с вторым входом пятого элемента И, выход которого соединен с входом записи четвер. того регистра, второй вход стробироеания блока соединен с вторыми входами в араго, третьего и четвертого элементов И, выходы которых соединены соответственно с входами чтения первого, второго и третьего регистров, первый и третий входы стробирования блока являются первым и вторым входами шестого элемента И, выход которого соединен с первым входом элемента ИЧИ, выход первого элемента И соединен с вторым входом элемента ИЛИ, выход которого соединен с входом элемента задержки, выход котороо является выходом ответа блока обмена информацией,1624461 ФигЗ Составитель Д,ВанюхинТехред М,Моргентал Корректор Н.Ревская Редактор А,Долинич Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Заказ 191 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/51624461 5 10 15 25 ЗО 45 црАекивнуо отладку программ одноконурных и двухконтурных СЦВМ и имеет шиг."1 э функциоальные воэможности; запись трассы отлаживаемой программы с очгцолем команд, адресов, данных и тина цикла, выполнение программы с переменным шагом, диалоговый режим обмена инЛ;обретение относится к вычислительной технике и может быть использовано в составе комплекса автоматизированного рабочего места программиста гри отладке программ специализированных цифровых вычисли гельных машин (СЦВМ) реального времени, а также для контроля эа достоверностью выполнения команд процессором СЦВМ,Цель изобретения - повышение производительности при отладке программ,На фиг.1 изображена структурная схема устройства для отладки программ; на фиг.2 - функциональная схема блока задания режима отладки и блока сравнения; на фиг.З - функциональная схема блока регистрации режима отладкг; на фиг,4 - функциональная схема блока обмена информацией; на фиг.5- формат регистра управления блока задания рг)хиь 1 а отладки,Устройст о для отладки программ" лг.1) содержит блок 1 задания режима отла 1 ки, блок 2 регистрации режима отладки,.ок 3 сравнения, коммутатор 4, 1 ри однооибратора 5, 6 и 7, счетчик 8 адреса, первый и второй бло.;и 9 и 10 гамяти, блок 11 обмена информацией, элемент НЕ 12, два элемента ИЛИ 13 и 14, два элемента И 15 и 16, ин;.орсационный выход 17, информационный вход 18, входы 19-24 чтения, входы 25-ЗЭ запиги уг ройства, входы 40 и 41 записи из первой и второй соответственно групп входов-выходов стройства, выход 42 останова устройства, выходы 43 и 44 оста- нова, два выхода 45 и 46 имитации сбоя питания, два выхода 47 и 48 блокировки, два информационных входа-выхода 49 и 50, два выхода 5" и 52 ответа, два входа 53 и 54 синхронизации и два входа 55 и 56 признака команды соответственно первой и второй г руп и входов -выходов устройства.Блок задания режима отладки (фиг.2) содержит одиннадцать регистров 57-67, два элемента И - НЕ 68 и 69, выход 70 имитации сбоя питания, выход 71 сброса оста- нова, выход 72 выбора вычислительного формацией между универсальной ЭВМ и СЦВМ, воэможность имитации прерываний, различные возможности пуска и останова программы с любого места, блокировка и слежение эа программированными и не- программированными прерываниями. 4 э.п. ф - лы,5 ил 1 табл. контура и два информационных выхода 73 и 74.Блок сравнения (фиг.2) содержит пять групп элементов "Сложение по модулю 2" 75-79, пять групп элементов И-НЕ 80-84, пять элементов И 85 - 89, информационный вход 90, два стробирующих входа 91, 92 и пять выходов 93-97 группы,Блок регистрации режима отладки (фиг.З) содержит десять триггеров 98-107,элемент НЕ 108, пять элементов И 109-113, одиннадцать элементов ИЛИ 114-124, вход признака гереполнения 125, два стробирующих входа 126 и 127, вход 128 сброса, выход 129 пуска трассы.Блок обмена информацией (фиг,4) содержит дешифратор 130, три риггера 131133, четыре регистра 134 - 137, шесть элементов И 138-143, элемент ИЛИ 144,элемент 145 задержки, три стробируЮщих входа 146-148 и выход ответа 149, На фиг,1 позициями 127, 147, 148, 150 обозначены выходы коммутатора.Устройство подключается с одной стороны через информационные вход 18 и выход 17, входы записи 25-29, чтения 19 - 22 и выход 42 рстанова к универсальной мини(микро)ЭВМ посредством устройства сопряжения, с другой стороны через информационные входы-выходы 49 и 50, входы 23, 24, 40, 41, 53-56 и выходы 43 - 48, 51 и 52 - к отлаживаемой двухконтурной или одноконтурной СЦВМ, В случае применения микроЭВМ в качестве устройства сопряжения выбран стандартный интерфейс пользователя типа И 5. Для подключения его к предлагаемому устройству он доработан с целью увеличения числа адресуемых регистров внешнего устройства с четырех до пят 40 надцати. Информационные выход 17 и вход 18 устроиства подключаются к информационным входу и выходу интерфейса И 5, входы чтения 19-22 и записи 25 - 39 - к выходамчтения и записи регистров внешнего устройства, выход останова 42 - к входу требования прерывания интерфейса И 5.В режиме записи информация с каналамикроЭВМ через интерфейс И 5 поступает 0 на информационный вход 18, Интерфейс И 5определяет адрес регистра внешнего устройства и подает сигнал разрешения записи на соответствующий вход записи 29 - 39 для записи информации с информационного входа 18 в один из регистров 57 - 67 блока задания режима отладки, на вход записи 26, 27 или 28 для записи в один из регистров 134 - 136 блока 11 обмена информацией или на вход 25 записи для записи информации в счетчик 8 адреса.Регистры 57-67 блока задания режимаотладки имеют следующее назначение: регистр 57 адреса пуска, регистр 58 маски адреса пуска, регистр 59 данных пуска, регистр 60 маски данных пуска, регистр 61 адреса останова, регистр 62 маски адреса останова, регистр 63 данных останова, регистр 64 маски данных останова, регистр 65 адреса вектора прерывания, регистр 66 маски адреса вектора прерывания, регистр 67 управления,Регистр 67 управления содержит информацию (фиг.5), необходимую для управления работой устройства в режиме слежения, В этом режиме устройство выполняет следующие функции; выбор вычислительного контура СЦВМ, пуск отлаживаемой прсраммы, запись трассы с определенного места программы, останов процесса выполнения отлаживаемой программы по заданному событию, блокировка программированных и непрограммированных прерываний.Разряд 0 регистра 67 управления содержит информацию о выборе вычислительного контура двухконтурной СЦВМ. Сигнал с информационного выхода разряда 0 через выход 12 блока задания режима отладки поступает на управляющий вход коммутатора 4, При этом коммутатор переключает первую группу входов и выходов 45, 41, 49, 43, 51, 53, 23, 40 и 55 или вторую группу входов и выходов 46, 48, 50, 44, 52, 54, 24, 41 и 56 соответственно на выходы и входы 70, 74, 90, 42, 149, 150, 147, 148 и 127 коммутатора.Разряды 1 и 2 отведены для формирования сигналов имитации сбоя питания и сброса останова. Это происходит следующим образом, При записи 1 в первый разряд регистра управления на вход записи 39 подается высокий уровень сигнала записи, который поступает на первый вход элемента И-НЕ 68. Уровень лог, "1" формируется на шине первого разряда информационного входа 18, который поступает на второй вход элемента И-НЕ 68. Так как продолжительность сигналов на входах элемента И - НЕ 68 Первая группа входов и выходов 45, 47,49, 43, 51, 53, 23, 40 и 55 коммутатора 4идентичны по функциональному назначению соответственно его второй группе входов и выходов 46, 48, 50, 44, 52, 54, 24, 41 и56 и в случае двухконтурной СЦВМ перваягруппа подключается к одному контуру, вторая - к другому. Интерфейсы контуров выполнены по ОСТ 11,305.903-80. При этомвыходы 45 и 46 подключаются к шинам сбояисточника питания первого и второго интерфейсов вычислительных контуров, группывыходов 47 и 48 - к входам сигналов блокировки, информационные входы-выходы 49 и50 - к шинам адреса/данных, выходы 43 и44, 51 и 52 - соответственно к шинам останова и ответа, входы 53 и 54, 23 и 24, 40 и41, 55 и 56 - соответственно к шинам синхронизации адреса, чтения данных, записиданных и признака команды,Коммутатор предназначен для подключения его входов и выходов первой группы45, 47, 49, 43, 51, 53, 23, 40 и 55 или его 10входов и выходов второй группы 46, 48, 50,44, 52, 54, 24, 41 и 56 соответственно к еговходам и выходам 70, 14, 90,"42, 149, 150,141, 148 и 121.Блок 1 задания режима отладки содержит данные об ассоциативных признаках,по которым блок 3 сравнения отслеживаетинформацию на информационном входе 90.Результаты сравнения поступают с выходов93-97 в блок регистрации режима отладки, 20Блок 2 регистрации режима отладкиформирует сигналы пуска 129 и останова 42в зависимости от результатов сравнения ипризнаков этих результатов, поступающихс информационного выхода 73 блока задания режима отладки.Счетчик 8 адреса предназначен для определения адреса ячейки блоков 9 и 10 памяти.Блок 9 памяти содержит последовательно адреса и данные, имеющие место в процессе выполнения программы,Блок 10 памяти содержит признаки информации, содержащейся в блоке 9 памяти,а именно признак адреса, признак чтения 35данных, признак записи данных и признаккоманды.Блок 11 обмена информацией предназначен для организации обмена информацией между универсальной мини(микро)ЭВМ и отлаживаемой СЦВМ.Устройство работает в четырех режимах: записи информации, слежения эа ходом выполнения программы и записитрассы. чтения записанной трассы, обмена 45информацией между универсальной мини5 10 1 Г 20 30 35 40 45 50 55 огран л;на ц лклом записи в канале микро- ЭВАМ, то в результате на выходе 70 формируется кра. к.-временный нулевой уровень сигнала, Этот сигнал поступает с выхода 45 или 46 на шину сбоя источника питания, Процессор вычислительного контура, г олучая этот сигнал, переходит на выполнение микропрограммы обслуживания сбоя пи ания, Длительность сигнала достаточна для того, чтобы процессор начал выполнение программы с начала, Таким образом, выполнится функция пуска програь 1 мы, Аналогично формир 1,ется сигнал сброса останова нз выходе элемента И - НЕ 69, который с выхода 71 блока задания режима отладки поступает н нулевой вход триггера 107 блока оегистрации режима отладки, ооразовывая сигнал останова на выходе 42.Разряды 3 и 4 регистра 67 содержат признаки пуп а записи трассы программы в блоки 9 и 10 памяти с определенного места отлаживаемой поограммы. При установке разряда 3 в 1 трасса начнет записываться с адреса, определяемого содержимым роги с гра 57 и регистра 58 блока задания режима отладки. При установке разряда 4 в 1 грасса ла нет записываться с момента поступления на информационный вход 90 коммута 1 ора 4 данных, определяемых содержимым оегис 1 ро 59 и 60, а при установке обоих разрядов 3 и 4 в 1 - с момента поступления канального цикла обм а с адресом и данны:и определенными в соответс ву,ощих р,гистрах 57 - 60. Это происходит следуюцим образом. Информация с регистра 57 поступает н первый вход группы эчементов Сложение по модулю 2" 75. На другой вход зтсй группы непрерывно в ходе выполнения отлаживаемой программы поступают коды адресов и данных с информационного входа 90. Результаты поразрядного сравнечия по модула 2 поступают с выхода группы элементов 75 на вход груг пы элементов И - НЕ 80 с от.т 1 л коллек-ором, Эта группа злеглентов выполняет логическую конъюнкцию над каждым результатом поразрядного сравнения и содержимым соответствующего разряда регистра 58 и коньюнкцию над инвертированными результатами предыдущей операции по всем разрядам, Таким образом при отрицательном результате сравнения хотя бы по одному разряду посту- пасшей информации с информационного входа 90 с содержимым соответствующего разряда регистра 57, на ко. орый не установчена "маска" в соочаетствующем разряде регистра 58 разряд установлен в 1), на выходе группы элементов И - НЕ 80 с открытым коллектором будет низклй уровень се нала. При положительном р:зультате сравнения высокий уровень сигнала синхронизируется на элементе И 85 положительным импульсом признака адреса со стробирующего входа 91. Этот импульс формируется одно- вибратором 5 при поступлении на его вход отрицательного фронта синхросигнала адреса с выхода 150 коммутатора 4. Импульс признака адреса пуска с выхода 93 блока задания режима отладки поступает на синхровход триггера 98 блока регистрации режима отладки. На информационный вход этого триггера поступает уровень сигнала с выхода 73, соответствующий состоянию разряда 3 регистра 67 управления. По положительному фронту сигнала на выходе 93 блока сравнения записывается информация с выхода 73 блока задания режима отладки в триггер 98. Аналогично формируется высокий уровень сигнала на выходе группы элементов И - НЕ 81, синхронизирующейся на-лементе И 88 положительным импульсом признака данных со стробирующего входа 92, который формируется одновибраторами 6 или 7 по отрицательному фронту соответственно сигналов синхронизации чтения и записи данных, поступающих с выходов 147 и 148 коммутатора 4. Импульс с выхода 94 бчока сравнения устанавливает триггер 99 блока регистрации режима отладки в состояние, определяемое состоянием разряда 4 регистра 67.Группа элементов И 109, 111, ИЛИ 114 -116 выполняет логическую функцию по формированию сигнала пуска в зависимости от состояния входов и вь ходов триггеров 98 и 99. При установке в "1" разрядов 3 и 4 регистра 67 на выходе элемента И 109 будет высокий уровень сигнала, который блокирует прохождение низкого уровня сигнала с инверсных выходов триггеров 98 и 99 через элементы ИЛИ 114 и 115 на входы элемента И 111. Только при одновременной установке в "1" триггеров 98 и 99 в одном цилкле обмена на интерфейсе СЦВМ низкий уровень сигналов с их инверсных выходов поступает на входы элемента ИЛИ 116, что приведет к появлению на его выходе низкого уровня, который, проходя через элемент И 111, поступит на единичный вход триггера 106 и установит его в 1. После окончания цикла обмена информацией на шине адреса данных очного иэ вычислительных контуров, который определяется низким уровнем сигнала синхронизации адреса на выходе 150 коммутатора 4, триггеры 98 и 99 сбрасываются низким уровнем сигнала, поступаюшего на вход сброса 128 блока регистрации режима отладки с выхода элемента НЕ 12,Низкий уровень с инверсного выхода триг-ера 106 г:оступает на выход пуска 129 черезэлемент ИЛИ 123, так как на его второмвходе присутствует низкий уровень, посту.пающий с прямого выхода триггера 107Сигнал с выхода 129 поступает на вход элемента ИЛИ 14, открывает его и в результатеположительные импульсы с его выхода поступают на входы записи блоков 9 и 10 памяти и счетный вход счетчика 8 адреса,Если установлен в 1 только третий илитолько четвертый разряд регистра 67, навыходе элемента И 109 будет низкий уровень сигнала и при положительном результате сравнения в блоке сравненияустановится соответствующии триггер 98 и99, Сигнал с иннертирующео выхода одного изэтих триггеров, пройдя через один изэлементов ИЛИ 114, 115 и элемент И 111,установит триггер 106 в единичное состояние и на выходе 129 появится низкий уровень,В блок 9 памяти зэписындотся последовательно адреса и данные, и 1 леюцие местона одном из информационных нходон-ныходов 49 или 50. Коды адресов и дан,ыхпоступают с информационного входа 90коммутатора 4 на информационный входблока 9 памяти Наличие кода дд;)еса нзинформационном нходе-нь)хгда 19 ил, )Осинхронизируется отр;ц тг ,1СИГНЭЛЭ Нд НХОДдх СИК)01 И, )ИИ .; )соответственно. Наличие ксдз д; ",хронизируется отрица ел,ы; )1; 1 )глсигнала на входе 23 или 24 тг;1 и)нальном цикле чтения или цз. -, 10 1; 1141 записи при канальном цикл:. з)исинхросигналы адреса, чте, ия и .,ц,л дных поступают соотнетстненно н; нх ,11",;новибраторов 5, 6 и 7, нд выход:, ),.лформируется положительг 1 Г ио, ,отрицательному фронту нхд;)о", )иИмпульсы с выходог этих о,)ог)ипосгупают нд входы элемен;- ИЛИ 14 сВЬ 1 ХОда КОТОРОГО ПОСтУЦДЮт 1 З ГЫГ Д,; ;1;си блоков 9 и 10 памяти, и нэ счетныг к)дсчетчика адреса, наращинзя е)1 с.1 р.мое на 1 по заднему фрогту с:1 г)д)кимобразом, определяется здре. Оергогцойячейки блоков 9, 10 памяти для ззциги Глдую,цей информдции.Каждая яЕйКЗ бЛОКЗ 10 Пд 1 ЛяИ И) Оемкость 2 бита, Кодировка ио лзлдЕржащЕйСЧ ВэтОМ бЛОКЕ Па,. г 1 1 С,ся таблицей. В бит 0 и 1 ор зция зз Г.иГГ.с выхода элемен д И 5, в бит- с 1) и,.,элемента И 16,Кг)д команды нэ информдицнгл нхцде-выходе 49 или 50 сопр) Ожд,.)г)тс, цризнаком команды нэ нходзк 55 или 56соответстнанно Низкий уровень сна),Гпризндкд комзнДЬ ); ГАходд 01 ллтд )г) 1 4 через элементы И 15 и 16 поступает на первыи и второй информационные входы блока 10 памяти, и в текущий адрес ячейки этого блока памяти будет записан код признака5 команды 002), В случае кода адреса на выходах 147, 148 и 127 коммутатора 4 присутствует высокий уровень сигнала, и в блок 10 памчти с выходов элементов И 15 и 16 записывается код признака адреса 1121 по им пульсу записи с выхода элемента ИЛИ 14,который поступил на его вход с выхода однонибратора 5. При чтении или записи данных низкий уровень присутствует на входах 147 или 148 соответственно и в блок 10 15 памяти записывается код 10(2) или 01(21.Информация в разрядах 5-10 регистра67 определяет условия выдачи сигнала останонз блоком регистрации режима отладки, Уровень сигндлон на информационных вхо дах триггарон 100 105 соответствует состоянию рдзрядон 5 10 регистра 67. При поступлении на С-нходы триггеров 100 - 105 высокого уровня соответственно сигналов признака ддресд вектора прерывания, при знака пере 1 олнения счетчика 8 адреса, признзкд эдреса останонд, признака данных ост,цонз признзкд записи данных и при- ЗэД СК 1;1 СООС:.СтНУОЩИЕ ТРИГГЕРЫ )аГ 1) Лг Д г".Ч ) Г) ТОЯ 1" Г- , рцнц м с;, ллз з их ин 1)ор)г л ,цц 1 Ог)ГЛ ,1 ) Нд 1,ИЗ ",СЗ,.,Г )и положитед)ном ре3 ," ). ) р 1) и н ) о), С;,чг )ич г о УГ:ц )ггпу, у эросу нек;орд цре.)ынэНч);о г) д;. 37 нысоки уровень сигнэ)остг 1 д. Гз гт 1)обир .ций нкод ,р, г Г ОО, уст зли)эя его н единичнг)еСО:Г. Ч)Е С1, );"ОГО НЫХОДЗ Этс г) тРИГРрз низкий уровень с 1 наг э поступает на вход элем.цз И 113 с ео выхода - нз ) од эгогле Гз 1)ь 24 Гг ли триггер 106 был 1 ус тнле т с имел ) гл)с о ) слоние пусказзцис) ) р )" сы, 11 Гои угонРь сигнала, Прг,;я ц р.) ЭГОЛРт ИЛИ 14, ПОСтуцаЕ 1,1.1111 -ь и нкод ) ри;ера 1 Х 7, устанавливая его; еди)ОР согтояние. Высокий 55 ург ).ЕНЬ ГИГалд С ПряМОГО ВЫХОДа ЭТОГОтоиггецч цог,)цз .; нд ньход 42 остзновд,, ),г: , требцндне нз црерьндние н,1 ле м)1)о В М через и терфеЙс пол ьзо .).ггч Лц, один из выходов 43 или 44 )ц), о; длч цсцонз ныцолнеи.) оглажи 12, ,.1,Ф Г п Спгаяу; а ВХОДЕ 21 Ч Е эИя - ИЗ бЛОКа 10 пг);ю Г) ее 1 и.нак на информационный вы- .).; , 7:3 а дм содгргкимое гчетчика адреса ,величивается на 1 для допуска к следуюде)э ячейке блоков 9 и 10 памя и, Это прод)лжается до тех пор, пока содержимое счетчика адреса не будет равно значению, при котором запись трассы была прекраще) л си алом остановэ.ГЭбен ин 4)ормацией междуниверс-лГ ной мини(микро)ЭВМ и СЦВМ хараке- Г) зуегся четырьмя режимами; ожидания, (т;)сия, записи и имитации прерывания,Каждому режиму соответствует определенный код в регистре 134 блока 11 обмена информацией, Регистр 135 содержит адрес п Граммного доступного интерфейса или ячейки памяти, из которого или в который необходимо считать или записать информаци)п соответств енно в режиме чтения или записи, Запигываемые данные содержатсл в регистре 136, а считанные данные - в регистре 137,Информация в регистры 134-136 запив )лается с информационного входа 18 соот),эгсгвенно по сигналам на входах 26 - 28 чаписиг 1 рп поступлении сигнала останова с вь:.ю),.)э 43 или 44 останоаа в процессор СЦВМ он юдаег на информационньи вход - выход 19 )ли )О адрес регистра 134, Этот адрес, .; учая г информационного в)(ода 90 бло 11 обмена информацией на вход дешиф. рэ-ора 130 определяется низким уровнем сиГ)(эла на его первом выходе, который, поступая на единичный вход триггера 131, устанавливает его в 1. Низкий уровень сигналаи инверсного выхода поступает на вход элемггга И 142, а с его выхода - на вход 71 мента ИПИ 114, Далее процессор СЦВМ уг, аавлиг)ает сигнал синхронизации чте. ния данных на входе 23 или 24. Этот си) нал г ";туг.ае- на вход элемента И 143 с выхода 117, а с его выхода поступает через элемент ИЛИ 144 на вход элемента 145 задержки, На его выходе формируется задержанный сигнал сихронизации чтения данных, который Гтоступяет с выхода 149 блока обмена ин фГ)омациеи через коммутатор 4 на выход 51 или 52 ответа. Положительный импульс чтения данны " яы)(о 71 а одновибратора 6 через вход 146 )ока обмена информацией посту. пчет на вхе: ячемента И 138, а с его выходаГа выходтс (ия регистра 134. Инфоомация с .:) хода этого регистра поступает на ин- (1,".; )мационный вход 90 коммутатора 4 и да)ве на информационный вход-выход 49 илив Г оессор СЦВМ. По завершении цикла обмена в интерфейсе СЦВМ триггер 131 ус анявливается в "0" низким уровнем сиг 1624461 14нала. поступающил нэ его нулевой вход свыхода элемента НЕ 12.Если код регистра 134 соответствует коду ожидания, то цикл огроса процессоромСЦВМ этого регистра повторяется, Если кодесть код чтения, то процессор СЦВМ считывает код адреса из регистра 135 и записывает считанные данные по этому адресу врегистр 137, из которого они поступают вуниверсальную мини(микро ЭВМ с информационного выхода 17 по сигналу нэ входе22 чтения. После записи информации в регистр 137 процессор СЦВМ повторяет опрос регистра 134 и выполняет алгоритм всоответствии с кодом, храняцимся в этомоегистре.В случае кода записи грсцессср СЦВМсчитывает адрес из регистра 135 и данныеиз регистра 136 и записывает зти данныепоэтому адресу, Затем снова повторяетсяопрос регистра 134,Адрес регистра 135 определяется дешифратором 130 низким уровнем сигналана его втором выходе, а рсгистра 13 Ь - наего третьем выходе, Эти импульсы устанавливают в 1 соответственно триггеры 132 и133. Далее схема работает аналогичным образом, каки при считывании инфсрмации изрегистра 134.Для записи данных в регистр 137 процессор СЦВЕ, пода т низкиг уровень сигнала на вход 40 или 41 записи, которыйпоступает на вход 148 блока обмена информацией, и, пройдя через элементы И 143 иИЛИ 144, поступает на элемент задержки,на выходе которого Формируется сигнал ответа для процессора СЦВМ, Положительный импульс зэписи с выходаодновибратора 7 поступает на вход 126 блока обмена информацией и, пройдя черезэл.мент И 141, поступэет на вход записирегистра 137.В режиме имитации прерывания имитируется прерывание от различных внешнихсистем, подкл очаемы.; к СЦВМ, Это необходимо с целью проверки обработки процессором СЦВМ внешних прерываний.Процессор. считывая код имитации прерывания из регистра 134, переходит нэ выполнение программы обработки данногопрерывания.Для контроля зэ достоверностью выполнения команд проц;ссором ГЦЯМ используется информация, записанная втрассе, Так как в ней хранится полная информация о функционировании процессорапри выполнении программы (выборка команды, операндов и ее исполнение), можнопроконтролировать правильность выполнения данной команды При необ;одимостисы:20 - останов по заданным адресу или данным- Останов по заданным данным и ихадресу;- останов пс записи заданных данных 25 по заданному адресу;- останов по заданной команде;- останов по заданному адресу определенной командыТак как адреса и данные пуска и остано вэ и адрес вектора поерывания можно маскировать, тс это существенно расширяет приведенные выше функции и дает возможность быстро сузить область поиска ошибки в программе, Записывая в счетчик адреса 35 любой адрес первой ячейки блоков 9 и 10памяти, с которой будет записываться трасса и, установив в 1 разряд 6 регистра 67, можно задавать пошаговое выполнение программы с переменным шагом (см. табл.).40 едлагаЙ ВЫСОровэнн Таким образом, прво представляет собстельное автсматизиотладки программ двукснтчрных СЦВМ, Егости позволяют прогрнаходить оцибки прино-математического оСЦВМ,мое устроист копроизводиое средство РНЫХ И ОДНО- ие возможноу оперативноии программния мощных хконту широк ммист созда Формула изобретения 1, Устройства для Огладки программ, сожащее блок задания режима отладки,чтение и модификацию программно доступных регистров можно осуществить в режиме обмена информацией.Для пуска программы после остэнова в 5 разряд 2 регистра 67 необходимо записать1, для пуска программы с самого начала необходимо записать 1 в разряд 1.Таким образом, содержимое разрядов3-10 регистра 67 настраивает устройство на 10 выполнение следующих Функций в режимеслежения:- пуск записи трассы с заданных адресаили данных;- пуск записи трзссы с заданных дан ных и их адресз;- Останов по адресу вектора прерывания- Останов по заполнению памяти трас50 блок сравнения, счетчик адреса, первый и второй блоки памяти, коммутатор, причем первый информационный выход счетчика адреса соединен с адресными входами первого и второго блоков памяти, выход выбора вычислительного контура блока задания режима отладки соединен с управляющим входом коммутатора, от л и ч а ю щ ее с я тем, что, с целью повышения производительности при отладке, оно содержит блок регистрации режима отладки, блок обмена информацией, три одновибратора, два элемента ИЛИ, элемент НЕ, два элемента И, причем информационный выход устройства для подключения к информационной шине отлаживающей ЭВМ образован информационными выходами блока обмена информацией, первого и второго блоков памяти и вторым информационным выходом счетчика адреса, информационный вход устройства для подключения к информационной шине отлаживающей ЭВМ соединен с информационными входами блока задания режима отладки, блока обмена информацией и счетчика адреса, с первого по пятнадцатый входы записи устройства для подключения к управляющей шине отлаживающей ЭВМ соединены соответственно с первым-одиннадцатым входами записи блока задания режима отладки, входом записи счетчика адреса, первым-третьим входами записи блока обмена информацией, с первого по четвертый входы чтения устройства для подключения к шине управления отлаживающей ЭВМ соединены соответственно с входами чтения счетчика адреса, первого и второго блоков памяти и блока обмена информацией, первая и вторая группы входов-выходов устройства для подключения к системным магистралям соответственно первого и второго контуров отлаживаемой ЭВМ соединены соответственно с первой и второй группами информационных входов-выходов коммутатора, первый информационный выход, выход сброса останова, второй и третий информационные выходы и выход имитации сбоя питания блока задания режима отладки соединены соответственно с информационным входом блока регистрации режима отладки, первым входом сброса блока регистрации режима отладки, первым информационным входом блока сравнения, первым и вторым информационными входами коммутатора, группа выходов блока сравнения соединена с группой стробирующих входов блока регистрации режима отладки, выход останова которого соединен с третьим информационным входом коммутатора и выходом останова устройства для 5 10 15 20 25 30 35 40 45 подключения к управляющей шине отлаживающей ЭВМ, образован информационный вход-выход коммутатора соединен с вторым информационным входом блока сравнения, информационным входом-выходом блока обмена информацией и информационным входом первого блока памяти, выход ответа блока обмена информацией соединен с четвертым информационным входом коммутатора, первый выход которого соединен с входом запуска первого одновибратора и через элемент НЕ с вторым входом сброса блока регистрации режима отладки и входом сброса блока обмена информацией, выход первого одновибратора соединен с первым входом стробирования блока сравнения и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом пуска трассы блока регистрации режима отладки, второй выход коммутатора соединен с входом запуска второго одновибратора, первым входом стробирования блока обмена информацией и первым входом первого элемента И, выход которого соединен с первым информационным входом второго блока памяти, выход второго одновибратора соединен с вторым входом стробирования блока обмена информацией, третьим входом первого элемента ИЛИ и первым входом второго элемента ИЛИ, выход которого соединен с вторым входом стробирования блока сравнения, третий выход коммутатора соединен с входом запуска третьего одновибратора, третьим входом стробирования блока обмена информацией и первым входом второго элемента И, выход которого соединен с вторым информационным входом второго блока памяти, выход третьего одновибратора соединен с первым входом стробирования блока регистрации режима отладки, четвертым входом стробирования блока обмена информацией, вторым входом второго элемента ИЛИ и четвертым входом первого элемента ИЛИ, выход которого соединен с входами записи первого и второго блоков памяти и счетным входом счетчика адреса, выход переполнения которого соединен с входом признака переполнения блока регистрациИ режима отладки, второй вход стробирования которого и вторые входы первого и второго элементов И соединены с четвертым выходомкоммутатора 2, Устройство по п,1, о т л и ч а ю щ е ес я тем, что блок задания режима отладки содержит одиннадцать регистров и два элемента И - НЕ, причем информационный вход блока соединен с информационными входами регистров с первого по одиннадцатый, 62 Г г 14. УСтрОйСтВО Па П.1, а Т Л , Ч а л щ Е Р с т тем, чта блок регис)рнцл режима отладки садеркит десят тригеран, пять эле- мен 1 ОР И, одиннад ль элементов ИЛИ и зле лент Н.":, Гричем ифарл нные схапероога- Госьмага трлгт еров )бразуэт 5 информэцио ный вход блока. стрс)бируюшие входь первого, в Гара.), таетьгга Гятага л шестсга триггеров образуют группу стробирующих входов блока, гхад признака переолнения, первый и второй сирсг)лрую щИ; ВХады бЛОКа СОЕДИНЕНЫ сООТОЕТСТНЕН- но са страбируюшими входамп четвертого и седьмог" триггерами и с входом элеент НЕ выход котороа соединен са гтрабис)уюцим входом нас,лаго триггера, второ вход ха)ь с лг, .а та дес 4 л зписи блока я; яютг гоатветс нсО нхп),амР за 1 си с тр О по дРгя Гои раглс. Гвась и:фармаци О н н) н4 х и д ь к г т э р ь х а) 3 уот О р О. и н" ф)рмациг)ный ВУад блк )д" ннддцатый ВХОД ЗаПИСИ бЛОК. СаедлЧЕ С Н С)С М За ) си одиннадцатааистра л с перОмл о одами пеаного и второго з елен гг И - ,1 Е, В 4 ХДЬ КОТОРЬХ ЯНП 6 К)СЯ С С) Г 1 ЕТ ГГЕ а выходами им.;тации сбоя италия и сбгь)аа остачон блока нтс,е н дьг Гтаг ,а рот а элементов И 1 Е сог ц, спат, Гс: ВРН На С ПСРНЬ Л И ГтР 4 л ;.301) ЬИ лнфаромс)ианнсгс х,Р бл 3, пеьчй, отарой и третий оыхо ти о)т 1,дна Гога ре. гис.ра являются сс) тн"тстненна выходом выбора вычислительнага контура. перзьм и третьим информациапым нь) ада 1 блокР 3. УСтрайСтоа Па П О т тлР а,С. ь я тем, чта блок срннечиг;цп , ь групп элемен гон "Сла)кение па м)дул Пят ГруПП ЭЛЕМЕНоц ИЕ т Г я ЗЛСЛ.-Н- тон И, приоем теог)ые инармац "сн кс оха ды с первой па пятую групп элс.мен а) "Сложе 4 ле по модулю 2" л с первой га пятую групп элементов И НЕ абра)уюг перг)4 й инфармацланньй чхсд бл.л, тсрй информационный вход блока сс)единен с вторыми информационными вхогрми с первой по пятую групп элематао ".Ож) е па модулю 2", выходы которьх саед нны са- ОТОЕТГТНРНа С ВТОРЫМИ ИфаймаЦЛОНЫМи входами с Гкргс)й пп и тую ;у злРенто, И-НЕ, вьходы ка;а)ых гадие, сс.:;, т стненна с первыми нходат и г перес г па пятыи элементов И, выходы каторьх абра зуют группу вьхадан блока сс о:,ения, срный стробирующий нхад катараа спелинцн с нтарытли входами героага, тре ь.;, ; , того элементов И, второй страбирукций вход блока соединен с вторыми входами второго и четвертого элементс) л И,сброса блока соединен с нулевыми вхалами ПЕРВОГО. ВтОРОгО-ВОСЬМОГО ТРИГГЕРОВ, ПЕР,й и второй входы песвага элемен 1 а И соединены соответственно с первым и Вто рым разрядами информационного входаблока, первый и второй выходы второго элемента И соединены соответственно с пятьм и шестыл разрядами информационного н д: блока, ныхпд первого элемента И со ед нен с первь;ми входами первого и второг, 3 ЕМРНТ)Н ИЛИ, ВЫХОДЫ КОТарыХлгь -.-.с)тоетст. с.о с первым и вторынхпдлми тратонга элемента И инверсный выход и раго триггера соединен с 1 варь л входом первого и первым входомтреть г элемента ИЛИ, инверсный выход ОТ) РИГГЕРа СОРДИНЕН С ВТОРЫМИ ВХОДЯ ли отоааа и третьего элелентов ИЛИ, выход третьего элемента ИЛИ соединен с 20 трет ,лм и) адам третьего элемента И, инверсные ехгды трег.его и четвертого тригге- ГС) ГОЕДл ЕНЫ СаатНЕтатВЕННО С ПЕРВЫМ И вторым )ходали чеоертого элемента И, вы)гп араго элемента И соединен с первыми 25 Входами четвертого и пятого элементовИЛИ исгрсный выход пятого триггера соединен с вторым охаам четвертого и перо. входом . естаса элементов ИЛИ, выход 4 ото ых соединены соотое ственно 30 с терным и орым входами пятого элементаИ ичвср;ный выход шестого триггера соедл.г отарм л входами пятого и шестого зцс)етол ИЛЛ, седьмой разряд информациа;нос г) ада блока и инверсный выход "5 Рдьогс триггера соединены соответственнс с герными входами седьмого и восьмого зл"л. Тс, - ЛЛБ, восьмой разряд информаиачча.а входа блока и иверсный выход васьллгэ триггера соадлнены соответствен .О с н;орым входом седьмого элемента ИЛИи с первым Рхадом девятого элемента ИЛИ, выход пя)аго элемента ИЛИ соединен с третьим входом пягого элемента И, выход кс тороса соединен с третьим входом седь мого и вторыми входами восьмого и девятого "цементов ИЛИ, выходы которых соединены соответственно с третьим, четзерт ым и пятым входами четоертого элемента И, выход которого соединен с первым 0 нхадс,м десятого элемента ИЛИ, выходтра:егс )леме:та И соединен с единичным входсм девятого триэгера, инверсный выход которого соединен с первым входом одиннадцатого и вторым входом десятого элементао ИЛИ, выход десятога элемента ИЛИ соединен с единичным входом десятого триггера, прямой выход которого соединен с вторым входом одиннадцатого элемента ИЛИ и является оьходом пуска трассы блока, первьй вход сброса блока соединен с