Устройство для отладки программ

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) 06 Е 11/28 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ЕНИ ОПИСАНИЕ ИЗО АВТОРСКОМУ СВИДЕТЕЛЬСТ 2 х устройств. Цель иэобретения - е достоверности контроля хода ы. Устройство для отладки проержит схему сравнения разрядов ультиплексор магистралей, перфратор формирователь короткогопервый триггер, регистр адреса, шифратор, селектор управляющих регистр управляющих сигналов, ий счетчик импульсов, селектор регистр режима контроля, второй лемент ИЛИ. Устройство автомароцесс отладки программ эа счет оэволяет контролировать очередоперандов в текущей команде, есколько адресов и условий остаМ 4твенный подши ковы.Ю.Лунев и И,Л ыни идетельство СССР06 Р 11/26, 1984.идетельство СССР06 Е 11/28, 1986,е относится к вычислитель- ожет быть использовано для мм микроЭВМ и микропроИзобретение относится к вычислительной технике и может быть использовано для отладки программ микроЭВМ и микропроцессорных устройств в реальном масштабе времени.Цель изобретения - повышение достоверности контроля хода программы.На чертеже представлена структурная схема устройства для отладки программ.Устройство содержит первый и второй информационный входы 1 и 2 устройства соответственно, первый информационный выход 3 устройства, первый дешифратор 4, мультиплексор 5 магистралей, регистр 6 адреса, схему 7 сравнения разрядов адреса. второй дешифратор 8, селектор 9 управляющих сигналов, регистр 10 управляющих сигналов, вычитающий счетчик 11 импульсов, селектор 12 контроля, регистр 13 режима контроля, вход 14 начальной установки устройства, формирователь 15 короткого импульса, первый триггер 16, второй информационный выход 17, адресный вход 18 устройс-ва, третий информационный вход 19 устройства, элемент ИЛИ 20, первый выход 21 синхронизации устройства, второй и третий выходы 22 и 23 синхронизации устройства соответственно, второй триггер 24.При включении питания одиночный импульс с входа начальной установки устройства 14 поступает на нулевой вход(й-входа) первого триггера 16 и устанавливает его нулевое состояние. Первый триггер 16 формирует сигнал, поступающий через первый выход 21 синхронизации устрт йства в отлаживаемую микропроцессорную систему в виде сигнала "1/ЧАТ" (ожидать) и в отлаживающую миниЭВМ в виде нулевого первого маскируемого сигнала на прерывание "1 МТ 1", а также на второй вход элемента ИЛИ 20 поступает через третий выход 23 синхронизации устройства в отлаживаю(21) 4430389/24(57) Изобретениной технике и мотладки програ О ДЛЯ ОТЛАДКИ ПРО цессорны повышени программ грамм сод адреса, м вый деши импульса, второй де сигналов, вычитающ контроля, триггер, э тизирует п того, что и ной адрес задавать н нова, 1 ил,1624460 А 110 20 ц,.с миниЭВМ а виде второго маскируемо го сигнала на пперывание "МТ 2".Через первый и формационный вход 1 ус гройстза на первый вход первого дешифратора 4 поступают сигналы шины управления стлаживающей миниЭВМ. На второй вход первого дешифратора 4 через здресный влсд 18 устройства поступают младшие разряды адресной шины отлаживающей ми- ниЭ БМ.При поступлении :а первый дешифрагор 4 сово;упности сигналов разрядов адресз сигналов управления "Запись в устройство ввода-вь;вода", "Чтение устрсйств ввода-вывода" в зависимости от коа, поступившего на вход первого дешифратора 4, возбу,кдается один из выходов первого дешифратора 4,Поступа ощий код на выходе первого дсшифрагора 4 может быть десяти типов, В ссстветст вии с описанной ниже работой устройс 1 ва для отладки программы обозначим кажд.,й из:;адов символами а, Ь, с, б, е, 1, 9, Ь, ), При поступлении на вход первого ;,ешифратора 4 кодов а, Ь, с возбуждается состве-ственно первый, второй, третий выходь 1 первого дешифратора 4, которые соединены ".,оозветственно с первым, вторым, .ретьи; входами управления мультиплексора 5 магис;ралей. При наличии кодов а, Ь. с к;. вход: первого дешифратора 4 мультиплексор 5 магистралей обеспечивает кол 1 мут цио соответственно второго ин - ,рмационного входа 2 устройства, третье.,1 жрмац, снно о ехада 19 усгройс-.ва, па рвог ин форл 1 ационногс выхода 3 устройства на второй и,формационный выход 17 уст 1,ойства, Код , возбуждает соответственно четвергый выход первого дешифратора 4, косрь;", соединен ссогвегственно с четвертым ахатом упоавления мультиплексорама;истра; ей, При;.аличии кода О на входах первого дешифратсра 4 мультиплексор 5 м гистралсй обеспечивает коммутацию информационного выхода 17 устройства соответственно на первый информационный выход 3 устройства.Код е возбуждает пятый выход первого дешифратора 4, который соединен с входом формирователя 15 короткого импульса. Код е, запуская формирователь 15 короткого импульса, переводит первый триггер 16 по установочному входу 5-вход) в единичное состояние, снимая тем самым сигнал "ЮАТ" с первого выхода 21 синхронизации ус осйсгва и осуществляя автоматический запуск отлаживаемой микропроцессорной сис емы после останова.Коды 1, 9, Ь, возбуждают соответственно шестой седьмой, восьмой девятый выходы первого дешифратора 4, которые подключены к входам разрешения записи соответственно регистра 6 адреса, регистра 10 управляющих сигналов, вычитающего счетчика 11 импульсов, регистра 13 режима контроля. При наличии кодов 1, 9, Ь, на входе первого дешифратора 4 последний сигналами на шестом, седьмом, восьмом, девятом своих выходах разрешает запись информации из второго информационного выхода 17 устройства соответственно в регистр 6 адреса, регистр 10 управляющих сигналов, вычитающий счетчик 11 импульсов, регистр 13 режима контроля.Код) возбуждает десятый выход гервого дешифратора 4, который подключен к тактовому входу второго триггера 24. При наличии кода ) на входе первого дешифратора 4 последний сигналом на десятом своем выходе, поступающим на тактовый вход (С-вход) второго триггера 24, разрешает запись информации из линии старшего разряда второго информационного выхода 17 устройства во второй триггер 24 через его информационный вход(О-вход).Регистр 6 адреса предназначен для сохранения адреса очередной контрольной точки о 1 лаживаемой программы. Схема 7 сравнения разрядов адреса вырабатывает нулевые сигналы при совпадении старших и младших разрядов адреса, соответственно поступающих из регистра 6 адреса (разряды адреса очередной контрольной точки отлаживаемой программы) и из гтсрого информационного входа 2 устройства (разряды текущего адреса обращения).При поступлении на второй дешифратор 8 совокупности сигналов: разрядов управления из отлаживаемой микропроцессорной системы через третий информационный вход 19 устройства и сигналов со схемы 7 сравнения разрядов адреса в зависимости от кода, поступающего на входы второго дешифратора 8, возбуждается один из четырех выходов второго дешифратора 8.Поступающий код может быть четырех типов и соответствует четырем сйтуациям в отлаживаемой микропроцессорной системе: чтение памяти с определенным адресом, запись в память с определенным адресом, чтение устройства ввода-вывода с определенным адресом, запись в устройство ввода-вывода с определенным адресом, и соответственно этому возбуждает сигнал на первом, втором, третьем и четвертом выход; х второго дешифратора 8.Под воздействием комбинации сигналов, хранящейся в регистре 10 управляющих сигналов, селектор 9 управляющихтретьему выходу 23 син 1;1 Иза , и,стройства, линия сигналз на-аг о, ус;.н;зки -к Входу 14 начальной у;-а 3 ог:1 уст", 1.с-ва.Адресная Вина от . - .:1:гае 14 О 13 микроПРОЦЕССОРНОЙ СиетЕ 11 Ы ПС;, ГДНЯ ТСЯ КОвторому информацио о у В,.сду 2 усгройства, шина управления полсоединяется ктретьему информзционному входу 19 устройства, свина дан 3 ых -первом, инфор 4 ационному Выхду 3 ус,"и. с Ва, линиясигнала /1/АТ" - к пс.пс,ому выходу 21 синхрс низации устр-йсгвз л 4 ния сигнала"Блокировка памя 1" - кс Второму выходу2 синхрс:низации стройства,Формула изобпетениятр 011 ство /чя Отлзд 1 и пропам 4, соДЕР Кс.ЕЕ СУЕЛУ сс 1 с, 11,с ,а сР.,/3.3 ВДдСд, МУЛ.ИП ЕСс.с 3 4 ас 1:.311. 1 ЕР;3 ыйдев.ифрат )р, фор;ИГо 1 ат:.,1 ,; кого имгульса, первый тои. р пп1 а,;есныйВХОД УСТРОйгтвп 33 с: , 3;НЯ . ИНЕадресз Отл,".ж .;. 1., - , . 1 Л с=.Д 111 и = перВМ ИНфО;Л:. Н 1М .ДЛ" ПС-.ОГО ДЕШ,фоатОра, ЗтОрОИ: ОрЛ,",хОНЧЬй ВХОДкото Ого соедин.: перев .нфгрлационНЫМ ВХОДОМ УСТРс с 13 сЭ / ЛЯ ГОДСЛГ"Енисс Кшине упрас,ления Отлзх.гязющой ЭБМ. Второй информацио н, й вход с 3 ройсВа дгя1 ОДКГюения к шие адГВС 3 гтла:л 3 аЮгцай ЭБ СООДИ.;,сПВ1 фрр -Л 1 аци 1 1" хо, омВГ Гс,ССоаЛгаГИСтОЛГЕй И ПЕРС 14 ГХО,ПЛ; С,1 СРВВнения разрядов;,дрс сэ т 1 1, ,-;3 циО 1 ныи ход чг.роства длс 1.;с .,;:г.31 Р кшине упра еленя от.,;, с 11:;,: ",1,;и ". ".1 соеДИг 1 ЕН С ВТОРЬ 1 " "1,1/,1- , 14 с ХО/ г,114 ЛЬТИгнЕКСООЛ Л 1 "Г 1;,Г". 1 . Ь 1 й ИНфор;3:ОИОННЫ 3 с 3 ЬЛГд уСТ 3 и/сСЬ /,ЛЯ ПОДКЛЮЧЕНИс К Ш 1 Н .,:1 Нс Х ОТЛО . СЛВ 14 ОЙЭ Б М СО "динен с 11 е 1 ь.м инсОГ. 1,:31 ио 3 нымВХОДОМ 14 УЛЬТИ 1 Г 1 К 1,;3 а 1 ЛВ т Эал. 1 ь ПЕРвый, Второй тре 3 л и с . ры 1 ьдыпервого де 3 ифр;:ора соедиче СооветСтВЕН О С ОДЧИлс-;Ы 4 И ;Ля СИМИВХОДВМИ МЧЛЬ 3 ИГ 1 Л",.КСРЭ ьЗ ИС 1 РЗгГЙ, 13 Ыхсд которсго соединен соь ";,; ормаЦИОННЬ 14 ВЫХО/1 г 4 уСОой. ГЗа ДЛЯПОДКЛЮсЕНИЯ К 1 Н. /1 Г Н . Отласв ГагЛ;ОйЭБМ, ПятЫИ В лод " р. О ОГ .;И,ратсрасоединен черсз 1 г л,1;1 в;.Гль корокогоИ 4 ГНУЛ:.- С ЕД 1 11.: О 1: ., ,. О тРИГ;ЕРа, 1 У.ЕввйЛ,:; агс с Гс Р СОЕДИНР с 13 ходОл 1 лчальн и устз 1 Овкиустройства, информацКон ый .:и,. первоготриггера соединен с В .но.- н,ле,:о-О отенциала устройства, О т л и ч а к ш е е с я тем,ЧТО, С ЦПГЬЮ ПОВЬ 1 ЕНИс ЛОС, "," И КОНтроля хогл и Ос гпзмл 1 1, с г,,ь;с 1 ены регистр адресз,второ 1, и,ра гор,СЕЛЕКтср уПраВЛях. 3 Х С 1 с.; " с Г,;Стр сиг алов пропск:ет тсгько;,дин опреде- ЛЕННЫЙ раЗГяд уПраВЛЕ 1 ця С ГрЕГс,ЕО ИН- формационного вОда 19 устоойства на счетный вход В читаое его счег ика 11 1 М- пуль.,ов, которыЙ по входу предустанова ус танавливается на подсчет определенного числа импул,сов в пределах от 1 1 о 2", где п - число двоичных парядов входа предустанова вычитэющего счетчика 11 импульсов. При поступлении н. Вычитаюший 10 счетчик 11 импульсов зад,нного количества импульсов рззряда у; раь ния пропускаемого селектором 9 управлявю х сигналов с третьего ин 1 ормационного Вхсда 19 устройства, вычитающий счетчик 11 ил пульсов 15 ВОЗбуждаЕт СИГНал, ПосуоаОаи 11 На СИНХ- ронизирующий вход (С-вход) первого триггера 16, На информационый вход О-вход) первого трлггера 16 подасгся лог, "0", Гри поступлении сигнала на си хроизируо щий вход (С-вход) первого трггсг а 16 последний устанавлива 3;ся В н;1 евое состояние, Вырабатывая сигнал "УА "для Отлаживаемсй млкроппоцсссорной системы и пергый нулевой маскируемый сигнал 25 "1 ИТ 1" для отлаживаюшей миниЭБМ на первом выходе 1 синхрочизации устройстВа.Г 1 од Всздв 1 СТВИЕМ КОМ 6 ИНЭс 3 ИЛ СИНс 3- лов, хранящейся в регистре 13 режима кон тро. я, селектор 1 ко р"ля рогекает нулевой СЛГГ ал с одного лэ ч" 1. Ох В 1,ходов второГо дешифг,вторя 8 на первый Вход элемента И/И 20 С выхода перво-о тгиггера ;6 поступает нулевой сигнал нз Второй Вход 35 элел 1 ента ЕЛИ 20 Элемент ИЛИ 20 только при наличии улевых сигналов на своих входах выраба- -,Вает Гу евой второй мзскируемый сигнал прерывания " Г 4 Т" Для стла 3 киьающей миниЭБМ на треье:, выхо де 23 синхронизации устро 1 с 1 ва,Бторолригге,; 24 Вь р ба, ывзет си нзл "Блокировка .Вмяти" на второ 4 выхо/Зе 22 синхронизации стройства для оггаживающей микргпроце 1 сорной си темы, блокиру ющий обращение к памяти злаживаемой МИКРОВРОЦЕ СОРНОЙ СИГ, ЕМЫДЛЯ ОтЛВДКИ ПГсгса 14 Л 1 К УСТРОЙСТВУ подсоединяется л 1 И ни Э Б Мг лаж ива ем а я микропроцессорная системз работает сле дующим сбразом Адресля шина мини- ЭБМ подсоединяется к аоесному входу 18 устройства, вИча управлеия к первому информационному входу 1 устройства, шина Даных - ко вторс 14 у инфсрмационному 55 выходу 17 устройства, гиния сигнала нл первый маскируемь й зарос прерывания " Г 1 Т 1" - К ПЕрВОМу с ЬОду 21 СИНХрОНИЗации устройства, линия сигнала на второй МаСКИруЕЛый Заорос п 1;ЕрывсНИя "ГТ 2" - К1624460 Составитель А.Цыби ехред М.Моргентал Рвдакто олини орректор Т,пали аказ 191 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., 4(5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 10 управляющих сигналов, вычитающий счетчик импульсов, селектор контроля, регистр режима контроля, второй триггер, элемент ИЛИ, причем информационный вход регистра управляющих сигналов, вход предустанова вычитающего счетчика импульсов, информационный вход регистра режима контроля соединены с вторым информационным выходом устройства для подключения к шине данных отлаживаемой ЭВМ, старший разряд второго информационного выхода устройства соединен с информационным входом второго триггера, шестой- девятый выходы первого дешифратора соединены соответственно с входами разрешения регистра адреса, регистра управляющих сигналов, вычитающего счетчика импульсов, регистра режима контроля, десятый выход первого дешифратора соединен с тактовым входом второго триггера, выход регистра адреса соединен с вторым входом схемы сравнения разрядов адреса, выход которой соединен с первым входом второго дешифратора, первый информационный вход устройства для подключения к шине управления отлаживаемой ЭВМ соединен с вторым входом второго дешифратора и с информационным входом селектора управляющих сигналов, выход регистра управляющих сигналов соединен с входом управления селектора управляющих сигналов, выход которого соединен со счетным вхо дом вычитающего счетчика импульсов, выход вычитающего счетчика импульсов соединен с тактовым входом первого триггера, прямой выход первого триггера соединен с вторым входом элемента ИЛИ и 10 является первым выходом синхронизацииустройства для подключения к входу первого маскируемого запроса прерывания отлаживаемой ЭВМ и к входу ожидания отлаживаемой ЭВМ, первый, второй, третий 15 и четвертый выходы второго дешифраторасоединены соответственно с одноименными информационными входами селектора контроля, выход которого соединен с первым входом элемента ИЛИ, выход которого 20 является третьим выходом синхронизацииустройства для подключения к входу второго маскируемого запроса прерывания отлаживающей ЭВМ, выход регистра режима контроля соединен с входом управления се лектора контроля, выход второго триггераявляется вторым выходом синхронизации устройства для подключения к входу блокировки памяти отлаживаемой Э ВМ.