Многоканальное устройство для ввода аналоговых данных

19 150 элемента И соединен с входами установки первого и второго триггеров и с входом записи элемента буферной памяти, вход чтения которого соединен с первым входом третьего элемента ИЛИ, входы чтения элементов буферной памяти соединены с соответствующими выходами первого блока элементов И, выход третьего элемента ИЛИ 1 подключен к входу сброса второго триггера, второй вход третьего элемента ИЛИ. соединен с входом сброса второго счетчика, с вторым входом четвертого элемента ИЛИ и является входом 1 сброса устройства, вход сброса первого триггера соединен с входами сброса третьего триггера, регистра последовательных приближений, регистра данных, первого счетчика и с выходом четвертого элемента ИЛИ, прямые выходы вторых триггеров соединены с соответствующими входами первого элемента ИЛИ и блока формирования приоритетного адреса, вход установки третьего триггера соединен с первым входом пятого элемента ИЛИ и"является входом запуска устройства, вход данных регистра последовательных приближений соединен с первыми входами третьего и четвертого элементов И и с выходом первого компаратора, прямой выход третьего триггера соединен с первым входом второго элемента И и с вторым входом второго элемента ИЛИ, выход пятого элемента ИЛИ соединен с входом одновибратора, с синхровходом регистра данных и с синхровходом параллельной записи первого счетчика, выход генератора импульсов соединен со счетными входами первого и второго счетчиков, выход регистра последовательных приближений соединен с вторым входом второго блока элементов И и с информационным входом первого счетчика, выход регистра данных 025 20соединен с 13 ходом третье ГО цифроаналоговогого преобразователя, прямой выход четвертого триггера соединен свходом управления реверсом первогосчетчика, выход одновибратора соединен с вторым входом второго элемента И, с синхровходом регистра последовательных приближенийи с первымивходами третьего и четвертого элементов И, выход второго счетчика соединен с входом дешифратора и с первымвходом второго блока элементов И, выходы дешифратора, кроме последнего, 5 соединены с соответствующими входаминачиная с второго, пятого элементаИЛИ, последний выход дешифратора соединен с первым входом четвертого элемента ИЛИ, выход второго блока эле ментов И соединен с информационнымвходом регистра данных, входы установки и сброса четвертого триггерасоединены соответственно с выходамитретьего и четвертого элементов И, 25 выход первого элемента ИЛИ соединенс первым входом второго элемента ИЛИи является выходом запроса чтенияустройства, выход второго элементаИЛИ является выходом конца операции 30 устройства, стробирующий вход первого блока элементов И соединен сблокирующим входом блока формирования приоритетного адреса и являетсявходом чтения устройства, выходыблока формирования приоритетного адреса еоединены с соответствующимиинформационными входами первого блока элементов И, выход ггервого цифроаналогового преобразователя соединен 40 с первым входом первого компаратора,второй вход которого соединен с выходом аналогового сумматора, выходывторого и третьего цифроаналоговыхпреобразователей соединены соответст- .45 венно с первыми вторым входами аналогового сумматора.1501025 ектор И.Муска Зака аж 6 комитета по иэобре Москва, Ж, Рауш ГКНТ СССР Проиэводственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101 Составитель С. Кулишедактор О. Спесивых Техред И,Дидык 4867/43Государственного113035,Подписноениям и открытиям ая наб., д. 4/51501025 510 входных впало Говых сигналон, Устройство содержит первый счетчик 1, первый цифроаналоговый преобразователь2, каналы 3 ввода аналоговых данных,блок 4 формирования приоритетного адреса, второй цифроаналоговый преобразователь 5, блок 6 управления эталоном, первый блок 7 элементов И,первый элемент ИЛИ 8, аналоговый сумматор 9, третий цифроаналоговый преобразователь 10, первый компаратор Изобретение относится к областиизмерительной и вычислительной техники и может быть использовано в системах сбора данных и обработки аналоговой информации.Целью изобретения является повышение быстродействия устройства за счетсовмещения во времени процессов кодирования информации и чтения данныхпри любом варианте распределения подиапазону значений входных аналоговых сигналов,На,фиг. 1 приведена схема устройства; на фиг. 2 - схема канала вводааналоговых данных; на Фиг. 3 в . схемаблока управления эталоном; нафиг. 4-6 - временные диаграммы.Схема (фиг.1) содержит первыйсчетчик 1, первый цифроаналоговый . 35преобразователь (ЦАП) 2, каналы 3ввода аналоговых данных, блок 4 формирования приоритетного адреса, второй ЦАП 5, блок 6 управления эталоном, первый блок 7 элементов И, первый элемент ИЛИ 8, аналоговый сумматор 9, третий ЦАП 10, первый компаратор 11, второй элемент ИЛИ 12, вход13 сброса устройства, вход 14 запускаустройства выход 15 запроса чтения устройства, выход 16 конца операции устройства, вход 17 чтения устройства, выход 18 данных устройства,выход 19 адреса устройства, аналоговые входы 20 устройства, выход 21первого ЦАП 2, выход 22 счетчика 1,выход 23 установки блока б, выход 24полярности блока 6, выход 25 счетаблока 6, выход 26 записи блока,б,первую группу выходов 27 данных блока б, вторую группу выходов 28 данных блока 6, вход 29 данных блока 6,выход 30 копирования блока 6, выход31 "Работа" блока 6. 11, второй элемент И 1 И 12. Указаннаяцель достигается за счет введениявторого цифроаналогового преобразователя 5, блока 6 управления эталоном, первого блока 7 элементов И,первого элемента ИЛИ 8, аналоговогосумматора 9, третьего цифроаналогового преобразователя 1 О, первого компаратора 11 и второго элемента ИЛИ 12.6 ил. Блок 4 формирования приоритетного адреса (фиг.2) содержит второй компа-ратор 32, элемент 33 задержки, первый триггер 34, элемент 35 ЭКВИВАЛЕНТНОСТЬ, первый элемент И 36, третий элемент ИЛИ 37, элемент 38 буферной памяти, второй триггер 39.Блок 6 управления эталоном (фиг.3) содержит третий триггер 40, четвертый элемент ИЛИ 41, второй, третий и четвертый элементы И 45, 42, 43, одновибратор 44, генератор 46 импульсов, регистр 47 последовательных приближений, четвертый триггер 48, второй счетчик 49, пятый элемент ИЛИ 52, регистр 53 данных.Выход счетчика 1 подключен к входу первого ЦАП 2 и к входам данных элементов 38 буферной памяти в каждом канале 3 ввода аналоговых данных, выход первого ЦАП 2 соединен с вторыми входами каждого компаратора 32 в каналах 3 ввода аналоговых данных, первые входы которых являются аналоговыми входами 20 устройства, информационные выходы элементов 38 буферной памяти всех каналов 3 ввода аналоговых данных объединены и являются выходом 18 данных устройства, а группа выходов адреса блока 4 формирования приоритетного адреса является выходом 19 адреса устройства, в каждом канале 3 ввода аналоговых данных выход компаратора 32 соединен с первым и через элемент 33 задержки с вторым входами элемента 35 ЭКВИВАЛЕНТНОСТЬ, а также поступает на соответствующий вход вторОго ЦАП 5, выход элемента 35 ЭКВИВАЛЕНТНОСТЬ в каждом канале 3 ввода аналоговых данных соединен с третьим входом элемента И 36, второй вход которого подключен к инверсному выходу триггера 34 и к входу разре15 О 1 О 256 ход которого является второй группой выходов 28 данных блока 6 управления эталоном, выход 24 полярности которого является прямым выходом триггера 48,щения компаратора 32, а первый входсоединен с выходом 31 "Работа" блока6 управления эталоном, выход элемента И 36 каждого канала 3 ввода анало 5говых данных соединен с входами установки триггеров 34, 39 с записи соответствующего элемента 38 буфернойпамяти, вход чтения каждого из которых соединен с соответствующим номеру канала выходом блока 7 элементов Ии первым входом элемента ИЛИ 37 одноименного канала 3, выход которогоподключен к входу сброса триггера 39 а второй вход соединен с входом 13 5 сброса устройства, вход сброса триггера 34 каждого канала 3 ввода аналоговых данных соединен с входом сброса счетчика 1 и. выходом 23 установки блока 6 управления эталоном, 20 прямой выход второго триггера 39 каждого канала 3 ввода аналоговых данных поступает на соответствующий вход элемента ИЛИ 8 устройства и блока 4 формирования приоритетного адреса, 25 выход второго ЦАП образователя 5 соединен с первым входом аналогового сумматора 9, второй вход которого подключен к выходу третьего ЦАП 10, а выход соединен с вторым входом ком паратора 11, первый вход которого подключен к выходу 21 первого ЦАП 2, а выход соединен с входом 29 данных блока 6 управления эталоном, стробирующий вход блока 7 элементов И соединен с блокирующим входом блока 4 .формирования приоритетного адреса и является входом 17 чтения устройства, выход первого элемента ИЛИ. 8 подключен к первому входу элемента ИЛИ 402 и является выходом 15. запроса чтения устройства, второй вход второго элемента ИЛИ 12 соединен с выходом 30 кодирования блока 6 управления эталоном, а выход является выходом 45 6 конца операции устройства, информационный вход счетчика 1 соединен с первой группой выходов 27 данных блока 6 управления эталоном, вторая группа выходов 28 данных которого поступает на вход третьего ЦАП О, вход запуска блока 6 является входом 14 запуска устройства, а вход сброса блока 6 является входом 13 сброса устройства, ввод 26 записи блока 6 управленияэталоном соединен с синхровходом параллельной записи счетчика 1, выход 25 счета блока 6 управления эталоном подключен к счетному входу счетчика 1, а выход 24 полярности соединен с входом управленияреверсом счетчика 1, в блоке 6 управления эталоном вход установки триггера 40 соединен с входом 14 запускаустройства и с первым входом элемента ИЛИ 52, выход первого триггераподключен к первому входу элемента И45 и является выходом 30 кодированияблока 6, второй вход элемента И 45соединен с первылп входами элементовИ 42, 43, с синхровходом регистра 47последовательных приближений и с выходом одновибратора 44, вход которого соединен с сипхровходом регистра53, с выходом элемента ИЛИ 52 и является выходом 26 записи блока 6, выход элемента И 45 подключен к входугенератора 46 и является выходом 31"Работа" блока 6, выход генератора 46является выходом 25 счета блока 6,выход генератора 46 соединен со счетным входом счетчика 49 и является выходом счета блока 6, выход счетчика49 подключен к первому входу блокаэлементов И 51 и к входу дещифратора50, все выходы которого, кроме последнего, соединены с соответствующими входами элемента ИЛИ 52, а последний - поступает на первый входэлемента ИЛИ 41, второй вход которого соединен с входом сброса счетчика49 и является входом 3 сброса устройства, а выход подключен к входусброса триггера 40, к входу сбросарегистра 53 и регистра 47 последовательных приближений и является выходом 23 установки блока 6, вход 29данных блока 6 управления эталоном соединен с входом данных регистра 47 последовательных приближений, с вторым инверсным входом элемента И 42 и вторым входом элемента И 43, выход которого подключен к входу сброса триггера 48, установочный вход которого соединен с выходом элемента И42, выход регистра 47 последовательных приближений соединен с вторымвходом блока 51 элементов И и является первой группой выходов 27 данныхблока 6 управления эталоном, выходблока 51 элементов И соединен с информационным входом регистра 53, вы 1501025Мцогокацальцое устройство для ввода аналоговых данных работает следующим образом.Установочным сигналом цо входу 13сброса осуществляется в каждом канале 3 ввода аналоговых данных сбросвторого триггера 39 через элементИЛИ 37, а в блоке 6 управления эталоном сброс счетчика 49 и через элемент ИЛИ 41 начальная установка триг"гера 41, регистра 47 последовательных приближений, регистра 53 и черезвыход 23 установки начальная установка счетчика 1 и в каналах 3 вводааналоговых данных осуществляется начальная установка триггера 34. Приэтом сигналом с инверсного выходатриггера 34 в каналах 3 разрешаетсяработа компаратора 32 и подается разрешающий сигнал на второй вход элемента И 36, нулевой сигнал с прямоговыхода триггера 39, поступающий навходы элемента ИЛИ 8 устройства и навходы блока 4 формирования приоритетного адреса, свидетельствует об отсутствии информации в элементе 38буферной памяти соответствующего канала 3 ввода аналоговых данных; выход счетчика 1 имеет нулевое значение; в блоке 6 управления эталоном сединичного выхода триггера 40 черезэлемент И 45 запрещается работа генератора 46, регистр 53 обнуляется,исходным состоянием регистра 47 последовательных приближений являетсясостояние со взведенным старшим раз"рядом, т.е. ца его выходе присутствует код: 10000, счетчик 49 обнуляется,Работа устройства начинается непосредственно с момента подачи черезвход 14 запуска сигнала запуска навход блока 6 управления эталоном.Временная диаграмма работы блока 6приведена на фиг.Сигнал запускапо входу 14 устанавливает в единичное состояниетриггер 40 блока 6 управления эталоном и через элемент ИЛИ 52 проходитна вход одновибратора 44, синхровходрегистра 53 и через выход 26 записиблока 6 поступает на синхровход параллельной записи счетчика 1. Приэтом одновибратор 44 формирует импульс отрицательной полярности длительности 1: с целью заблокироватьоца время . прохождение разрешающегоосигнала с выхода триггера 40 на уп 510 15 20 25 30 35 40 45 50 55 равляющий вход генератора 46, единичный сигнал с выхода триггера 40 через выход 30 кодирования блока 6, элемент ИЛИ 12 поступает на выход 16 устройства. Наличие единичного сигнала на выходе 16 свидетельствует о том, что многоканаль - ное устройство для ввода аналоговых данных находится в состоянии выполнения приоритетных функций. В регистр 53 на данном такте работы устройства заносится нулевой код, так как наличие на выходе счетчика 49 нулевой кодовой комбинации, а на выходе регистра 47 последовательных приближений кодовой комбинации с единицей в старшем разряде даст в итоге на выходе блока 51 элементов И нулевую кодовую комбинацию. В счетчик 1 будет записана кодовая комбинация с единицей в старшем разряде, т.е. код, соответствующий половине диапазона аналоговых сигналов.На фиг. 4 показано, что аналоговый сигнал на выходе первого ЦАП 2 за время Со установится равным половине диапазона аналоговых сигналов. Так как этот сигнал с выхода 21 поступает на вторые входы компараторов 32, на первые входы 20 которых поданы входные аналоговые величины, то часть компараторов 32 сработает, а часть нет. Компаратор 32 срабатывает, т.е. выдает на своем выходе единичный сигнал, если входной сигнал большеФили равен опорному, т,е. сигналу с выхода первого ЦАП 2, С изменением состояния выхода компаратора 32 с помощью элемента 33 задержки и элемента 35 ЭКВИВАЛЕНТНОСТЬ на третьем входе элемента И 36 формируется сигнал, но до поступления разрешающего сигна- . ла "Работа" по входу 31 прохождение его на выход элемента И 36 заблокировано. Поэтому возможное срабатывание компаратора 32 в процессе подготовительных к процедуре измерений операций не приводит к каким-либо изменениям в схеме. Выходы компараторов 32 всвх каналов 3 ввода аналоговых данных поступают на входы второго ЦАП 5. Аналоговый выход ЦАП 5 отмасштабирован таким образом, чтобы при наличии единиц на всех его входах аналоговый сигнал на выходе был бы равен максимальному значению аналогового сигнала на входах устройства, т.е.1 О 1025 10 15 20 25 ЗО 9 150 первому входу аналогового сумматора 9, на второй вход которого подается сигнал с выхода третьего ЦАП 10, на вход которого по входу 28 поступает управляющий сигнал с регистра 53 блока 6 управления эталоном. Но на перном такте работы устройства на выходе регистра 53 присутствует нулевой код, что соответствует нулевому сигналу на выходе третьего ЦАП О, который также приведен к масштабу входных сигналов. Следовательно, на первом такте работы устройства сигнал на выходе аналогового сумматора 9 соответствует сигналу на его первом входе, Этот сигнал, вес которого пропорционален числу сработавших компа-раторон 32 н блоках 3 при установке эталона, равным половине диапазона, поступает на первый вход компаратора 32, на второй вход которого подается эталонный сигнал по входу 21 с выхода первого ЦАП 2Компаратор 32 срабатывает, если сигнал с выхода аналогового суммато- ра 9 больше или равен эталонному сиг-, налу на его первом входе. Срабатывание компаратора 32 свидетельствует, что в нижней половине диапазона аналоговых сигналов находятся сигналы на половине и более аналоговых входах устройства. В противном случае на выходе компаратора 32 сохраняется нулевой сигнал, Сигнал с выхода компаратора 32 поступает на вход 29 данных блока 6 управления эталоном, где он поступает на информационный вход регистра 47 последовательных приближений и на вторые входы элементов И 42, 43.Все описанные процессы должны завершиться за время длительности импульса одновибратора 44. С завершением импульса на выходе одновибратора 44 по переднему фронту через элемент И 45 запустится генератор 46, с выхода элемента И 45 по выходу 31 во всех каналах 3 ввода аналоговых данных сигналом "Работа разблокируются элементы И 36, в регистр 47 последовательных приближений н блоке 6 управления эталоном запишется код 11000 или 0100 в зависимости от значения сигнала на его информационном входе, триггер 48 блока 6 управления эталоном будет установлен в нулевое или единичное состояние, также в зависимости от значения сигнала на выходе компаратора 32, сигналы свыхода генератора 46 начинают поступать на счетный вход счетчика 49 ипо выходу 25 на счетный вход счетчика 1При этом направление счета -суммирование или вычитание счетчика 1 - определяется по выходу 24 сигналом полярности с выхода второготриггера 48 блока 6 управления эталоном. А именно, единичное значение навыходе компаратора 32 должно приводить к вычитающему режиму работысчетчика 1, так как большая частьвходным сигналов находится в нижнейполовине диапазона аналоговых сигналов и разворачивание эталонной мерыцелесообразно начинать именно с этойобласти диапазона. В этом случае первые результаты будут получены в начальной стадии разворачивания эталонной меры и, следовательно, раньше можно будет начать процедуру чтения,Поступление импульсов на счетный вход счетчика 1, выход которого поступает на вход первого ЦАП 2, принодит к разворачиванию эталонной меры, которая поступает на вторые входы компараторов 32 в каналах 3 ввода аналоговых данных. Параллельно эаполняется счетчик 49.На фиг, 4 разворачивание эталонной меры на выходе первого ЦАП 2 показано вниз от середины диапазона. Помере уменьшения эталонного сигнала 35на вторых входах компараторов 32 каналов 3 ввода аналоговых данных ранее срабо тавшие компар а то ры будутсбрасываться. При этом на отрица тельном фронте на выходе компаратора32 совокупность элементов 33 задержки и элемента 35 ЭКВИВАЛЕНТНОСТЬ будут формировать выходной импульс, каки на положительном фронте. Но теперьэтот импульс будет проходить на выход элемента И 36, так как на первоми втором его входах установлены разрешающие потенциалы. Импульсом с выхода элемента И 36 осуществляется за:пись данных по выходу 22 с выходасчетчика 1 в элемент 38 буферной памяти того канала 3 ввода аналоговыхданных, компаратор 32 которого вновьсбросился.Таким образом, так как состояниесчетчика 1 на момент сброса соответствующего компаратора эквивалентно ваналбговой форме входному аналоговому сигналу на соответствующем входе20 устройства, то, следовательно, в элемент 38 памяти заносится цифровой эквивалент входного аналогового сигнала. Кроме того, тем же сигналом с выхода элемента И 36 осуществляется установка триггеров 34, 39 соответствующего канала 3 ввода аналоговых данных. С инверсиого выхода первого триггера 34 при этом запрещается вы ход элемента И Зб, т,е. канал становится невосприимчив к дальнейшим изменениям входных сигналов, так как компаратор 32 также выключается вплоть до появления нового сигнала 5 установки по выходу 23, который может появиться только после завершения всего цикла кодирования. Также взвоцится триггер 39, сигнал с выхода которого поступает на один из вхо дов элемента ИЛИ 8 и с его выхода на выход 15. устройства, а также через элемент ИЛИ 12 на выход 16 устройства. Сигнал с выхода триггера 39 по" ступает также на один из входов блока 4 формирования приоритетного адреса,С появлением первого результата в одном из каналов 3 ввода аналоговых данных с учетом наличия сигналов за проса чтения и конца операции соответственно на выходах 15 и 16 независимо от процедуры кодирования можно осуществлять процедуру чтения.При чтении данных из элемента 38 буферной памяти любого канала 3 ввода аналоговых данных на его вход чтения от блока 7 элементов И по радиальной линии поступает импульс чтения, который открывает выходы соот в . 40 ветствующего элемента 38 буферной памяти на выход 18 данных и через элемент ИЛИ 37 сбрасывает триггер 39 соответствующего канала45Следует отметить,.что если бы разворачивание эталонной меры происходило бы не сверху вниз, как это описано, а снизу вверх, т,е. в каналах компараторы на сбрасывались, а устанавливались, то последовательность работы элементов канала была бы такой же, так как на выходе элемента 35 ЭКВИВАЛЕНТНОСТЬ сигнал формируется на обоих фронтах с выхода компаратора 32.На фиг. 5 приведена временная диаграмма работы канала 3 ввода аналоговых данных. Таким образом на первом такте работы устройсТва происходит разворачивание эталонного сигнала в одной изполовины диапазона аналоговых сигналов в нижней либо в верхней в зависимости от того, в какой половине находится большая часть входных величин.В первом случае счетчик 1 изменит свое состояние от кода 1000 до кода 00О, а во втором случае счетчик 1 изменит свое состояние от кода 100000 до 00О, т.е. до переполнения. В обоих ситуациях счетчик 49 в блоке 6 управления эталоном заполнится до состояния 1000 ( при равной разрядности счетчиков). Эта кодовая комбинация выделяется дешифратором 50, с выхода которого через элемент ИЛИ 52 формируется второй тактовый сигнал работы устройства, Этим сигналом через одно- вибратор 44 и элемент И 45 останавливается вновь на время генератор 46. По выходу 26 в счетчик 1 осуществляется запись нового начального слова. Это слово будет 010О, если перед этим было разворачивание вверх, или слово 1100О, если на первом такте было разворачивание вверх, Первый означает начальную установку 1/4 аналогового диапазона, а второй соответственно 3/4 аналогового диапазона. Эти точки будут исходным пунктом второго такта разворачивания эталона.Каково же положение с компараторами 32 и ЦАП 5 Если разворачивание эталона производилось на первом такте вниз, то это выключит из работы все компараторы 32, сигналы с входов 20 которых лежат в нижней половине диапазона.Если же разворачивание эталонной меры на первом такте работы устройства производилось вверх, то это выключит из дальнейшей работы все компараторы 32 с сигналами, лежащими в верхней половине диапазона.В первом случае для оценки оставшихся входов в верхней часги диапазона с помощью ЦАП 5 необходимо к значению на его выходе добавить значение в половине диапазона. Т.е.: необходим пьедестал в 0,5 диапазона. Во втором случае, когда на втором такте разворачивание будет в нижней части диапазона, пьедестал не требуется. Для создания пьедестала используется ЦАП 10, аналоговый сумматор 9,14 01025 1315 а в блоке 6 управления эталоном блок 51 элементов И и регистр 53. Как ви - дим, запись в регистр 53 производится по переднему фронту сигнала с выхода элемента ИЛИ 52. В начале второго такта на выходе счетчика 49 имеется код 1000, а на выходе регистра 47 последовательных приближений код 11000 или код 0100О. Т.е. в регистр 53 будет записан код 1000 или код 000 в зависимости от состояния старшего разряда на выходе регистра 47 последовательных приближений. Но в старший разряд регистра 47 последовательных приближений записывается единица в том случае, если на выходе компаратора 11 была единица и затем следовало разворачивание эталона вниз, Т.е. с выхода регистра 53 через ЦАП 10 пьедестал будет формироваться именно в . тех случаях, если на предыдущем такте было разворачивание вниз. Аналогичным образом формируется пьедестал ,и на последующих тактах работы устройства. Т.е. пьедестал может быть и в 1/2 диапазона, и в 3/4 диапазона, и в 2/4 диапазона и т.д. Механизм формирования пьедестала показан на временных диаграммах фиг. 6. На фиг.6 показано формирование пьедестала на третьем такте работы устройства. При этом пьедестал формируется после разворачивания вверх в верхней половине диапазона и разворачивания вниз в нижней четверти диапазона, перед разворачиванием эталона вверх во второй четверти диапазона.Новый начальный сигнал, установленный на выходе 21 с выхода первого ЦАП 2, воздействует на вторые входыкомпараторов 32 каналов, Вновь взведется часть ранее не срабатывавших компараторов 32, если новое исходное состояние эталона 3/4 диапазона, или сбросится ряд ранее взведенных, но не опрошенных компараторов. если новое исходное значение эталона равно 1/4 диапазона. При этом ЦАП 5 управляют взведенные компараторы 32 за исключением уже опрошенных на первом такте работы.При этом в верхней части диапазона на входы компаратора 11 будет подано эталонное напряжение в 3/4 диапазона и напряжение с. выхода аналогового сумматора 9, равное сумме пьедестала в /2 диапазона, поступающего с выхода ЦАП 10, и напряжению свыхода ЦАП 5. Поскольку предыдущееразворачивание эталонной меры быловниз, то очевидно, что в верхней половине диапазона лежит менее 1/2входных сигналов. Следовательно, таккак компараторы всех каналов, сигналы на входах которых лежат в нижнейполовине диапазона, уже заблокированы, то в зависимости от того, сколько входных сигналов лежит в третьейчетверти (при счете снизу) диапазона, на выходе ЦАП 5 может появиться 15 сигнал от 0 до 1/2 диапазона. Т,е.суммарный сигнал на выходе аналогового сумматора 9 в принципе может находиться в диапазоне от 1/2 до 1,0диапазона. Следовательно, в зависи мости от распределения входных сигналов в верхней части диапазона компаратор 11 может сработать или несработать, Аналогично первому тактуработы устройства компаратор 11 сра батывает, если сигнал с выхода аналогового сумматора 9 превышает уровеньв 3/4 диапазона. Это событие :озна. -чает, что число входных сигналов,находящихся в диапазоне от 1/2 до щ 3/4 диапазона, превышает 1/4 общегочисла входных сигналов. Следовательно, дальнейшее разворачивание эталонной меры целесообразно вести именнов этом направлении. Может случиться 35 так, что с рзвораивания эталона на первом такте рабсты устройствав верхней части останется вообщеменее 1/4 входных сигналов, тогдадальнейшее разворачивание эталона 40 возможно примет не оптимальный характерОднако это не скажется наконечный результат работы, так какпри двух тактах работы устройства выход по чтению за пределы цикла коди рования не может превысить величины(1/4) аналоговых входов, а при трехтактах величины - (1/8) аналоговыхвходов, т.е. величин получаемых приоптимальном алгоритме разворачива ния, но при худшем распределениивходных сигналов.В нижней части диапазона на втором такте разворачивания эталона навходы компаратора 11 подается по выходу 21 начальный сигнал в 1/4 диапазона и сигнал с выхода АП 5, кото- н рыи также может меняться в интервалеот 0 до 1/2 диапазона. Напряжение пьедестала в этом случае отсутствует15 150Б результате сравнения компаратор 11вырабатывает сигнал, определяющийнаправление дальнейшего разворачивания эталона. Еа фиг. 4 показано, чтона втором такте работы устройствакомпаратор 1 не срабатывает. В этомслучае по переднему фронту импульсас выхода одновибратора 44 в блоке 6управления эталоном триггер 48 перейдет в единичное состояние и повыходу 24 полярности переведет счетчик 1 в режим суммирования. Одновременно в регистр 47 последовательныхприближений будет записана кодовая,комбинация, соответствующая начальнойточке разворачивания эталона на предстоящем третьем этапе работы устройства. В соответствии с вариантом разворачивания эталона на фиг. 4 кодовая комбинация на выходе регистра 47последовательных приближений на втором такте работы устройства будетследующая - 1010О. Следовательно, начальная точка разворачиванияэталона на третьем такте работы устройства будет равна 0,625 диапазона.С окончанием импульса с выхода одновибратора 44 вновь через первый элемент И 45 запускается генератор 46,а по выходу 31 в каналы ввода 3 аналоговых данных поступает разрешающийсигнал "Работа", который позволяетвоспринимать управляющие сигналы свыходов компараторов 32 элементам 38буферной памяти. Следующая кодоваякомбинация, выделяемая счетчиком 49,будет код 1100О, т.ев счетчикдобавится (или убавится ) число импульсов, соответствующее прохождениюэталонной мерой при разворачиваниичетверти диапазона,Работа устройства на третьем ипоследующих тактах протекает аналогично . Число тактов в пределе равноразрядности блоков 2 и 10. Особо следует отметить прерывания процесса деления диапазона по правилу дихотомиипо признаку наибольшего скоплениявходных сигналов. Реализуется прерывание процесса дихотомии методом ограничения числа разрядов регистра 47последовательных приближений и регистра 53 по сравнению со счетчиком 1.Т.е. параллельную запись начальныхкодов счетчикапроизводят только встаршие разряды. Действительно, если,например, реи тр 47 последовательных прибпю ь,й будет только трех 1025 6 разрядным при цвенаццатиразрядномсчетчике 1, то параллельную записьначальных кодовых комбинаций следует производить только в 3 старшихразряда, а в остальные разряды записываются нули. Тогда вследствие то в ,го, что на четвертом такте работыустройства вновь вводимая единица вы 10 хоцит за пределы разрядной сетки,устройство вновь вернется в предьдущую точку разворачивания, а так какнеобработанные каналы 3 ввода аналоговых данных остались только в одной5 части диапазона, пьедестал будет также установлен по результатам предыдущего разворачивания, то последнийтакт разворачивания эталона неизбежно будет направлен в необработанную20 зону диапазона. Соответственно числупланируемых тактов работы устройствадолжен иметь и число выходов дешифратор 50.Переполнение счетчика 49 саответ 25 ствует полному прохождению эталономдиапазона аналоговых сигналов. Этосостояние счетчика 49 выявляется напоследнем выходе дешифратора 50.Этим сигналом сбрасывает первый триг 30 гер 40, регистр 47 последовательныхприближений, регистр 53 и по выходу23 счетчик 1 и триггер 34 в каналах3 ввода аналоговых данных. Измерительная часть устройства приходит висходное состояние. Устройство вновьможет быть запущено сигналом запускапо входу 14,Однако хотя процедура измерений изавершена, но не все данные могут40 быть еще прочитаны из элементов 38буферной памяти каналов. Поэтому,хотя и сигнал кодирования с выхода30 снимается на второй вход элемен"та ИЛИ 12, на первом ее входе можетеще присутствовать сигнал с выходаэлемента ИЛИ 8 запроса чтения. Сигналс выхода элемента ИЛИ 12 ".Конец работы" сбрасывается только при условииотсутствия запросов на чтение и за 50 вершение процедуры. кодирования., Принципиально содержимое элементов 38 буферной памяти может и непрочитываться, В этом случае устройство работает аналогичным образом, аинформация в элементах 38 буфернойпамяти обновляется.Чтение данных из многоканальногоустройства для ввода аналоговых дан-,ных может осуществляться при нали17 1 (.) (1чии сигналаЗдиро чтения нд выходе 15. Следует отметить, что этотсигнал в процессе кодирования в зависимости от скорости чтения и ин 5тенсивности поступления новых данныхможет и сниматься. Но всегда, когдаприсутствует потенциал на выходе 16"Конец операции" сохраняется возможность появления сигнала запроса чтения.В процессе срабатывания вторыхтриггеров 39 в каналах 3 ввода аналоговых данных при записи информации вэлементы 38 буферной памяти соответственно через элемент ИЛИ 8 формируется сигнал запроса чтения, а на выходе блока 4 формирования приоритетного адреса формируется двоичный кодстаршего из выставивших запрос каналов на выходе 19 адреса канала и уни -тарный позиционный код старшего извыставивших запрос канала на группевыходов блока 4 подключенных к входамблока 7 элементов И. По импульсу чте - 25ния на одноименном входе 17 ( старшемиз выставивших запрос каналов 3) навыходе блока 7 элементов И появляетсясигнал, поступающий по индивидуальнойлинии на вход чтения соответствующего 3 Оканала, При этом триггер 39 в соответствующем канале сбрасывается, авыходы элемента 38 буферной памятиоткрываются на выход 19 данных. Опрошенный канал вследствие сброса триггера 39 снимает запрос, а на выходахблока 4 формирования приоритетногоадреса устанавливается адрес следующего по старшинству из запросившихчтение каналов. Таким образом одно Овременно осуществляется чтение данныхи номера канала, по которому полученыэти данные. Для исключения сбоя вовремя чтения сигналом чтения временноблокируется работа блока 4 формирования приоритетного адреса,Таким образом устройство позволяет осуществлять процедуру чтения независимо от процедуры кодирования и,кроме того, за счет получения результатов в начальной части процедуры кодирования получается почти полноесовмещение во времени кодирования ичтения данных, что позволяет значительно сократить врсмя ввода даниыхв ЦВ 11.Формул а изобретенияИногоканальное устройство дляввода аналоговых данных, содержащее 25п рвый счет п(к, первый цифроаналоговый преобразователь, блок формирования приоритетного адреса и каналы ввода аналоговых данных, кдждьпг из которых содержит второй компаратор, первый и второй триггеры, элемент буферной памяти, причем выход первого счетчика подключен к входу первого цифроаналогового преобразователя и к входам данных элементов буферной памяти, выход первого цифроаналогового преобразователя соединен с вторыми входами вторых компараторов, первые входы которых являются аналоговыми входами устройства, выходы элементов буферной памяти являютсявыходом данных устройства, а группа выходов блока формирования приоритетного адреса является выходом адреса устройства, о т л н ч а н щ е е с я тем, что, с целью повышения быстродействия устройства за счет совмещения во времени процессов кодирования информации и чтения данных при любом варианте распределения по диапазонувходных аналоговых сигндлов, в него введены второй и третий цифроаналоговые преобразователи, аналоговый сумматор, первый компдрдтор, первьпг и второй элементы ИЛ 11, п ервьп блок элементов И и блок управления эталоном, содержащий третий и четвертый тригг е, ры, одновибратор, второй, третий и четвертый элементы И, генератор импульсов, второй счетчик, дешифратор, четвертый и пятый элементы ИЛИ, регистр последовательных приближений, регистр дднпгьх и второй блок элементов И, д в каждый канал ввода аналоговых данных введены элемент задержки, элемент ЭКВИВАЛЕНТНОСТЬ, первый элемент И н третий элемент ИЛИ, причем выход второго компаратора соединен с первым входом элемента ЭКВИ - ВАЛЕНТН(1 СТЬ и с входом элемента задержки, выходы вторых компдраторов соединены с входами второго цифроаналогового преобразователя выход элемента задержки соединен с вторым входом элемента ЭКВИБЛ.1.НТНОСТЬ, выход которого соединен с третьим входом первого элемента 11, второй вход которого подключен к инверсному выходу гтервого триггера и;, входу разрешения второго компдрдторд, д первый вход первого элемента И соединен с выходом второго эмг пта И и с входом генератора импу. п.сов, выход первого