Устройство ассоциативного кодирования и объемного сжатия информации

(5 Р) тике зобретение относитс вычислительной тех ма ике Ф ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПОДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Приборыи тета, 1973, Кф 1, с.1Авторское свиде9 1300639, кл. Н 0 РОИСТВО АССОЦИАТИВНОГС КОДИИ 0%ЕМНОГО СЖАТИЯ ИНФОРМАиспользование в многодатчиковых экспериментах ядерной физики, позволяетповысить быстродействие. Устройствосодержит блок 1 памяти, селекторы 2,3 кода, счетчик 5, формирователь бимпульсов, шифраторы 8-10, триггер11, блок 12 управления и элемент И 15.Благодаря введению селектора 5 кода,формирователя 7 импульсов, блока 13преобразования кодов, блока 14 ключей и элементов 16, 17 задержки в устройстве осуществляется более полноесжатие информации., что и обеспечивает большее быстродействие. б з.п,ф-лы,9 ил.1441484 Составитель О,Ревинскийедактор А.Ревин Техред М.Ходанич , Коррек асилье Подписное и 035ужгород, ул Производственно-полиграфическое предприяти каз 6296/57ВНИИПо Тираж 929И Государственного ко делам изобретений и о Москва, Ж, Раушска итета СССРкрытийнаб., д, 4/5Изобретение огносится к автоматикеи вычислительной технике и может бьггьиспользовано в системах обработкиинФормации, получаемой в многадатчи 5ковых экспериментах,Цель изобретения - повышение быстродействия устройства,На фиг.1 изображена Функциональная схема предлагаемого устройства;на Фиг,2 - блок памяти; ца Фиг.Зпервый селектор кода; на Фиг,4второй селектор кода; на Фиг,5 - третий селектор кода; ца Фцг.б - первыйформирователь импульсов; ца Фиг.7 - 15второй Формирователь импульсов; наФиг,8 - блок управления; на Фиг.9блок преобразования кодов,Устройство содержит блок 1 памяти,первый 2, второй 3 и третий 204 селекторы кода, счетчик 5,первый б и второй 7 формирователи импульсов, первый 8, второй 9и третий 10 шиФраторы, триггер 11,блок 12 управления, блок 13 преобразования кодов, блок 14 ключей, элемент И 15, первый 16 и второй 17 эле-.кенты задержки, вход 18 начала циклавход 19 конца цикла, вход 20 сброса,:актовый вход 21, ицформациоццые выходы 22, первь 1 й 23, второй 24 и третий 25 управляющие выходы,Блок 1 памяти содержит запомина -ющий модуль 26, первую 27 и вторую28 группы ключей, дешифратор 29, переключатель 30, первый 31 и в горой32 одновибраторы, элемент ИЛИ ЗЗ,элемент 34 задержки, первые 35, вторые36 и третьи 37 входы, четвертый вход 4038, первые 39, вторые 40 и третий 41выходы,Первый селектор 2 кода содержиттриггеры 42 группы 43 элементов НЕ,первую - пятую группы 44 - 48 элементов И первую 49 и вторую 50 группы элементов ИЛИ, резистор 51, источник 52 постоянного напряжения, первые входы 53, второй - четвертый входы 54 - 56, первь 1 е выходи 57, второй 50выход 58, третьи выходы 59, четвертый 60 и пятый 61 выходы,Второй селектор 3 када содержиттриггеры 62, первую - тетвертую груп пы 63 - 66 элементов И, группу 67элементов ИЛИ, группу 68 элементовНЕ, первый 69 и второй 70 резисторы,источник 71 цостоцццага напряжения,первые входы 72, второй - четвертыйвходы 73 - 75, первые выходы 76, второй 77 и третий 78 выходы,Третий селектор 4 кода содержитодцовибратор 79, элемент НЕ 80,триггер 81, первый 82 и второй ЯЗ элементы ИЛИ, первый - четвертый элемецтыИ 84 - 87 выделитель 88 положительцого перепада, первый - четвертыйформирователи 89 - 92 задержанных импульсов, первые входы 93, второйседьмой входы 94 - 99, первый - пятый выходы 100 - 104,Первый Формирователь 6 импульсовсодержит элемент И 105, одновиаратор106, элемент 107 задержки, первый08 и второй 109 входы, первый - третий выходы 110 - 112.Второй формирователь 7 импульсовсодержит элемент И 13, элемент ИЛИ114, первый 115 и второй 6 элементызадержки, первый - ретий вхадь 117 -119 и выход 120.Блок 12 управления содержит первый - третий триггеры 121 -23, первый 124 и второй 125 фармирова гелизадержанных импульсов, первый 126второй 127 элементы ИПИ, первый 128и второй 129 элементы И. .первый - седьмой входы 1 ЗР - 136, первый - седьмой выходы 137 - 143,Блок 13 преобразования кодов со"держит группу 44 элементов ИЛИ, элемент И 145 первый - четвертый сумматоры 146 - 149, первую 150 и вторую151 группыэлементов И, первый 152и второй 153 регистры, первые - третьигыхады 160 - 162.Запоминающий модуль 26 может бытьвыполнен на любых элементах памяти,условно составляющих куб памяти, содержащий матрицы, состоящие из строк,Первые и вторые входы модуля 26 являются адресными входами соответственно строк и матриц. Третий вход яв"ляется входом чтения элементов предварительной индикации наллчия информации, содсржашихся в ка;кдой строкемодуля 26. Первые и вторые выходымодуля 26 соответствуют выходам строки и выходам матрицы,Группы 43 и 68 элементов НЕ игруппа бб элементов И (Фиг.З и Флг,4)выходы которых через соо гветствующизрезисторы 51, 69 и 70 подключены кисточникам 52 и 71 постоянного напряжения, выполняют функцию элементовБ 1 СТРОЕ ИЛИ,144 4Однавибратор 79 (Фпг, 5) можетбыль выполнен на элементе 1 ЛИ 163,элементе 164 задержки и триггере 165,Устройство работает следующим5образом,С поступлением импульса началацикла на вход 18 (вход 131 блока 12)с единичного выхода триггера 121 (выход 143 блока 2) подается потенци- Оал в блок 14 для прерывания чтенияслов на внешнее регистрирующее устройство, Этим же потенциалом через, элементы ИЛИ 126 и И 128 устанавливается в единичное Состояние триггер 15122, разрешающий (блокирующий) запуск МЭЯФ по потенциалу, снимаемому с его прямого выхода (выход 137блока 12 - выход 24 устройства), Срабатыванием МЭЯФ происходит запись 20его информации по выходам 22 в элементы памяти модуля 26, а на вход 20устройства (вход 133 блока 12) поступает сигнал, запускающий формирователь 124 и сбрасывающий в исходное 25состояние триггер 122, запрещающийдальнейшие запуски МЭЯФ на время вывода информации из блока 1 памяти,Через время задержки формирователя124, равное окончанию в МЭЯФ неста- ЗОционарных процессов, подается сигналсброса в исходное состояние селекторов и счетчика 5 и на вход 119 формирователя 7, с выхода которого поступает сигнал записи единицы в триггер 11 и счетчик 5, обеспечивающийчерез дешиФратор 29 и ключи 28 выбордля вывода данных первой матриць 1 модуля 26 в блоке 1 памяти. Одновременно этот сигнал с выхода Формирователя 7 подается на вход элемента 16задержки, формирующего задержанныйимпульс запуска на вход одновибратора31 для.чтения данных с элементов предварительной индикации наличия информации первой матрицы модуля 26 на входы триггеров 42 селектора 2. При этом(из-за постоянного наличия на выходеодновибратора 106 формирователя 6 высокого потенциала), в селекторе 3 ав-. 50томатически происходит выделение первого со стороны младших разрядов разряда со значащей информацией, Потенциал с выхода этого разряда сразу жепоступает на входи 35 блока 1 для чтения данных выбранной строки и на входы шифратора 9, С выходов шифратора 9по переднему Фронту сигнала через эле 84мепт 1 ЛИ 33 запускается одновибратор 32 и через элемент 34 задержки открывает соответствующий ключ 27, благодаря чему начинается чтение данных отселектированной строки на селектор 2. В селекторе 2 иэ-эа постоянного наличия на выходе 100 селектора 4 (выход одновибратора 79) автоматически происходит выцеление сигналов с разрядов, содержащихкрайние единицы первого со стороны1 младших разрядов кластера, записанного в селектор 2,В результате этого потенциал с разряда А выходов 57 в селекторе 2,соответствующего младшей единице кластера, поступает на соответствующийему вход шифратора 8, а с разряда Ввыходов 59, соответствующего разряду,содержащему старшую единицу кластера, -на вход шифратора 10Для получения значения, соответствующего числу соседних единиц в кластере численно равному разности В93А;, выходы шифратора 10 подключены квходам уменьшаемого сумматора 146,блока 13, а выходы шифратора 8 - квходам вычитаемого этого же сумматора 146,Для получения значений, соответствующих координатам середин кластеров,В - Ачисленно равных А.+ -" в в - выходы2шифратора 8 через группу 144 элементов ИЛИ подсоединены и к входам первого слагаемого сумматора 149 блока 13,к входам второго слагаемого которогосо сдвигом на один разряд в сторонумладших разрядов подключены выходысумматора 146, которые для случаевобъединения числа соседних единицрасчлененных кластеров беэ сдвигаподключены также к входу первого слагаемого второго сумматора 148, дублирующего при отсутствии данных на входах второго слагаемого содержимоесумматора 46,Таким образом, в результате выполнения вышеизложенньцг, операций оказалось подготовленным к выводу слово,состоящее из номеров матрицы, строки,координаты середины кластера и числасоседних единиц в кластере, соответственно содержащихся на выходах счетчика 5, сумматоров 147, 49 и 148.Сигнал готовности этого слова к выводу формируется по цепи: шифратор 1 О, 5 1441484 6элемент ИЛИ 82 селектора 3, выдели- ное наличие сигнапо иа выходе 78 пе.тель 88 положительного перепада, эле- лектора 3 и на выходе 60 селектора 2,менты И 87 и ИЛИ 83 и Б-вход тригге- При этом открывается элемент И Я. вра 123 блока 12, селекторе 4 и устанавливает в едиС установлением триггера .123 в ничное состояние триггер 81, потенединичное состояние деблокируется циалом нулевого выхода которого блоэлемент И 129, пропускающий очеред- кируется элемент И 87, а сигналом сной тактовый импульс со входа 136 единичного выхода подготавливаются кблока 12 (вход 21 устройства) па вход 10 работе элементы И 85 и 86 и деблокистробирования (чтения) селектора 2 руется элемент И )45 блока 13, управдля чтения подготовленного слова на ляющий вычитанием едпницы из суммавнешнее регистрирующее устройство, и тора 147, Одновременно с установлена вход формирователя 125, выход ко- нием в единичное состояние триггераторого подключен на входы сброса 15 81 запускается формирователь 89, котриггеров 11 и 81 в селекторе 4 и торый вырабатывает сигнал стробировход элемента ИЛИ. 127 блока 12, с вы- вания на входы групп 150 и 151 элехода 139 которого он подается на вход ментов И блока 13 для перезаписи55 селектора 2 для сброса разрядов данных первой половины кластера с вывыведенного кластера, К-вход триггера 20 ходов сумматоров 149 и 146 в регист 123 и на вход 97 запуска входного ры 153 и 152, Затем сигнал через неодновибратора 79 (входы элемента ИЛИ обходимую для перезаписи задержку фор 163 и элемента 164 задержки) селек- мирователя 90 через элемент ИЛИ 2127тора 4, блока 12 подается на В.-вход триггераВ езультате этого происходит бло Б 123, вход одновибратора 79 и вход 55Ркировка работы элемента И 129 и сброс селектора 2,данных выведенного кластера, а с В результате этого в селекторе 211 11окончанием срабатывания одновиб ра то - сбрасываются в 0 разряды , содержара 7 9 осуществляется выделение в с е- щие первую часть соседних единиц клалекторе 2 данных очередного кла с т е ра , 30 с т е ро в, а в с еле к то р е 3 через з аЕсли единица этого кластера н е б уде т де ржку элемента07 о с ущес твля е тс ясодержаться в последнем тридцать в то - выдел ение соседнего разряда с инфо рнром разряде селектора 2, то вывод мацией и чтение с соответствующеиего данных произойдет в вышеописан- ему строки данных в модуле 26 на сеном порядке, Далее, если этот клас- лектор 2 в вышеописанном порядке,тер в селекторе 2 будет последним, то При этом, если кластер действитепьпосле .его сброса происходит его очи- но оказался расчлененным, то появлястка от информации, а сигналом с вы- ется высокий потенциал на выходе 61хода схемы 58 деблокируется элемент селектора 2 и осуществляется деблоИ 105 формирователя 6, который про кировка элемента И 86, а через элепускает с выхода элемента 107 за- мент НЕ 80 - блокировка элемента И 85держки сигнал селективного сброса,в селекторе/поступающий также на вход 74 селек- В результате этого сигнал готовтора 3 и вход запуска одновибратора ности числа к выводу, вырабатываемыи106 45 в вышеописанном порядке выделителемВ результате этого происходит 88, через элемент И 86, формировасброс в "0" разряда селектора 3, со- тель 92 и элемент ИЛИ 83 устанавлиответствующего строке, вывод данных . вает в единичное состояние триггеркоторой завершен, и осуществляется 123 в блоке 12,выделение очередной строки (разряда) ВО При этом на выходе шифратора 8 бусо значающей информацией и чтение ее дет номер А= А = О, и, следоваданных на селектор 2 в порядке, опи- тельно, на входах первого слагаемогосумматора 149 в блоке 13 будет значеОднако при распределении единиц ние, записанное в резисторе 153, Накластеров на границе двух соседних 55 входе и выходе сумматора 146 будетстрок порядок работы устройства нес- значение В = В, равное номеру разряколько изменитгя, Первыми признаками да, занимаемого старшей единицей клараспределения единиц на границе двух стера, численно равного числу соседсоседних строк является одновремен- них единиц во второй половине класИспользование предлагаемого устройства приводит к исключению потребности в программах кодирования дан 7 1441484 8терн, следовательно на входах первого выделен первый по порядку кластер,слагаемого сумматора 148 будет зна- единицы которого не подлежат объедичение, равное В, на входах второго нению, поэтому импульс, вырабатывае.его слагаемого - значение предыдущей мый по цепишифратор 10, элементразности В - А , записанное в ре-ИЛИ 82, вьделитель 88, через элемент5гистр 152 и численно равное числу со- И 85 и элемент ИЛИ 163 подается наседних единиц в первой половине клас- сброс в "0" триггера 165 одновибратера, а на выходе сумматора 148 будет тора 79, снимающего в этом состоянииих сумма, равная В - А, + В, выходные сигналы с селектора 2 безразрушения в нем информации на вреТак как на входе второго слагае- мя вывода данных с регистра .152, амого сумматора 149 будет, значение затем через элемент И 15 и элементВ /2, то на выходах сумматоров 149 . ИЛИ 83 - на установку в единичное сои 148 будут получены результирующие 5 стояние триггера 123.значения: Вывод слова, записанного в регистВ -А ры 152 и 153 блока 13, происходит в2 вьппеописанном порядке с последующимсбросом их в "0" сигналом, подаваеВ -А;+В, мым с выхода формирователя 125 блокачисленно равные координате середины 12. Этот же сигнал через элемент ИЛИрасчлененного кластера и числу сосед-127 каждый раз поступает на сброс вних в нем единиц (выходы 161 и 160 исходное состояние триггера 123 и наблока 13).вход 55 селектора 2 для сброса выве 25 денных данных и поиска новых. ЗаверОднако в зависимости от числа со- шится вывод данных события из модуляседних единиц и их распределения на 26 с.достижением в нем конечной матгранице двух соседних строк номер за- рицы, устанавливаемой переключателемрегистрированной строки потребует 30, сигнал с выхода которого черезкоррекции, так как координата сере- ЗО элементы ИЛИ 126 и И 128 подаетсядины кластера может принадлежать или на Б-вход триггера 122, разрешающепредыдущей строке или вновь считан- го регистрацию данных очередного соной строке, Во втором случае резуль- бытия в элементы памяти модуля 26. Петат будет соответствовать реальному, риодические запуски и выключения уста в первом случае из номера строки - ройства из режима регистрации и вы 35должна быть вычтена единица, Для вы- вода могут производиться сигналамичитания в этих случаях единицы ин- на входы 18 и 19 (входы 131 и 132версный выход переноса сумматора 149 блока 12).через элемент И 145, управляемый по- Таким образом, благодаря выведе 8тенциалом с прямого выхода триггера 40 нию координат середин класте ов иРселектора 4, подключен к входу вы- числа соседних единиц в них независичитания единицы в сумматоре 147, В мо от их количества и распределениярезультате этого на. выходах 60 - на границах двух соседних строк,162 блока 13 всегда будет получаться причем данные нерасчлененных кластерезультат, соответствующий реальным 45 ров выводятся за один. такт, а расчлезначениям номеров строк, координат ненных - за два такта, в устройствесередин кластерови числа соседних сокращено среднее число тактов, неединиц в них. При отсутствии в сосед- обходимых для поиска. одного значаней строке второй половины кластера щего. бита информации с 1 55 о 0 66Ф в д )триггер, 42 селектора 2 будет в нуле При этом практически при любых коливом состоянии, при котором выводу чествах соседних единиц и условия ихна внешнее устройство подлежат дан- распределения данные о кластерах вынные первои половины кластера, запи- " водятся в виде одного слова чем исанной в регистр 152 блока 13. В та- достигается дальнейшее сжатие инфорких случаях потенциалом с выхода 61 55 мации по объему,селектора 2 будет заблокирован эле 1мент И 86 в селекторе 4 и через элемент НЕ 80 деблокирован элемент И,85.Однако в селекторе 2 при этом будетных о кластерах в ЭВМ в процессах последующей обработки информации,1, Устройство ассоциативного кодирования и объемного сжатия информации, содержащее блок памяти, первые и вторые выходы которого соединены с йервыми входами соответственно первого и второго селекторов кода, первые группы выходов которых подключены к входам одноименных и 1 ифраторов, третий шифратор, счетчик, триггер, элемент И, второй выход первого селектора кода соединен с первьм входом первого формирователя импульсов, третий выход блока памяти подключен к первому входу блока управления, второй - четвертый входы которого являются входами соответственно начала цикла, конца цикла и сброса устройства, первый и второй выходы блока управления являются одноименными управляющими выходами устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены третий селектор кода, второй формирователь импульсов, блок преобразования кодов, блок ключей и первый и второй элементы задержки, выходы первого шифратора соединены с первыми входами блока преобразования кодов, первые входы блока памяти подключены к первым выходам второго селектора кода второй выход которого соединен с первыми входами второго формирователя импульсов и элемента И, выходы второго шифратора подключены к вторым входам блока преобразования кодов и блока памяти, третьи выходы первого селектора кода соединены с первыми входами третьего шифратора, выходы котс- рого подключены к третьим входам блока преобразования кодов и первым входам третьего селектора кода, четвертый выход первого селектора кода соединен с вторыми входами третьих шифратора и селектора кода, первый выход которого соединен с вторым входом первого селектора кода, первый и второй выходы первого формирователя импульсов подключены к второму и третьему входам второго селектора кода, третий выход которого и пятый выход первого селектора кода подключены к третьему и четвертому входам ства,2, Устройство по ц,1, о т л и - ч ающ е е с я тем, что блок памяти содержит запоминающий модуль, перьую и вторую группы ключей, дешифра-" тор переключатель, первый одновибратор и соединенные последовательно элемент ИЛИ, второй одновибратор и элемент задержки, выход которого соединен с управляющим входом первой группы кщочей, выходы которых под( 1441484 1 Цтретьего селектора кодавторой итретий выходы которого подклю 1 ены кчетвертому и пятому входам блока Ф о р м у л а и з о б р е т е и и я образования кодов, первые - третьивыходы которого соединены с одноименными информационнь 1 ми входами блокаключей, третий выход блока управления соединен с пятым входом третьегоселектора кода, третыю входом первого селектора кода и вторым входомпервого формирователя импульсов, третий выход которого подключен к второму входу второго формирователя импульсов, выход которого соединен свходом первого элемента задержки ипервыми входами триггера и счетчика,выходы которого подкл 10 чень к третьимвходам блока памяти и четвертью информационным входам блока ключей,четвертый выход блоха управления соединен с четвертыми входами первогои второго селекторов кода, третьимвходом второго формирователя импуль 25 сов и вторьп 1 входом счетчика выходпервого элемента задержки непосредственно и через второй элемент задержки подключен соответственно к четвертому входу блока памяти и второмуЗО входу элемента И выход которого соединен с шестым входом третьего сегектора кода, четверть:й и пятый выходыкотор 01 О подкл 10 чень к Гятому и пестОму входам блока управления, пятыйЗВ выход которого соединен с седьмым входом третьего селектора кода, 111 естымвходом блока преобразования кодов ивторым входам триггера, выход которого подключен к пятому хнформационно 4 О му входу блока клю:ей шестой и седьмой выходы блока управления соедине=ны с первым и вторьм угравляющимивходами блока ключей, выходы котороГО явля 10 тся информацио 1 ньгми выходами4 устройства, пятые входы блока памятиявляются информационными входами устройства, седьмой вход блока управления является тактовым входом устройк,кч Вк ,11.х .1 4 В1 дщего иля, ыхВця В 1 рати ра соединен. с В ходя 1 Ие реклюа тепя и Второй группы ключей, Выхд. которых ц вы 5ход первого одцовибратора подключенысоответственно к Вторым и третьемувходам запоминаюпего модуля, информационные входы первой группы ключей,входы элемента ИЛИ, входы децфратора и вход первого одцовибратора являются соответственно первыми - третьими и четвертым входами блока, четвертые входы запомицаощего модуляявляются пятыми входами блока, первые и вторые выходы запоминающего модуля и выход переключателя являютсясоответственно первыми, вторыми итретьим выходами блока,3. Устройство по ц,1, о т л и ч аю щ е е с я тем, что первый селектор кода содержит первую в пят группы элементов И, первую и вторую группы элементов ИЛИ, группу элементовНЕ, резистор, источник постоянного 25напряжения и триггеры, Б-входы которых являются первыми входами селектора, инверсный выход первого триггера соединен с первым входом первого элемента И второй группы, второй 30вход которого объединен с первым входом первого элемента И первой группыи является вторым входом селектора,выход первого элемента И первой группы является нулевым выходом первойгруппы выходов селектора, инверсныйвыход 1.-го триггера (ь = 2, и, и + 1разрядность первых входов селектора)подключен к первым входам -го элемента И второй группы и (1-1)-го зле в 40мента И пятой группы,.инверсный выход (и+1)-го триггера соединен с первым входом и-го элемента И пятойгруппы, выход (д)-го элемента Ивторой группы подключен к второму 45входу З.-го элемента И второй группыи первому входу .-го элемента И первой группы, выход и-го элемента Ивторой группы соединен с первым входом (и+1)-го элемента И первой группы, выходы второго в . (и+1)-го элементов И первой группы соединены спервыми входами соответственно первого - и-го элементов ИЛИ второйгруппы яВляются перВым и м Выхо 55дами Первой группы выходов, первыевходы элементов И третьей группы объединены и являются третьим входом,селектора, Выход элементов И греть 84 12ей группы соелццеи с первщи Входами одноименных элементов ИЛИ первой группы, вторые входы которых объединены и являются четвертым входом селектора, выходы элементов ИЛИ первой группы соединены с К-Входами одноименных триггеров, выходы элементов НЕ группы подключены через резистор к выходу источника постоянного напряжения и являются вторым выходом селектора, выходы элементов ИЛИ второй группы соединены с первыми входами одноименных элементов И четвертой группы, выход (-1)-го элемента И четвертой группы подключен к вторым входам -х элементов И третьей и пятой групп и 1-го элемента ИЛИ второй группы, выходы элементов И пятой груп - пы являются третьими выходами селектора, выход и-го элемента И четвертой группы подключен к второму входу (и+1)-го элемента И третьей группы и является четвертым выходом селектора, прямой выход первого триггера подключен ко входу первого элемента НЕ группы, вторым входам первых элементов И первой, третьей и пятой . групп и первого элемента ИЛИ второй группы и является пятым выходом селектора, прямые выходы второго (и+1)-го триггеров подключены к входам одноименных элементов НЕ группы и вторым входам одноименных элементов И первой группы и первого - и-го элементов И четвертой группы.4, Устройство по п.1, о т л и ч аю щ е е с я тем, что второй селектор кода содержит первую - четвертую группы элементов И, группу элементов ИЛИ, группу элементов НЕ, первый и второй резисторы, источник постоянного напряжения и триггеры, Я-входы которых являются первыми входами селектора, инверсный выход 1-го триггера Ц - 1,и, и+1 - разрядность первых входов селектора) соединен с первым входом -го элемента И второй группы, выходы первого - (и)-го элементов И второй группы подключены к первым входам второго - и-го элементов И первой и вторым входам второго - и-го элементов И второй группы, Выход и-го элемента И второй группы соединен с первым входом (и+1)-го элемента И первой группы, первый вход первого элемента И первой группы и второй вход первого элемента И второй группы объединены и являются вторым вхо1)Ь 1) 15 20 35 40 д) )м с еек та )а и ) ямой еых 7 д и Р 1 во) триг ера падкпк)чец к входу перОго элемента НЕ группы и второму входу первого элемента И первой группы, прямой выход (1+1)-гэ триггера сое 5 лицеи с входом (1+1)-го элемента НЕ группы, вторым входам (1+1)-го элемента И первой группы и первым входам -го элемента И четвертой группы,первые входы элементов И третьейгруппы объединены и являются третьим входом селектора, выходы элементов И третьей группы соединены с первымивходами элементов ИЛИ группы, вторыевходы которых Объединены и являютсячетвертым входом селектора, выходыэлементов ИЛИ группы соединены с Евходами одноименных триггеров, выход 1-го элемента И первой группы подключен к вторым входам 1-х элементов И третьей и четвертой групп и является Ц)-м выходом первой группы выходов селектора, выход (и+1)-го элемента И первой группы соединен с вто рым входом (и+1)-го элемента И третьей группы и является п-м выходом первой группы выходов селектора, выходыэлементов НЕ группы объединены с первыми выводом первого резистора и являются вторым выходом селектора, выходы элементов И четвертой группы через второй резистор подключены к второму выводу первого резистора и выходу источника постоянного напряжеция и являются третьм выходом селектора, 5 Устраиства ца пе 1 5 0 т л и ч а ю щ е е с я тем, что третий селектор каца содержит одцовибратор, первый - четвертый форм 1 раватели задержанных импульсов, выделитепь положительного перепада, триггер, эпемент НЕ, первый - четвертый элементы И, первый и второй элементы ИЛИ, входы первого элемента ИЛИ являются первыми входами селектора, выход первого элемента ИЛИ соединен с входом выделителя положительного перепада, выход которого подключен к первым входам второго - четвертого элементов И, первый и второй входы первого элемента И являются вторым и третьим входами селектора, выход первого элемента И соединен с первым входом триггера, вход элемента НЕ объединен свторым Входом треп га )лемента И иявляется четвертым Вход)м селектора,ВыхОд эленет НЕ ссэедВец с в горымвходам второго .элемента И, Выход ко)Я 4 ), тр)Г) цодк 1 ючец к е)5 дурс 1:е о фаэмн 1 ОВатечя зяце)жа 1 Во) )У 71 гя и упранляющелу входу однав)бра; )а, иефореациоц 11 ый вход которого яв) яется пятым входом селектора, первый вход второго элемента ИЛИ и второй вход триггера являются соответственно шестым и седьмым входами селектора, первый выход триггера соединен свторым Входам четвертого элемента И,выход которого подключен к второмувходу второго элемента ИЛИ, выходтретьего элемента И соединен с входом четвертого формирователя задержанного импульса, выход одновибратора является первым выходом селектора, второй выход триггера подключен к третьим входам второго и третьего элементов И, входу первого формирователя задержанного импульса иявляется вторым выходом селектора,выход первого формирователя задержанного импульса соединен с входомвторого формирователя задержанногоимпульса и является третьим выходомселектора, выход второго формирователя задержанного импульса являетсячетвертым выходом селектора, выходытретьего и четвертага формирователейзадержанного импульса соединены стретьим и четвертым входами второгоэлемента ИЛИ, выход которого явпяе; -ся пятым выходом селектора,6. Устройство по п,1, а т и ич а ю щ е е с я тем, что блок преобразования кодов содержит первый ивторой регистры, первый - четвертыйсумматоры, первую и вторую группыэлементов И, элемент И и группу элементов ИЛИ, первые входы которой соответственно объединены с первымивходами первого сумматора и являютсяпервыми входами блока, первые входывторого и вторые входы первого сумматоров являются соответственно вторыми и третьими входами блока, выходы первого сумматора подключены кпервым входам третьего и четвертогосумматоров и первой группь) элементовИ, выходы которых соединены с инфор-.мационными входами первого регистра,выходы которого псдк.;ючены к вторымвходам третьего сумматс)ра выходы которого являются первыми выходами блока, выходы группы элементов ИЛИ соединець с вторыми входами четвертогосумматора, выход переполнения которого подключен к первому входу зле 1 1441мент,. И, второй вход которого является четвертым входом блока, выходы разрядов четвертого сумматора соединеныс первыми входами второй группы эле 5ментов И и являются вторыми выходамиблока, выходы элементов И второйгруппы подключены к информационнымвходам второго регистра, выходы которого соединены с вторыми входами групОпы элементов ИЛИ, вторые входы группэлементов И и управляющие входы регистров соответственно объединены иявляются пятым и шестым входами блока, выход элемента И соединен с вто"рым входом второго сумматора, выходы которого являются третьими выходами блока,7, Устройство по п,1, о т л и -ч а ю щ е е с я тем, что блок управленин содержит первый - третий триггеры, первый и второй формирователизадержанного импульса, первый и второй элементы И, первый и второй элементы ИЛИ первый вход первого элемента ИЛИ является первым входом блока, второй вход первого элемента ИЛИобъединен с Б-входом первого триггера и является вторым входом блока,К-вход первого триггера является 30третьиц входом блока, выход первогоэлемента ИЛИ соединен с первым вхоц 8416дом первого элемента И, выход которогоподключен к Б-входу второго триггера,К-вход которого объединен с входомпервого формирователя задержанногоимпульса и является четвертым входомблока, первый вход второго элементаИЛИ является пятым входом блока,Б-вход третьего триггера являетсяшестым входом блока, прямой выходтретьего триггера соединен с первымвходом второго элемента И, второйвход которого является седьмым входом блока, прямой и инверсный выходывторого триггера являются первым ивторым управляющими выходами блока,выход второго элемента ИЛИ соединенс К-входом третьего триггера и является третьим выходом блока, выходпервого формирователя задержанногоимпульса является четвертым выходомблока, выход второго формирователязадержанного импульса соединен с вторым входом второго элемента ИЛИ иявляется пятым выходом блока, выходвторого элемента И соединеч с входомвторого Формирователя задержанногоимпульса и является шестым выходомблока, прямой выход первого триггерасоединен с вторым входом первого элемента И и является седьмым выходсмблока,