Устройство для контроля функционирования логических блоков

Номер патента: 1432528

Авторы: Кондратеня, Старовойтов, Шуляк

Есть еще 5 страниц.

Смотреть все страницы или скачать ZIP архив

Текст

К РЕСП ц 4 С 06 Р 11/22 ГОСУДАРСТВЕННЫЙ НОМИТЕ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И Вв.%" 13" 1ТЕЗИ.фк 1 е й% ВИЛИОТЕКА ПИСАНИЕ ИЗОБРЕТЕНА ВТОРСКОМУ СВИДЕТЕЛЬСТВУ к ных б во, с памят мируе.Старовойто СССР1987.ФУНКЦИО цифров ет быть нкциони одержащих произслужив ехники(72) Г,Н,Кондратеня, А,Яи Л.Н.Шуляк (53) 68 1.34 (088.8) (56) Авторское свидетельство В 1327107, кл. С 06 Р 11/22, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯНИРОВАНИЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится квычислительной технике и можиспользовано для контроля фурования логических блоков, сБИС ОЗУ (памяти), в условияхводства и при техническом обнии средств вычислительной т автоматики, Целью изобретения являет ся расширение функциональных возможностей устройства путем обеспечения онтроля и диагностики последовательлоков, С этой целью в устройстодержашее счетчик адреса, блок и, дешифратор команд, программый формирователь серий импульсов, блок управления, счетчик тестовых наборов, генератор импульсов, блок синхронизации, блок индикации, элемент сложения по модулю два, пере ключатель, дешифратор контактов, М программируемых узлов согласования и два элемента И, введены сигнатурный анализатор, генератор тестов, коммутатор и блок сравнения, 9 ил.1 табл.1432528аер БрасБра дс Тес оса1432528 7 алие ор Е.Папп орректорГ Решетни Заказ 544 краж 704 исное ВПИИПИ Государственного по делам изобретений13035, Москва, Ж, Рауш Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная Составитель Г ТехредМ.Дидык омитета СССР открытийая наб., д, 1432528Изобретение относится к цифровойвычислительной технике, может бытьиспользовано для контроля функционирования логических блоков, содержащих БИС ОЗУ (памяти), в условиях производства и при техническом обслуживании средств вычислительной техники,и автоматики и является усовершенст"вованием устройства по основному авт. 10св. У 1327107.Цель изобретения - расширениефункциональных воэможностей путемобеспечения контроля и диагностикипоследовательностных блоков, .15На фиг. 1 представлена структурная схема устройства для контроляфункционирования логических блоков,содержащих БИС памяти на фиг. 2 -пример выполнения блока управления; 20на фиг. 3 - пример выполнения дешифратора команд; на фиг. 4 - пример выполнения коммутатора; на фиг. 5 -пример выполнения блока индикации;на фиг. 6 - пример выполнения сигнатурного анализатора; на фиг. 7 - пример выполнения блока сравнения; нафиг. 8 - пример выполнения программируемого узла согласования; нафиг, 9 - пример выполнения генератора тестов.Устройство для тестового диагностирования логических блоков, содержащихБИС памяти (фиг.1), содержит счетчик1 адреса, блок 2 памяти, дешифратор3 команд, программируемый формирователь 4 серий импульсов, блок 5 управления, счетчик 6 тестовых наборов,генератор 7 импульсов, блок 8 синхронизации, блок 9 индикации, элемент10 сложения по модулю два, переключатель 11, дешифратор 12 контактов,программируемые узлы 13,13 я согласования по числу контактов объекта контроля, объект 14 контроля, сигнатурный анализатор 15, генератор 16тестов, коммутатор 17, блок 18 сравнения, элементы И 19 и 20,Устройство имеет выходную шину 21блока 2 памяти, третий 22, второй 23 и четвертый 24 выходы дешифратора 3 команд, пятый выход 25,цешифратора команд, первый выход 26 дешифратора команд, первый и второй выходы 27 и 28 программируемого формирователя 4 серий импульсов, первый 29, второй 30 и третий 31 выходы блока 5 управления, выход 32 счетчика б тестовых наборов, выход 33 генератора 7 импульсов, первый 34, второй 35, третий 36 и четвертый 37 выходы блока 8 синхронизации, выход 38 элемента 10 сложения по модулю два, выход 39 переключателя 11, выходы 40,40 я дешифратора 12 контактов (по числу контактов объекта контроля), вторые выходы 41.,41 я программируемых. узлов 12 согласования, третьи выходы 42,42 я программируемых узлов 13 согласования, первые выходы 43 431 программируемых узлов 13 согласования, один из выходных контактов 44 объекта 14 контроля, группу выходных контактов 45 объекта 14 контроля, выход 46 сигнатурного анализатора 15, первый выход 4747 у (выход адреса) генератора 16, второй выход 48,48. (выход записи) генератора 16, третий выход 49 (выход данных) генератора 16, четвертый и пятый выходы 50 и 51 (выходы признака теста и признака разрешения) генератора 16, выходы 52,52 н коммутатора 7, выход 53 блока 18 сравнения, выход 54 первого элемента И 19, выход 55 второго элемента И 20.Блок 5 управления фиг,2) содержит элемент НЕ 56, кнопку 57, 0-триггер 58, элемент 59 индикации, элемент НЕ 60, элемент 2 И-НЕ 61, элемент И 62, переключатели 63 и 64, элемент 2 И-НЕ 65, элемент НЕ 66, элементы 2 И-НЕ 67 и 68, элемент 2 И 69, переключатель 70, элемент НЕ 71, кнопку 72.Дешифратор 3 (фиг,З) содержит элемент 2 И-НЕ 73, девятипозиционный дешифратор 74 двоичного кода.Коммутатор 17 (фиг.4) содержит разъем с контактами 47, -47, 48, -48 т, 49 и разъем с контактами 52-52.Блок 9 индикации (фиг.5) содержит элементы 75, 7676 индикации, индикаторы 77 и 78 цифровые, П-триггер 79, элемент 80 индикации, КБ- триггер 81, элемент 82 индикации, элемент ЗИ 83, КБ-триггер 84, элемент 85 индикации, КБ-триггер 86, элемент 87 индикации.Сигнатурный анализатор 15 (фиг.б) содержит элемент 88 сложения по модулю два, элемент 2 ИИ-ИЛИ 89, регист-. ры 90-93 сдвига. Блок 18 сравнения (фиг,7) содержит элементы 94,94 ц сложения по модулю два, элементы 2 И 95, -95 ц Р-триггеры 96,96 и, 1432528Узел 13 согласования (Фиг.8) содержит четырехразрядный триггерный регистр 97 с общим входом синхронизации, двухразрядный триггерный регистр98, первый регистр 99, элемент НЕ 100, диод 101, реле 102, элементы 2 И-НЕ 103 и 104 формирователь 105 уровней ТТЛ с тремя состояниями по выходу, второй резистор 106, преобразователь 10 107 уровней ТТЛ - ЭСЛ, преобразователь 108 уровней .ЭСЛ-ТТЛ, элемент 109 сложения йо модулю два, элемент 2 И 110,. -триггер 111, элемент 112 индикации. 15Генератор 16 тестов (фиг,9) содержит У-разрядный триггерный регистр 113, У-разрядный двоичный счетчик 114, У-разрядный триггерный регистр 115, элемент 2 И 116; Р-триггер 117, 20 делитель 118 частоты, мультиплексор 119, Р-разрядный двоичный счетчик 120, дешифратор 121.Генератор 16 тестов предназначен для формирования алгоритмического 25 теста проверки функционирования БИС памяти, встроенных в логические блоки, имеет первый информационный вход, непосредственно соединенный с шиной блока памяти, По этому входу в генератор 16 поступает информация в двоичных кодах об объеме проверяемого ОЗУ (памяти) и о частоте проверки. Генератор 16 имеет вход начальной установки, соединенныи с выходом 30 бло,ка 5 управления, вход приема импульс ных сигналов, соединенных непосредственно с выходом 33 генератора им-, пульсов, вход запуска, соединенный с выходом 24 дешифратора командф входы записи информации, соединенные с группой выходов 25 дешифратора 3 команд. Генератор 16 имеет выходы для формирования сигналов "Адрес" 47 -47. "Запись" 48,-48 т, "Данные" 49, соединенные с входами коммута"гора. На выходе 50 генератора 16 формируется сигнал - "Вкл.алг,теста" (включение алгоритмического теста), поступающий на входы блока 5 управления и блока 9 индикации, 50Выход 51 генератора 16 предназначен для подачи сигнала стробирования блока 18 сравнения и сигнатурного анализатора 15 (сигнал "Строб" ) .На фиг. 9 приведен пример выполне;55 ния генератора 16, реализованного на микросхемах серии 531 Генератор формирует тест, состоящий из чередования записи нулей иединиц по все му объему ОЗУ (памяти), т.е. по всем нечетным адресам будут записаны "единицы , а по всем четным - "нули", Однако в устройстве для тестового диагностирования логических блоков, содержащих БИС ОЗУ, могут быть использованы любые другие алгоритмические тесты типа "бегущий ноль", "бе" гущая единица", "марш", "дожди", "галоп", запись фона "нулей", запись фона "единиц" и т.п, В каждом конкретном случае меняется аппаратная реалйзация генератора 16 при сохранении назначения и количества входов и выходов.Коммутатор 17 предназначен для обеспечения подачи сигналов генератора 16 на любой из программируемых узлов 13 согласования, Это связано с тем, что соответствующие адресные и информационные входы и входы записи БИС ОЗУ, встроенной в логический блок, могут быть заведены на разные контакты логического блока. Приведенный на Фиг. 4 пример выполнения коммутатора 17 иллюстрирует, что он состоит из двух соединителей, на один из которых поданы сигналы генератора 16 (выходы 47, -47, 48,-48;., 49), а контакты второго разъема непосредственно соединены с восьмыми входами программируемых узлов 13 согласования,Коммутация сигналов осуществляется вручную проводными перемычками, либо специальным для каждого объекта контроля устройством, состоящим из двух соединителей с необходимой коммута" цией. Блок 18 сравнения предназначендля Формирования результатов проверки функционирования БИС ОЗУ на каж,дом такте алгоритмического теста. Онимеет вход сброса в исходное состояние, связанный с выходом 30 блока 5управления, вход приема сигнала"Строб" с выхода 51 генератора 16 игруппу информационных входов, каждыйиз которых с помощью проводных перемычек может быть соединен с любымивыходами БИС ОЗУ объекта контроля.Выход блока 18 сравнения соединен непосредственно с входами элементовиндикации "Брак ОЗУ" блока 9 индикации. Блок 18 сравнения может бытьреающзован на элементах 531 ТМ 2,531 ЛП 5,Сигнатурный анализатор 15 предназначен для проверки функционированиякак всего логического блока, так ивстроенных БИС ОЗУ, а также для поиска дефектов в логических блоках.Сигнатурный анализатор 15 имеетвход начальной установки, соединенный непосредственно с выходом 30 блока 5 управления, вход пуска, соеди" 1 Оненный с выходом 31 блока 5 управления, вход разрешения, соединенныйнепосредственно с выходом 51 генератора 16, вход записи результата, соединенный с выходом 37 бпока 8 синхронизации и информационный вход,который соединяется с любым иэ выходов объекта контроля. Выход анализатора 15 соединен с входами "Сигнатура" блока 9 индикации. Сигнатурный 20анализатор может быть реализован намикросхемах серии 155 или 531,Сигнатурный анализатор 15 в уст"ройстве может функционировать в двухрежимах - режиме формирования сигнатуры с выхода БИС ОЗУ при подаче алгоритмического теста на объект контроля и режиме формирования сигнатурыс любого контакта объекта контроляпри подаче детерминированных тестовиз блока памяти устройства.В первом режиме синхронизация сигнатурного анализатора 15 осуществляется сигналом генератора 16, во втором случае - сигналом ЗП РЕЗ (записьрезультата) с выхода 37 блока 8 синх 35ронизации,Во втором режиме работы сигнатурного анализатора выполняется поискдефекта в логических блоках на детерминированных тестах снятием сигнатурс их контактов и сравнением с эталон"ными значениями сигнатур для этихконтактов.Устройство работает следующим образом.При отсутствии в контролируемыхлогических блоках БИС ОЗУ устройствоработает аналогично известному устройству. Программа контроля кодируется аналогичным образом. Дпя обеспе 50чения контроля логических блоков,,содержащих БИС ОЗУ, программа контроля должна содержать в дополнение кшести командным словам известногоустройства три дополнительныекоманд ные слова, приведенные в таблицеЭтитри командных слова "Алг.тест", "Циклвыборки ОЗУ", "Объем ОЗУ" обеспечивают на определенном этапе прохождения программы контроля программирование генератора 16, прекращение считывания программы контроля из блока 2 памяти устройства и запуск алгоритмического теста. После окончания алгоритмического теста соответствующий сигнал с генератора 16 обеспечивает запуск блока 5 управления устройства для дальнейшего прохождения программы контроля.Если программа контроля логического блока включает прогон алгоритмического теста, то на определенном этапе прохождения ее из блока 2 памяти в дешифратор 3 команд поступают последовательно три командных слова. Первое из них содержит в адресном байте код команды "Объем ОЗУ", а в байте данных - код объема проверяемой БИС ОЗУ.Содержимое разрядов данных этого командного слова поступает непосредственно на первую группу входов .генератора 16 (фиг.9), По синхросигналу "Загрузка", формируемому на выходе 35 блока 8 синхронизации, на соответствующем выходе 25 дешифратора 3 команд появляется управляющий импульс, обеспечивающий запись информации об объеме БИС ОЗУ в регистр 113 генератора 16 (фиг.9).Второе командное слово, поступающее из блока 2 памяти, содержит в адресном байте код команды "Цикл выборки ОЗУ" (таблица), а в байте данныхкод команды "Цикл выборки БИС ОЗУ", Содержимое разрядов данных поступает непосредственно на информационный вход генератора 16. По синхросигналу "Загрузка" на соответствующем выходе 25 дешифратора 3 команд появляется управляющий импульс, обеспечивающий запись информации о цикле выборки БИС ОЗУ в регистр 115 генератора 16 (фиг.9).Третье командное слово содержит в адресном байте код команды "Алг.тест", По синхросигналу "Загрузка" на выходе 24 дешифратора 3 команд появляется управляющий импульс низкого уровня, который поступает одновременно на пятый вход блока 5 управления и второй вход генератора 16. При поступлении этого сигнала триггер 58 (фиг.2) сбрасывается в нулевое состояние и с выхода 31 снимается сигнал "Пуск", индикация "Пуск" выклю 143252810 20 Сигналы с выходов счетчика 120 поступают на адресные входы дешифратора 121. На выходах дешифратора 121 появляются в различные моменты време ни с дискретностью Тф сигналы 47-47 "Запись" и сигнал 51 "Строб", который снимается в данном примере реаличается, а в генераторе 16 триггер117 усганавливается в единичное состояние, тем самым обеспечивая запуск алгоритмического теста. Одновременно на выходе 50 появляется сигнал5(фиг.5).Снятие сигнала "Пуск" блокируетработу блока 8 синхронизации, приэтом синхросигналы по выходам 34-37не формируются (фиг. 1), т.е. блокирована работа счетчика 1 адреса, дешифратора 3 команд, счетчика Ь тестовых наборов. Информационные и стробирующие сигналы вырабатываются вгенераторе 16,После установки в единичное состояние триггера 117 (фиг.9) разрешается работа делителя 118 частоты,на выходах которого появляются импульсные последовательности сигналовРазличного периода следования. На выход мультиплексора 119 проходит таиз них, код которой задан в команде"Цикл выборки", записан в регистр115 и присутствует на адресных входах мультиплексора 119. Выбранная импульсная последовательность с периодом Т поступает на счетный вход двоичного счетчика 120, информация наустановочных входах которого определяет коэффициент пересчета счетчика,а значит,и период смены адреса на 35адресных выходах генератора 16. Синхросигнал смены адреса вырабатываетсяна выходе переноса счетчика 120 ипоступает на счетный вход двоичногосчетчика 114. Коэффициент пересчета 40счетчика 114 определяется количеством адресов проверяемой БИС ОЗУ, т.етой информацией, которая поступаетна установленные входы АОА свыходов регистра 113. На адресныхвыходах 47,47, счетчика 114 формируются сигналы "Адрес" входов АА,А, . Младший разряд счетчика114 одновременно является для приведенного примера генератора 16 выходом "Данные" 49. зации генератора 16 с предпоследнеговыхода дешифратора 121.Использование дешифратора 121 позволяет подать сигнал "Запись" напроверяемую БИС ОЗУ в любой момент сдискретностью Т в пределах периода%смены адреса на входах БИС ОЗУ. Минимальный интервал между окончаниемсигнала "Запись" и сигналом "Строб"равен Тф.Коммутатор 17 обеспечивает подачусигналов "Адрес", "Данные", "Запись"на восьмые входы тех программируемыхузлов 13 согласования, которые соединены с входами проверяемой БИС ОЗУ(Фиг. 1),Узел 13 согласования обеспечиваетпрохождение сигнала с входа 52 (фиг.8)через Формирователь 105 на выход 43,который связан с контактами проверяемого логического блока.В соответствии с выбранным режимом контроля информация с выходовпроверяемой БИС ОЗУ может подаватьсялибо на блок сигнатурного анализатора, либо на блок сравнения,Пусть выбран режим сравнения сэталонными данными. В этом случаевыход проверяемой БИС ОЗУ, т.е, соответствующий контак проверяемого логического блока коммутируется перемычкой на второй вход какого-либо изэлементов 94,-94 блока 18 сравнения(фиг.7). На первый вход этого элемента поступает эталонный сигнал формируемых данных с соответствующего выхода коммутатора 17, В каждом тактеалгоритмического теста происходитсравнение эталонной информации "Данные" и информации, записанной и считываемой в данном такте по соответствующему адресу в БИС ОЗУ, Сигнал"Строб" появляется после окончаниясигнала иЗапись", когда в БИС ОЗУ ужезаписана информация. К моменту прихода сигнала "Строб" на выходе элемента 94 установится результат сравнения эталонной и считанной из БИСОЗУ информации, который запишется втриггер 96 и на соответствующем выходе 53 будет установлен логическийуровень сигнала в соответствии с результатом сравнения. При несовпадении считываемой из БИС ОЗУ и эталонной информации на выходе 53 будет низкий уровень, включится, соответствующий элемент 76 индикации "Брак ОЗУ", Индикация "БракОЗУ" присутствует уже до конца прогона алгоритмического теста и отключение ее можно произвести только кнопкой "Сброс".Блок 18 сравнения и блок 9 индикации содержит не один, а Ы элементов сравнения и индикации для обеспечения контроля в режиме сравнения БИС ОЗУ, имеющих несколько выходов данных (например, при организации памяти 1 Кх 4, а также для обеспечения контроля не" скольких одноразрядных БИС ОЗУ с па; раллельно соединенными адресными ; входами).15В режиме сравнения сигнатур до прогона алгоритмического теста инфор,мационный вход сигнатуриого анализато 11 а 15 соединяется с требуемым контактом объекта 14 контроля (фиг.1).После запуска алгоритмического теста в каждом такте проверки информации с проверяемого контакта логического блока по выходу 44 поступает на пятый вход элемента 88 (фиг.6) и соответственно на каждом такте про, верки на выходе элемента 88 будетновая информация, поступающая на16-разрядный последовательный регистр, построенный на регистрах 90-93 сдви 30 га, стробирование регистра в режиме ,алгоритмического теста осуществляется сигналом "Строб", проходящим через элемент 2 И-ИЛИ 89.Группа выходов 45 непосредственно соединена с входами цифрового индика. 35 тора "Сигнатура" 77 (фиг.5), который индицирует на каждом такте проверки состояние регистра сигнатурного ана-. лизатора. Итоговая сигнатура с данного выхода объекта контроля индициру 40 ется после полного прохождения алгоритмического теста. После окончания алгоритмического теста на выходе счетчика,114 (фиг.9) появляется сигнал переноса, который через элемент И 116 поступает на вход сброса триггера 117 и обеспечивает останов генератора 16, т.е, блокируется работа счетчика 114 и делителя 118 частоты, одновременно с выхода 50 снимается сигнал "Вкл. алг. теста", соответственно выключается элемент индикации "Алг, тест" 75 (фиг,5), и триггер 58 пуска (фиг.2) устанавливается снова в единичное состояние. разрешая дальнейшую работу всего устройства. При обнаружении брака проверяемого логического блока и необходимости поиска дефекта в нем сигнатурный аналИзатор используется для получения сигнатур контрольных точек логического блока, которые оператор сравни вает с эталонными сигнатурами для этих точек блока, указанными в технической документации на логический блок.Сигнатура контролируемых точек логического блока получается каждый раз после однократного прогона теста.Коммутируя на информационный вход сигнатурного анализатора каждый раз новую точку логического блока, можно производить поиски дефекта в логических блоках.Формула и з о б р е т е и и яУстройство для контроля функционирования логических блоков по авт. св. У 1327107, о т л и ч а ю щ е е - с я тем, что, с целью расширения функциональных возможнобтей путем обеспечения контроля и диагностики последовательностных блоков, в него введены генератор тестов, коммутатор, блок сравнения и сигнатурный анализатор, причем выход блока памяти соединен с информационным входом генерато" ра тестов, четвертый выход дешифратора команд подключен к пятому входу блока управления и первому синхровходу генератора тестов, второй синхровход которого соединен с пятым выходом дешифратора команд, второй выход блока управления подключен к входу сброса генератора тестов и входам начальной установки сигнатурного анализатора и блока сравнения, выход генератора импульсов соединен с третьим синхровходом генератора тестов, выход адреса, выход записи и выходы данных которого подключены соответственно к первому и второму управляющим входам и информационным входам коммутатора, выход признака теста генератора тестов соединен с шестым входом блока управления и седьмым входом блока индикации, а выход признака разрешения генератора тестов подключен к входу разрешения сигнатурного анализатора и управляющему входу блока сравнения, информационный вход сигнатурного анализатора является входом1432528 12 Код команды Разряды данных00 н Не используются Конец теста Код задержки 01 н Задержка 02 н Код числа импульсовТо же СИ 1 03 н СИ 2 04 н СИЗ СИ 4 05 н Обн Не используютсяКод объема БИС ОЗУ Алг. тест 07 н Объем ОЗУ Цикл выборкиОЗУ Код цикла выборки ОЗУ 08 н Н - 16-ричная система представления информации. устройства для подключения к первомувыходу контролируемого логическогоблока, первый информационный входблока сравнения является входом устройства для подключения к второму выходу контролируемого логического блока, выход коммутатора соединен свосьмыми входами программируемых узлов согласования и вторым информационным входом блока сравнения, выходы блока сравнения и сигнатурного анализатора подключены соответственно к 5восьмому и девятому входам блока индикации, четвертый выход блока синхронизации соединен с входом записи результата сигнатурного анализатора, вход пуска которого подключен к тре тьему выходу блока управления.

Смотреть

Заявка

4222127, 06.04.1987

ПРЕДПРИЯТИЕ ПЯ М-5339

КОНДРАТЕНЯ ГРИГОРИЙ НИКОЛАЕВИЧ, СТАРОВОЙТОВ АЛЕКСЕЙ ЯКОВЛЕВИЧ, ШУЛЯК ЛЮДМИЛА НИКОЛАЕВНА

МПК / Метки

МПК: G06F 11/22

Метки: блоков, логических, функционирования

Опубликовано: 23.10.1988

Код ссылки

<a href="https://patents.su/13-1432528-ustrojjstvo-dlya-kontrolya-funkcionirovaniya-logicheskikh-blokov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для контроля функционирования логических блоков</a>

Похожие патенты