Устройство для сопряжения

1030791 соединены с выходом второго триггераи через третий элемент И с третьимвходом счетчика, выход которогосоединен с первым входом второготриггера., второй вход которого через первый элемент И соединен с четвертим входом блока н входом второго элемента И, выход первого триггера соединен с выходом блока и входом третьего элемента И. 2первого коммутатора, шестой и седьмой выходы блока управления соединены с четвертым и пятым входами буферной памяти 2.5 Недостатком известного устройстваявляется требование большого объемабуферной памяти, что усложняет устройство и снижает его эффективность..Целью изобретения является упрощ щенке устройства и повышение коэффициента использования оборудования.Поставленная цель достигаетсятем, что в устройство, содержащееблок ввода, информационный и устано-вочный входы которого являются входами устройства, первый выход которого соединен с первым управляющимвыходом блока ввода, второй управляющий выход которого соединен с первыми входами первого коммутатора,буферной памяти и блока управления,первый и второй выходы которого соединены с тактовыми входами блокаввода, первый информационный выходкоторого соединен с вторым входомпервого коммутатора, выход которогосоединен с первым входом второгокоммутатора, выход которого соединенс этоим входом буферной памяти, третий вход которой соединен с вторым ЗО информационным выходом блока ввода,генератор, выход которого соединенс вторым входом блока управления ипервым входом регистра сдвига, выходкоторого через сумматор соединен с 35 вторьп 4 выходом устройства, второйвход регистра сдвига соединен стретьим выходом блока управления,входом распределителя и первым входомпервого счетчика,. выход которого 4 О соединен с вторым входом второгокоммутатора, третий вход которогосоединен с четвертым выходом блокауправления и вторым входом первогосчетчика, первый, второй и третийвыходы распределителя соединены соответственно с входом сумматора, пер.вым входом второго счетчика и третьим входом блока управления, пятыйи третий эькоды которого соединенысоответстэенно с третьим входом пер вого коммутатора и вторам входомвторого счетчика, выход которогоблока управления соединены с четвертым и пятым входами буферной памяти,введены блок формирования командзадержек и регистр, причем выход буферной памяти через регистр соединенс третьим входом регистра сдвига ипервым входом блока Формирования команд задержек, выход которого соединен с четвертым входом регистра сдвига и четвертьм входом блока управления, восьмой выход которого соединен с входом регистра и вторым входомблока формирования команд задержек,.третий и четвертый входы которогосоединены соответственно с третьимвыходом блока управления и третьим 15выходом распределителя.Кроме того, блок Формирования команд задержек содержит счетчик, дватриггера, три элемента И, причемпервый выход блока соединен с информационным входом счетчика и первымвходом первого элемента И, второйвход которого соединен с вторым входом блока, третий вход которого соединен через второй элемент И с первыми входами счетчика и первоготриггера, вторые входы которых соединены с выходом второго триггера и через третий элемент И с третьим входомсчетчика, выход которого соединен спервым входом второго триггера,второй вход которого через первыйэлемент И соединен с четвертым входом блока и входом второго элемента И, выход первого триггера соединен с выходом блока и входом третьего элемента И.Ка фиг, 1 приведена блок-схемаустройства; на фиг, 2 - структураблока ввода; на фиг, 3 и 4 - структуры блоков управления и Формирования команд задержек.Устройство содержит блок 1 ввода,блок 2 управления, буферную память3, коммутаторы 4 и 5, распределитель6, регистр 7 сдвига, генератор 8,сумматор 9 регистр 10, блок 11 Формирования команд задержек, счетчики 12 и 13.Блок 1 содержит регистр 14, триггеры 15 и 16, дешифраторы 17 и 18,элементы И 19, ИЛИ 20, счетчик 21,коммутатор 22.Блок 2 содержит делитель 23 частоты, триггеры 24 и 25, коммутаторы26 и 27,Блок 11 содержит счетчик 28, триг-геры 29 и 30, элементы И 31-33.Устройство работает следующимобразом.Блок 1 под управлением блока 2обеспечивает ввод информации от ЭВИ 60в буферную память 3 по адресу, определяемому кодом на выходе блока 1.Основной тактовый авпульс от блока2 поступает на распределитель 6,вырабатывающий последовательность у строчных и кадровых синхросигналов в телевизионном стандарте, а также сигнал начала кадра. Информация с буферной памяти Э передается в регистр 10, откуда поступает в регистр 7 сдвига и блок 11, и если считанный код не является командой переноса, то его передача в регистр 7 разрешается. В случае постугления команд переноса запись кода в регистр 7 запрещена, а под управлениемсигналов блока 2 и распределителя 6 будет сформирована задержха в тактировании блоком 2 памяти 3, пронорциоиальная численному значению кода команды переноса. При этом обнуляется регистр 7. Чтение кодовых слов из памяти 3 осуществляется под управлением счетчика 13, который устанавливается в ноль под действием кадрового гасящего импульса с распределите- ля 6, а заполняется счетчик 13 импульсами с блока 2. Коммутатор 4 подключается к блоку 1 только во время приема им кодовых слов. Поэтому для регенерации информации в памяти 3 используется счетчик 12 и коммутатор 5, Информация с регистра 7 передается в сумматор, где накапливается и затем передается на средства отображения.Блок 1 работает следующим образом.При записи в регистр 14 кодового слова на триггер 15 подается логическая единица, и по тактовому импульсу от блока 2 он вырабатывает сигнал на дешиФрацию команд, подготавливая триггер 16 и дешифратор 17, Если принятый код относится к группе незаноминаемых команд, то на выходе элемента ИЛИ вырабатывается сигнал установки регистра 14 в исходное состояние, В процессе выработки этого сигнала осуществляется дешифрация команд дешифратором 18, который вырабатывает сигналы трех типов на счетчик 21 через коммутатор 22; Триггер 16 при записи неэапоминаемых команд не переключается. При записи запоминаемых команд сигнал установки в исходное состояния на выходе элемента ИЛИ 20 вырабатывается только после прохождения цнкла записи, что обеспечивается переключением триггера 16 и срабатыванием элемента Н 19 по сигналу с блока 2.Блок 2 работает следующим образомДелитель 23 делит частоту жпульсов с генератора 8 и Формирует новую последовательность импульсов, которая с помощью триггеров 24 и 25 и коммутатора 26 передается на различные выходы блока. При этом во время действия команд переноса сигнал от блока 11 и триггери 24 и 25 Удерживается в единичном состоянии при помощи коммутатора 27. Такое же действие оказывает сигнал с выхода рас 1030791прЕделителя 6 во время обратного хода строки и кадра.При приеме информации, подлежащей записи в память 3, на коммутатор 27 поступает сигнал от блока 1, исключающий на один цикл запрет тактирования памяти 3,Блок 11 работает следующим образом.Элемент И 31 по сигналам на входе блока определяет Факт записи в регистр 10 команды переноса во время прямого хода строки и кадра. По импульсу на его выходе триггер 29 устанавливается в единицу и сформирует совместно с триггером 30 и элементом И 33 сигнал записи кода в счетчик 28. Сдвинутая последовательность импульсов на входе элемента И 32, проходя через неГо, установит триггер 30 в единицу, что сигнализи.рует о начале исполнения командыпереноса, которая будет осуществляться в течение заполнения счетчика 28с учетом записанного в него кодаЗатем по тактовым импульсам установятся в исходное состояние (последовательно) триггеры 29 и 30,что сигнализирует об окончании командызадержки.1 ОИспользование изобретения позволит создавать дешевые устройства для отображения различной информации, так как требуется меньшийобъем бУферной памяти, а при равных объемах с известными устройствами позволяет в том же объеме хранить большее число информационных кадров, т.е. повысить эффективность устройства.ль Р. ЛачинТейер КоРРектоР Т. митр Редактор сн аз 5213/48 д, 4 5 илиал ППП "Патент", г, Ужгород. ул. Проектная, 4 Тираж ВНИИПИ Государс по делам иэо 035, Яосква, ЖПод венного комитета етений и открытий 5, Раушская наб