Цифровой преобразователь координат

(5 ИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ОСУДАРСТВЕННЫЙ НОМИТЕТ СО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(56) 1. Авторское свидетельство СССН 942004, кл, С 06 Г 7/548, 198 1.2, Авторское свидетельство СССРИ 943715, кл. С 06 Р 7/548, 1981.3. Авторское свидетельство СССРР 873239, кл, С 06 Р 7/548, 1981(54)(57) ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬКООРДИНАТ, содержащий первый и второй умножители, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок поразрядного кодирования, генератор функций и общийблок управления, .причем входы знаковых разрядов первой и второй группвходов преобразователя координат соединены с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно, выходы синуса и косинусагенератора функций подключены соответственно.к первым входам первого ивторого умножителей, вторые входы которых являются соответственно первойи второй группами информационных входов преобразователя"координат, о т -л и ч а ю щ и й с яф тем, что, с целью расширения функциональных возможностей за счет выполнения операциипреобразования прямоугольных координат при повороте осей, в преобразователь координат дополнительно введеныкоммутатор, дешифратор, первый и второй преобразователи кода, сумматор иэлемент ИЛИ, общий блок управлениясодержит семнадцать элементов И, пять ЯО 1141404 А элементов ИЛ 1, элемент ИЛИ-НЕ, четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и триггер, вход запуска преобразователя координат соединен с первыми входамипервого, второго, третьего элементов И и входом установки в 1" триггера общего блока управления, выходкоторого подключен к второму входупервого элементаИ общего блока управления, третий вход которого соединен с входом тактовых импульсовпреобразователя координат, а выходподключен к первым входам четвертогопятого, шестого и седьмого элементов Иобщего блока управления и к тактовомувходу блока поразрядного кодирования, фвторой вход четвертого элемента И об- уущего блока управления соединен с пер- %ффвыми входами восьмого, девятого, де- Ссятого и одиннадцатого элементов И,элемента ИЛИ-НЕ, первого элемента ИЛИобщего блока управления и с первымвыходом дешифратора, третий вход чет.вертого элемента И общего блока уп.равления подключен к вторым входамвосьмого и девятого элементов И общего блока управления и к выходупризнака начала формирования блокапоразрядного кодирования, второйвход второго элемента И общего блокауправления соединен с вторыми входами третьего элемента И и элемен-га ИЛИ-НЕ, первыми входами двенадцатого и тринадцатого элементов И, второго и третьего элементов ИИ общего блока управления, вторым выходомдешифратора и управляющим входомкоммутатора, третий информационныйвыход дешифратора подключен к второ.му входу первого элемента ИЛИ обще 114104,го блока управления, второй вход двенадцатого элемента И общего бло ка управления соединен с первым входом четырнадцатого элемента И общего блока управления и выходом конца формирователя блока поразрядного кодирования, выход восьмого элемента И общего блока управления подключен к первым входам пятнадцатого элемента И и четвертого элемента ИЛИ общего блока управления, второй вход ко,торого соединен с выходом двенадцатого элемента И и первым входом шестнадцатого элемента И общего блока управления, а выход подключен к первому входу пятого элемента ИЛИ общего блока управления и управляющему входу генератора функций, второй вход пятого элемента ИЛИ общего блока управления соединен с выходом элемента ИЛИ-НЕ и первым вхолом семнадцатого элемента И общего блока управления, а выход подключен к второму входу пятого элемента И общего блока управления, выход которого соединен с вторыми входами пятнадцатого, шестнадцатого и семнадцатого элементов И и счетным входом триггера общего блока управления, первый и второй входы первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ общего блока управления подключены соответственно к выходу старшего разряда блока поразрядного кодирования и к выходу знакового разряда сумматора, а выход соединен с вторыми входами шестого и седьмого элементов И общего блока управления, третьи входы которых подключены к выходу элемента ИЛИ, второй вход десятого элемента И общего блока управления соединен со знаковым разрядом первой группы входов преобразователя коорди-нат и первьвл информационным входом коммутатора, второй вход одиннадцатого элемента И общего блока управле.ния подключен к знаковому разряду второй группы входов преобразователя координат, выходы десятого и одиннадцатого элементов И общего олока управления соединены соответственно с первыми входами второго и третьего элементов ИСКЛОЧАНМЯЕ И 1 И общего блока управления, вторые входы которых соединены соответственно с выходами знаковых разрядов выходов синуса и косинуса генератора функций, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ общего блока управления подключен к второму входу тринадцатого элемента И общего блока управления, выход которого соединен с входом управления вьдачей первого преобразователя кода, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ общего блока управления соединен с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ общего блока управления, второй вход когорого подключен к выходу девятого элемента И общего блока управления, а выход соединен с вторым входом второго элемента ИЛИ общего блока уп. равления, выход которого подключен к второму входу четырнадцатого элемента И общего блока управления, выход которого соединен с входом управления вьдачей второго преобразователя кода, выход первого элемента ИЛИ общего блока управления подключен к входу установки режима первого преобразователя кода и к второму входу третьего элемента ИЛИ общего блока управления, выход которого соединен с входом установки режима второго преобразователя кода, выходы четвертого, пятнадцатого, шестнадцатого и семнадцатого элементов И общего блока управления являются группой сигнальных выходов преобразователя координат, выходы второго третьего, шестого и седьмого элементов И общего блока управления подключены соответственно к входам записи, установки, уменьшения и уве.- личения слока поразрядного кодирования, кодовый выход которого соединен с входом аргумента генератора функций и является первым кодовым выходом преобразователя координат, выход элемента ИСКЛ 10 ЧЙОЩЕЕ ИЛИ подключен к второму информационному входу коммутатора, третий и четвертый информационные входы коммутатора соединены со старшими разрядами третьей группы входов преобразователя координат, первый и второй информационнье выходы коммутатора и младшие разрядытретьей группы входов устройства подключены к кодовым входам блока поразрядного кодирования, первый и второй управляющие входы дешифратора являются входами задания режима работыпреобразователя координат, информационные входы первого и второго преобразователей кода соединены соответ. ственно с выходами первого и второго умножителей, кодовые выходы первого1141404 и второго преобразователей кода подключены соответственно к первым ивторым информационным входам сумматора и являются соответственно вторым и третьим информационными выходами преобразователя координат, выходсумматора соединен с кодовым входомэлемента ИЛИ и является четвертыминформационным выходом преобразователя координат, причем каждый из преобразователей кода содержит сумматор,группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,элемент И и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,первый вход которого подключен к первому входу элемента И преобразователя кода и является входом управлениявыдачей преобразователя кода, входустановки режима преобразователя кодасоединен с вторым входом элемента Ипреобразователя кода, выход которогоподключен к входу переноса сумматораи к первым входам группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ преобразователякода, вторые входы которой соединеныс информационным входом преобразователя кода, а выходы подключены к первым информационным входам сумматорапреобразователя кода, вторые информационные входы которого соединены сшиной "Земля" преобразователя координат, выход переноса сумматора преобразователя кода подключен к второмувходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ преобразователя кода, выход которого ивыход сумматора подключены к кодовому выходу преобразователя кода, причем блок поразрядного кодированиясодержит сдвиговый регистр, регистраргумента, дешифратор и элемент ИЛИ,1Изобретение относится к вычислительной технике и предназначено для выполнения по кодам входных координат измеряемой величины следующих трех операций: преобразование прямоугольных координат при повороте осей; преобразование прямоугольных координат в полярные координаты, преобразование полярных координат в прямоуголь ные .координаты. первый вход которого подключен к входу записи младшйх разрядов регистраЪ аргумента и входу записи блока поразрядного кодирования, второй вход элемента ИЛИ блока поразрядного кодирования соединен с входом начальной ус" тановки блока поразрядного кодирования, а выход подключен к входу записи старших разрядов регистра аргумента и входом записи сдвигового регистра, вход сдвига которого соединен с тактовым входом блока поразрядного кодирования, информационный вход сдвигового регистра подключен к шине "1000" преобразователя координат, а и входов сдвигового регистра (п=О - младший разряд, и+1 - старший разряд) соедийены с информационными входами дешифратора блока поразрядного кодирования, первый и второй входы стробов подключены соответственно к входам уменьшения и увеличения блока поразрядного кодирования, а выходы - соответствующим образом к входам установки в "1" и "0" младших разрядов регистра аргумента блока поразрядного кодирования, выходы которого соединены с кодовым выходом блока поразрядного кодирования, информационные входы регистра аргумента подключены к кодовым, входам блока поразрядного кодирования, младший и старший разряды сдвигового регистра соединены соответственно с выходами качала и конца формирования блока поразрядного кодирования, выход старшего разряда которого подключен к выходу старшего разряда регистра аргументаблока поразрядного кодирования,2Известны цифровые преобразователи координат 1 и 23Основными недостатками этих преобразователей координат являются низкое быстродействие и ограниченность функциональных возможностей, обусловленные способом обработки информации и недостаточно полным использованием функциональных возможностей отдельных узлов этих устройствНаиболее близким по технической сущности к изобретению является цифровой преобразователь координат, содержащий первый и второй умножители, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок пораз рядного кодирования, генератор функций, первый блок управления, первый, второй и третий кодовые входы, управляющие входы, тактовый вход и вход1 О запуска, причем первый блок управления имеет девять входов, выходы импульсов съема результатов операций, управляющий выход, соединенный с управляющим входом генератора функций,. 15 и синхронизирующие выходы, подключен. ные к управляющим входам блока поразрядного кодирования, первый и второй управляющие выходы и выход второго старшего разряда которого соединены20 . соответственно с первыми тремя входами первого блока управления, четвертый и пятый входы которого подключены соответственно к входу запуска и тактовому входу, входы знаковых25 разрядов второго и третьего кодовых входов - к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый и второй кодовые выходы генератора функций - с входами первых сомножителей первого и второго умножителей соответственно 3. ЗООсновным недостатком известного преобразователя является ограничен 35 ность функциональных возможностеи (он может выполнять только вторую и третью операции преобразования координат), обусловленная недостаточно полным использованием функциональных возможностей блока поразрядного коди4 О оования и генератора функций,Цель изобретения - расширение фун. кциональных возможностей за счет выполееения операции преобразования пря моугольных координат при повороте осей.Поставленная цель достигается тем,50что в цифровой преобразователь координат, содержащий первый и второй умножители, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок поразрядного кодирования, генератор функций и общий блок управле ния, причем входы знаковых разрядов первой и второй групп входов устройства соединены с первым и вторым входами ПГрво 0 эЕГметя ИСКЛЮЧАЮЩЕЕ ИЛИ соответстве 0, выход сиуса и косинуса геератора фукций иодключеы соответствено к первым входам первого и второго умножителей, вторые входы которых являются соответствен, но первой и второй группами иформационых входов устройства, дополнительно введены коммутатор, дешифра- тор, первый и второй преобразователи коДа, сумматор и элемент ИЛИ, а общий блок управления содержит семнадцать элементов И, пять элементов ИЛИ, элемент ИЛИ-НЕ, четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и триггер, вход запуска устройства соединен с первыми входами первого, второго и третьего элементов И и входом установки в "1" триггера общего блока управления, выход которого подключен к второму входу первого элемента И общего блока управления, третьим входом соединенного с входом тактовых импульсов устройства, а выходом подключенного к первым входам четверто. го, пятого, шестого и седьмого элементов И общего блока управления и к тактовому входу блока поразрядного кодирования, второй вход четвертого элемента И общего блока управления соединен с первыми входами восьмого, девятого, десятого и одиннадцатого элементов И, элемента ИЛИ-НЕ, первого элемента ИЛИ общего блока управления и с первым выходом дешифратора, третий вход четвертого элемента И общего блока управления подключен к вторым входам восьмого и девятого элементов И общего блока управления,и к выходу признака начала формирования блока поразрядного кодирования, второй вход второго элемента И .общего блокауправления соединен с вторыми входами третьего элемента И и элемента ИЛИ-НЕ, первыми входами двенадцатого и тринадцатого элементов И, втррого и третьего элементов ИЛИ общего блока управления, вторым выходом дешифратора и управляющим входом коммутатора, третий информационный выход дешифратора подключен к второму входу первого элемента ИЛИ общего блока управления, второй вход двенадцатого элемента И общего блокауправления соединен с первым входомчетырнадцатого элемента И общегоблока управления и выходом конца формировация блока поразрядцого кодирования, выход восьмого элемента И общего блока управления подключен к первым входам пятнадцатого элемента Ии четвертого элемента ИЛИ общего блока 5 управления,. второй вход которого соединен с выходом двенадцатого элемента И и первым входом шестнадцатого элемента И общего блока управления, а выход подключен к первому вхо"10 ду пятого элемента ИЛИ общего блока управления и управляющему входу генератора функций, второй вход пятого элемента ИЛИ общего блока управле" ния соединен с выходом элемента ИЛИ НЕ и первым входом семнадцатого элемента И общего блока управления, а выход подключен к второму входу пятого элемента И общего блока управления, выход которого соединен с 20 1. вторыми входами пятнадцатого, шестнадцатого и семнадцатого элементов И и счетным входом триггера общего блока управления, первый и второй входы первого элемента ИСКЛЮЧАНЗЦЕЕ ИЛИ общего блока управления подключены соответственно к выходу старше- го разряда блока поразрядного кодирования и к выходу знакового разряда сумматора, а выход соединен с вторы ми входами шестого и седьмого элементов И общего блока управления, третьи входы которых подключены к выходу элемента ИЛИ, второй вход десятого элемента И общего блока уп- З 5 равления соединен со знаковым разрядом первой группы входов устройства и первым информационным входом .коммутатора, второй вход одиннадцатого элемента И общего блока управления 10 подключен к знаковому разряду второй группы входов устройства, выходы десятого и одиннадцатого элементов И общего блока управления соединены соответственно с первыми входа ми второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ общего блока управления, вторые входы которых соединены соответственно с выходами знаковыхразрядов выходов синуса и косинуса 50 генератора функций, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ общего бло" ка управления подключен к второму входу тринадцатого элемента И общего блока управления, выход которого 55 соединен с входом управления выдачей первого преобразователя кода, выход третьего элемента ИСКЛЮЧАКЦЕЕ ИЛИ общего блока управления соединец с первым входом четвертого элемента ИСКЛЮЧАКЗЦЕЕ ИЛИ общего блока управления, второй вход которого подключен к выходу девятого элемента И общего блока управления, а выход соединен с вторым входом второго элемента ИЛИ общего блока управления, выход которого подключен к второму входу четырнадцатого элемента И общего блока управления, выход которого соединен с входом управления выдачей второго преобразователя кода, выход первого элемента ИЛИ общего блока управления подключен к входу установки режима первого преобразователя кода и к второму входу третьего элемента ИЛИ общего блока управления, выход которого соединен с входом установки режима второго преобразователя кода, выходы четвертого, пятнадцатого, шестнадцатого и семнад. цатого элементов И общего блока управления являются группой сигнальных выходов устройства, выходы второго, третьего, шестого и седьмого элемен тов И общего блока управления подклю чены соответственно к входам записи, установки, уменьшения и увеличения кода блока поразрядного кодирования кодовый выход которого соединен с входом аргумента генератора функций и является первым кодовым выходом устройства, выход элемента ИСКЛЮЧАЮ 1 ЦЕЕ ИЛИ подключен к второму информационному входу коммутатора, третий и четвертый информационные входы коммутатора соединены со старшими разрядами третьей группы входов устройства, первый и второй информационные выходы коммутатора и мпадшие разряды третьей группы входов устройства подкЛючены к кодовым входам блока поразрядного кодирования, первый и второй управляющие входы дешифратора являются входами задания режима работы устройства, информационные входы первого и второго преобразователей кода соединены соответственнос +с выходами первого и второго умножйтелей, кодовые выходы первого и вчорого преобразователей кода подключены соответстВенно к первым и вторым информационным входам сумматора и являются соответственно вторым и третьим информационными выходами .устройства, выход сумматора соединен с кодовым входом элемента ИЛИ и яв 1141404ляется четвертым информационным выходом устройства, причем каждый из преобразователей кода содержит сумматор, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И и элемент ИСКЛЮ ЧАЮЩЕЕ ИЛИ, первый вход которого под ключен к первому входу элементов И преобразователя кода и является входом управления выдачей преобразователя кода, вход установки режима10 преобразователя кода соединен с вторым входом элемента И преобразователя кода, выход которого подключен к входу переноса сумматора и к первым входам группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ преобразователя кода, вторые входы которой соединены с инфорлационным входом преобразователя кода, а выходы подключены к первым информа. ционным входам сумматора преобразо - 20 вателя кода, вторые информационные входы которого соединены с шиной "Земля" устройства, выход переноса сумматора преобразователя кода подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ преобразователя кода, выход которого и выход сумматора под ключены к кодовому выходу преобразователя кода, причем блок поразрядного кодирования содержит сдвиговый ЗО регистр, регистр аргумента, дешифратор и элемент ИПИ, первый вход которого подключен к входу записи младших разрядов регистра аргумента и входу записи блока поразрядного кодирования, второй вход элемента ИЛИ блока поразрядного кодирования соединен с входом установки блока поразрядного кодирования, а выход подключен к входу записи двух старших раз- о рядов регистра аргумента и входу записи сдвигового регистра, вход сдвига которого соединен с тактовым входом блока поразрядного кодирования, информационный вход сдвигового регистра подключен к шине "1000" устройства, а п выходов сдвигового регистра (п=О - младший разряд, п+1 - старший разряд) соединены с информационными входами дешифратора блока О поразрядного кодирования, первый и второй входы стробов подключены соответственно к входам уменьшения и увеличения блока поразрядного кодирования, а выходы - соответствующим образом к входам установки в "1" и "0" младших разрядов регистра аргумента блока поразрядного кодирования, выходы которого соединены с кодовым выходом блока поразрядного кодирования, информационные входы регистра аргумента подключены к кодовым входам блока поразрядного кодирования, младший и старший разряды сдвиговогс регистра соединены соответственно с выходами начала и конца формирования блока поразрядного кодирования, выход старшего разряда которого подклю. чен к выходу старшего разряда регист ра аргумента блока поразрядного кодирования.На фиг.1-5 приведена функциональная схема, предлагаемого цифровогопреобразователя координат.Преобразователь (фиг.1) содержит умножители 1 и 2, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, блок 4 поразрядного кодирования, генератор 5 функций, общий блок управления, состоящий из блока 6 управления и блокауправления, коммутатор 8, дешифратор 9, преобразователи 10 и 11 кода, сумматор 12, злелент ИЛИ 13, выход 14 знакового разряда кодового выхода 15 и вьгход 16 знакового разряда кодового выхода 1 генератора 5 функций, управляющие выходы 18 и 19 и выход 20 старшего разряда кодового выхода 21 блока 4, вход 22 запуска и тактовый вход 23 преобразователя, выход 24 знакового разряда кодового выхода 25 сумматора 12, выход 26 элемента 13, выходы 27- 29 дешифратора 9, подключенного к управляющим входам 30 и 31, входы 32 и 33 старших и входы 34 младших разрядов третьего кодового входа, вход 35 знакового разряда и входы 36 остальных разрядов первого кодового входа, вход 37 знакового разряда и входы 38 остальных разрядов второго кодового входа, выход 39 элемента 3, выходы 40 и 41 коммутатора 8, кодовые выходы 42-45 умножителя 1, умно- жителя 2, прсобразователя 10 кода и преобразователя 11 кода соответственно, выходы 46-55 блока 6 и выходы 56- 59 блока 7.Блок 6 управления (фиг.2) содержит триггер 60, двенадцать элементов И 6 1-2, два элемента ИЛИ 73 и 74, элемент ИЛИ-НГ 75 и элемент ИСКЛЮЧАНМЦЕЕ ИЛИ 76.(2) П 39=П 359 П 37,Блок 7 управления (Фпг. 3) содержит пять элементов И 77-81, три элемента ИЛИ 82-84 и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 85-87. Преобразователь 10 или 11 кода (фиг.4) содержит сумматор 88, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 89, элемент И 90 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9110 Предлагаемый преобразователь выполнен на интегральных схемах (ИС) серий 133 и 556. 15Блок 4 поразрядного кодирования (фиг.5) содержит (и+2)-разрядный регистр аргумента на В-триггерах, (и+ + 1)-сдвиговый регистр импульсов, дешифратор и элемент ИЛИ 2, через ко 20 торый установочный вход сдвигового регистра и входы записи двух старших разрядов регистра связаны с выходами 51 и 52 блока 6, выход 51 которогс соединен с входами записи остальных триггеров регистра аргумента, входы установки в "0" младших разрядов регистра аргумента связаны через дешифратор с выходом 52, который подключен к входу установки в "1" старшего из мпадших разрядов регистра аргумента,ЗО выход 53 соединен с тактовым входом сдвигового регистра, подключенного выходами к информационным входам дешифратора, через который установочные входы младших разрядов регистра аргумента связаны соответствующим образами с выходами 54 и 55 блока 6, входы разрядов кодового входа блока 4 соединены с информационными входами регистра аргумента, выходы которого образуют кодовый выход 21, а выходы .старшего и младшего разрядов сдвигавого регистра являются выходами 18 и 19 соответственно. В сдвиговом регистре, в любой момент времени только один из разрядов может находиться в "1", Сдвиговый регистр с помощью дешифратора управляет переключением младших разрядов регистра аргумента по алгоритму поразрядного кодирова - ния. Генератор 5 функций выполнен на основе синус-косинусного преобразователя,. Обозначив на входах и выходах через И импульсные сигналы, через. П -потенциальные или управляющие сигналы, через ф - коды, работу предлагаемого преобразователя можно описать следующим образом. Преобразователь работает циклически - так, что в каждом цикле вычис-, лений выполняет одну из трех операций" преобразования координат: выполняет при ПЗО=0 первую операцию, при ПЗО=О, П 31-1 вторую операцию, при П 30=1, П 31=0 (или 030=1131=1) третью операцию с результатом в дополнительном (или прямом) коде. Цикл выполнения любой из трех операций начинается по И 22 запуска (каждый И 22 сов-, падает с одним из тактовых импульсов И 23), по которому триггер 60 устанавливается в "1" и блок 6 вырабатывает при.выполнении первой и третьей операции импульс И 51, а при выполнении второй операции - импульс И 52. В течение цикла вычисления по импульсам И 23 на выходе 53 вырабатывается при выполнении первой операции два импульса, при выполнении второй операции - (и+ 1) импульсов, а при выполнении третьей операции - один импульс И 53. В конце каждой операции элемент 66 генерирует импульсы И 66, в момент окончания которого триггер 60 устанавливается в "0". На этом цикл вычисления заканчивается, а очередной цикл начнется при поступлении очередного И 22.Ъ Операндами в преобразователе являются (и+2)-разрядный код 2 полярногол угла с, и-разрядный код г полярнойл координаты г и коды у и х прямоугольных координат у и х соответственно,лСвязь между с и с(, характеризуется выражениямиа - . = - (10 + Ы( ) 1 л я ( Г 2 2, 1 й ЯР игде о и о - - разрядные цифры стар6ших разрядов кода М.,0( - код приведенного угпру лла ю(пр 2 с(яР фс,; - разрядная цифра 1-горазряда кода В установившемся режиме элемент 3 вырабатывает сигнал,.сумматор 12 - код Ф 25=ф 44+ф 45 элемент 13 - сигнал а генератор 5 функций - сигналы где х - оператор умножения 35л 3 лЬ=-соя - Ф 21; а=я 1 п - Ф 21,22Яьф 21 в (и+2)-разрядный код угла -21,а и Ь - разрядные цифры знаковых 40о олразрядов кодов а и Ь.Преобразователь 10 (или 11) кодапо коду 142 (или Ф 43) и сигналамП 56 и П 57 (или П 58 и П 59) формируетпри П 57=0 (или при П 59=0) прямой, 45а при П 57=-1 (или при П 59=1) - дополнительный код Ф 44 (или Ф 45),знаковый разряд которого определяется сигналом П 56 (или П 58). Причем/ Ф 44/= 142, а / ф 45/= Ф 43.50Перед началом каждого цикла вычис 11лений триггер 60 находится в 0 , асодержимое блока 4 определяется предыдущим циклом вычислений,С учетом изложенного рассмотрим, 55как в преобразователе осуществляетсяцикл выполнения каждой из трех операций преобразования координат,В течение каждого цикла выполнения первой операции на ЦПК поступаетуправляющий код ЛЗОП 31=00, код с,определяемый сигналами П 32= с, Л 33=сли кодом ф 34= пр, прямой код у(т.е, у =П 35,у= Ф 36) и прямой кодх (т,е. хо=П 37, /х/=Ф 38),Цикл вычислений начинается по И 22,по которому блок 6 генерирует И 51;После окончания И 51 в регистр блокалзаносится код с= ф 21, а сдвиговыйрегистр блока 4 устанавливается всостояние 10,0 первого такта кодирования (П 18-1), и начинается первыйтакт выполнения первой операции. Сум.матор 12 вырабатывает в течение первого такта дополнительный код у =Ф 25=усоя Ы +(-хядп с ), (11) а в течение второго такта - дополнительный код х=ф 25=япе+хксоя д-,где у и х - координаты точки (у,х") относительно новойпрямоугопьной системыкоординат с тем же началом, расположеннойотносительно системытаким образом, что уголхОх+ между осью Ох иос.ью Охф равен с и отсчитывается в положительном направлении.Блок 6 в конце первого такта вырабатывает импульс И 46, а в конце второго такта - импульсы И 47 и Ибб. По И 46 и И 47 осуществляется съем с преобразователей (11) и (12) кодов соответственно. После окончания И 66 триггер 60 устанавливается в "0",что означает конец цикла вычислений.Следует заметить, что первая операция выполняется и для отрицательных углов На предлагаемый преобразователь при выполнении первой операции в случае (13) необходимо подавать код 2=л=4-// согласно (1).В течение каждого цикла выполнения второй операции на преобразователь поступает управляющий код ПЗО П 31= =01, прямой код у, определяемый сигналом П 35=уо и кодом Ф 36=/у/ и пряллмой код х, определяемый сигналом ПЗ 7=м и кодом Ф 38=/х/.(14) 2 О В(п+1)-.такте второй операции ( П 19= =1) находится код гг =Ф 25=ф 44+ ф 45 у з 1 пК+х соз с (15)25 и вырабатываются импульсы И 48 и Ибб. По И 48 производится съем кодов полярных координат Й= ф 21 и г=ф 25, после окончания Ибб триггер 60 устанавливается в "0", что означает конец цикла вычислений.В течение каждого цикла выполнения третьей операции напреобразователь поступает управляющий код ОЗО 131=10 (или П 30 П 31=11), код г= ф 36= ф 38 и код с.определяемый сигналами П 32= З 5л = с 1 П 33=с;,и кодом Ф 34= с.По22 блок б сначала генерирует И 51, а затем импульсы И 49 и Ибб. После окончания И 51 сдвиговык резистр блока 4 устанавливается в состояние 100, а ф 21= е 1 СЮ 1 - со=(7Третья операция выполняется эа один такт, в течение которого преобразователи 10 и 11 кода вырабатывают при ОЗО П 31=10 дополнительные, а при ПЗО П 31=11 - прямые коды коорцинат, т.е. ф 44=х=г соз с(ф 45=у=г зп с((16)БО По И 49 произвоцится съем кодов прямоугольных координат х=ф 44 и у= =Ф 45 а после окончания И 66 триггер 60. устанавливается в "0", что .означает конец цикла вычислений. 55 По И 2 блок 6 сначала генерирует И 5 а затем (л+1) импульсов от И 53 по И 23. После. окончания И 52 сдвиговый регистр блока 4 устанавливается в состояние 100, а ф 21= с 1-о;, -5 100, где с = 40=у а а -П 41=у 6 фхоПервые и тактов второй операции являются тактами поразрядного кодирования для нахождения, с помощью импульсов И 54 и И 55 (при П 26=1) вырабатываетсл или импульс И 54 уменьшения кода ф 21, либо импульс И 55 увеличения кода ф 21), кода 2" "= с= = ф 21, такого, для которого наиболее точно выполняется приближенное равен- ствоИз указанного следует, что длительности циклов выполнения первой, второй и третьей операции составляют Т 1, Т 2, ТЗ соответственно:(17) (18) (19) Т 1=2 г;Т 2=(п+1) г;ТЗ=г.,гДе г - период частоты следованиятактовых импульсов И 23 выбираемый из соотношения г ЪГ 5+Г +С+Г,+ (20) где г. Г ,1: Г. и С - длительность1, О 2установлениясигналов в генераторе 5функций, умножителе 1,формирователе 10,сумматоре 12и элементе 13 соответствен(21) Т 1 ьо =г(п+3) Ы 2 Сравнивая (21) и (17) для п=10получаем Т 1 бо 25 Т 1(22) Реализация известного и предлагаемого преобразователей для п=10 на ИС серий 133 и 556 показывает,. что объем оборудования предлагаемого преобразователя примерно в два раза меньше объема оборудования известного. Технико-экономическая эффективность изобретения заключается в том,что при примерно равных объемах оборудования предлагаемого и известногопреобразователей последний имеет более широкие функциональные возможнос"ти: позволяет выполнять операциюпреобразования прямоугольных координат при повороте осей и выдавать результат операции преобразования полярных координат в прямоугольные координаты как в дополнительном, таки прямом коде,/ но.Известный преобразователь реализует первую операцию за время