Рыбаченков
Буферное запоминающее устроисгсо
Номер патента: 287123
Опубликовано: 01.01.1970
Авторы: Иль, Пдя, Рыбаченков, Субботин
МПК: G11C 19/00
Метки: буферное, запоминающее, устроисгсо
...максимальному значентпо этого приоритета при возникновении такой ситуации.При срабатывании ссма 7, сигнализирующая о возникновении критической ситуации (наличие алресной информации в регистра 25 или 2 б магазинов 1 п 2), формирует признак критической сит агцш ца шине 27, взволящий тригг:р 28. Код динамического приоритета ра:штся в регистре 11, а максимально возможное значение этого кода хранится в регистре 12. Триггер 28 управляет выдачей регистров 11 или 12 через схемы совпадения 29 и 30 соответственно в блоки памяти по пцн;с 31. Таким образом. прц возникновении критической ст туации приоритет, раняп;ийся в приопптетпы семах блоков пямя ц ц соответ та сющцй ц, ловлетворсццым запросам данного вычислителя, заменяется на мяксимальныи...
Приоритетное устройство для цифровой вычислительной системы
Номер патента: 281901
Опубликовано: 01.01.1970
Авторы: Рыбаченков, Субботин
МПК: G06F 9/50
Метки: вычислительной, приоритетное, системы, цифровой
...33 - 35. Регистр маски позволяет производить разбиение общего поляпамятй между вычислителями, если в этом есть необходимость, Схемы совпадения 33 - 35 управляются дешифраторами 26 - 28, что позволяет производить выборку динамического приоритета с общей шины в данный блок оперативной памяти. оегистры 36 - 38 служат для запоминания кодов динамического приоритета, поступивших от нескольких вычислителей на время разрешения конфликта. Дешифраторы 39 - 41 преобразуют коды в позиционные представления, Разрешение конфликтов обеспечивается схемами 42 - 53 формирования сигналов разрешения конфликтов и сигналов опроса. Схемы 42 - 53 идентичны, за исключением схем 44, 47, 50 и 53, и состоят из схем 80 и 81 совпадения и инвертора 82, Схемы 44, 47, 50...