Фазометр

СОЮЗ. СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 5 Ц 5 6 01 Я 25/ ЗОБРЕТЕН ПИСА АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Чувашский государственный университет им. И.Н,Ульянова(57) Исполвзование; контрольно-измерительная техника, определение разности фаз сигналов. Сущность изобретения: устройство содержит: 2 преобразователя синусоидальных сигналов в значение аргументов синусоид(1, 2), 1 инвертор(3), суммирующий усилитель (4), 1 выпрямитель (5), 1 схему сравнения фэз выходных сигналов (б), 1 элемент 2 ИЛИ (7), 1 элемент 2 И-НЕ (8), 1 компаратор (9), 2 ключа (10, 11), 1 аналогоцифровой преобразователь (12), 8 ил,1797076Составитель А.Старостина Редактор Т,Полионова Техред М,Моргентал Корректор М.Шароши Заказ 652 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101Изобретение относится к контрольноизмерительной технике и может быть использовано в схемах коррекции многофазных источников эталонных стимулирующих синусоидальных сигналов устройств контроля исправности электронного оборудования, где необходимо высокое быстродействие определения разности фаз сигналов.Известен принцип измерения фазы двух сигналов одинаковой частоты и одинаковой амплитуды для построения сумморазностных фазометров,Устройства, построенные на этом принципе, содержат схемы сложения или вычитания двух входных синусоидальных сигналов с одинаковой частотой и амплитудой 0 и указатели разности фаз р этих сигналов, Так как значение ср определяется как усредненное в течение полупериода входного сигнала значение синусоидального напряжения с амплитудой 0 = 20 вп(р/2) или Ос = -20 в 1 п( р/2), то устройства обладают низким быстродействием, что не позволяет определять сдвиг фазы между мгновенными значениями двух входных сигналов.Известен фазометр, содержащий первый и второй формирователи, выходы которых соединены соответственно с входами первого триггера, выход которого соединен с первым входом первого элемента И, выход которого через первый счетчик соединен с . входами вычислительного блока, вторые входы которого через второй счетчик соединены с выходом второго элемента И, первый вход которого соединен с выходом второго триггера, а второй - с выходом генератора импульсов эталонной частоты, при этом выход второго формирователя соединен с первыми входами третьего и четвертого элементов И, а второй вход третьего элемента И соединен с клеммой "Пуск" устройства, четвертый триггер и последовательно соединенные управляющий блок, регистр памяти и блок сравнения кодов, вторые входы которого соединены с выходами первого счетчика, а выход - с управляющим входом вычислительного блока и первым. входом четвертого триггера, второй вход которого соединен с выходом четвертого элемента И и первым входом второго триггера, а выход - с вторым входом четвертого элемента И, при этом второй вход третьего триггера соединен с выходом третьего элемента И, вторым входом второго триггера, выход которого соединен с вторыми входами первого и второго элементов И, третьи входы которых соединены с выходом генератора импульсов эталонной частоты Авторское свидетельство СССР М 1420546, кл. 6 01 й25/00, Бюл. И. 32 от 30.08,88). Принцип измерения разности Фаз, реализуемый устройством, основан на подсчете количества5 импульсов генератора эталонной частоты втечение времени между начальными фазами входных сигналов и не позволяет непрерывно определять разность фазмгновенных значений входных сигналов.10 Наиболее близким техническим решением является цифровой фазометр, содержащий два усилителя-ограничителя,синусный и косинусный фазовые детекторы,два блока выделения модуля, компаратор,15 первый и второй коммутаторы, аналогоцифровой преобразователь, постоянный запоминающий элемент, инвертор, причемвыход каждого из усилителей-ограничителей соединен с входами упомянутых фазо 20 вых детекторов, выходы которых соединеныс входами каждого блока выделения модуля,первые входы блоков выделения модуля соединены с входами компаратора и первогокоммутатора, выход коммутатора соединен25 с первым входом аналого-цифрового преобразователя, выход компаратора - с третьимвходом первого коммутатора, вторые выходы блоков выделения модуля, выходы аналого-цифрового преобразователя и выход30 компаратора - с входами постоянного запоминающего элемента, первые входы блоковвыделения модуля - дополнительно с первым и вторым входами второго коммутатора, выход компаратора - через инвертор с35 третьим входом второго коммутатора, к выходу когорого. подключен второй вход аналого-цифрового преобразователя.Цифровой фазометр обладает высокой точностью и разрешающей способностью, Од 40 нако, так как выходные напряженияфазовых детекторов формируются в течениеполупериодов входных сигналов, фазометртакже не позволяет определить фазы междумгновенными значениями двух входных си 45 нусоидальных сигналов,Целью изобретения является повышение быстродействия фазометра для определения сдвига фазы между мгновеннымизначениями двух синусоидальных сигналов.50 Поставленная цель достигается тем, чтов фазометр, содержащий второй компара. тор, инвертор и включенные последовательно аналого-цифровой преобразователь ипостоянное запоминающее устройство, до 55 полнительно введены: первый суммирующий усилитель, второй выпрямитель,причем второй вход первого суммирующегоусилителя подключен к выходу инвертора, авыход первого суммирующего усилителя ккоторому подключен вход второго выпрями55 теля, является аналоговым выходом фазометра, второй аналого-цифровой преобразователь, вход которого подключен квыходу второго выпрямителя, а выходы - являются цифровыми выходами фазометра без бита знака, элемент.2 ИЛИ, первый ключ, вход управления которого соединен с выходом элемента 2 ИЛИ, вход - с шиной положительного напряжения питания, а выход - с третьим входом первого суммирующего усилителя, элемент 2 И-НЕ и второй ключ, вход управления которого подключен к выходу элемента 2 И-НЕ, вход - к шине отрицательного напряжения питания, а выход - к четвертому входу первого суммирующего усилителя, выход второгокомпаратора соединен с первыми входами элементов 2 ИЛИ и 2 И-НЕ, а также следующие элементы, образующие в совокупности с первым (третьим) аналого-цифровым преобразователем и первым (вторым) постоянным запоминающим устройством первый (второй) преобразователь синусоидальных сигналов в значения аргументов синусоид первый выпрямитель, входкоторого является входом первого преобразователя синусоидальных сигналов в значения аргументов синусоид, первый компаратор, входы первого аналого-цифрового преобразователя и инверсный вход первого компаратора подключены к выходу первого выпрямителя непосредственно, а неинверсный входпервого компаратора - через резистор и соединен через конденсатор с общей нулевой шиной питания, к выходу первого компаратора подключен последующийадресный входпервоговторого) постоянного запоминающего устройства, цифроаналоговый преобразователь, входы которогосоединены с выходами первого(второго) постоянного запоминающего устройства, а выход является выходом первого (второго) преобразователя синусоидальных сигналов в значения аргументов синусоид, причем выход первого преобразователя синусоидальных сигналов в значения аргументов синусоид соединен с первым входом первого суммирующего усилителя и неинверсным входом второго компаратора, а выход второго - с входом инвертора и инверсным входом второго компаратора, а также элементы, образующие схему сравнения фаз входных сигналов; третий, четвертый, пятый компараторы и второй суммирующий усилитель, причем соединенные вместе инверсный вход третьего компаратора и первый вход второго суммирующего усилителя являются первым входом схемы сравнения фаз, соединенные вместе инверсные входы четвертого и пятого компараторов и второй 5 10 1520 25 ЗО3540 45 50 вход второго суммирующего усилителя являются вторым входом схемы сравнения фаэ, неинверсные входы третьего и четвертого компараторов соединены через конденсаторы с общей нулевой шиной питания и через резисторы с инверсными входами этих компараторов, нуль-орган, вход которого подключен к выходу второго суммирующего усилителя, дешифратор, входы которого в порядке возрастания разрядов подключены соответственно к выходам нуль-органа, третьего, четвертого и пятого компараторов, элемент 8 И, входы которого соединены с выходами "3", "4", "6", "7", "8", "9", "11", "12" дешифратора, а выход является выходом схемысравнения фаэ, и является цифровым выходом фазометра для вывода бита знака, с которым соединены вторые входы элемента 2 ИЛИ и элемента 2 И-НЕ, вход первого преобразователя синусоидальных сигналов в значения аргументов синусоид соединен с первым входом схемы сравнения фаз и является первым входом фазометра, а вход второго преобразователя синусоидальных сигналов в значения аргументов синусоид соединенный со вторым входом схемы сравнения фаз является вторым входом фазометра;Сопоставительный анализ с прототипом показывает, что заявляемый фазометр отличается наличием новых элементов: двух суммирующих усилителей, двух выпрямителей, элемента 2 ИЛИ, элемента 2 И-НЕ, четырех компараторов, двух ключей, второго аналого-цифрового преобразователя, нуль- органа, дешифратора (4 -ф 16), элемента 8 И, трех резисторов и трех конденсаторов, второго преобразователя синусоидальных сиг-. налов, а также их связями между собой и остальными элементами схемы: второй вход первого суммирующего усилителя подключен к выходу инвертора, к выходу первого суммирующего усилителя. являющегося аналоговым выходом фазометра - вход второго выпрямителя, вход второго аналогоцифрового преобразователя - к выходу выпрямителя, выходы второго аналого-цифрового преобразователя являются цифровыми выходами фазометра, вход управления первого ключа подключен к выходу элемента 2 ИЛИ, а второго ключа - к выходу элемента 2 И-НЕ, вход первого ключа - к шине положительного напряжения питания, выходы ключей - к третьему и четвертому входам первого суммирующего усилителя, выход второго компаратора - с первыми входами элементов 2 ИЛИ и 2 ИНЕ, вход первого выпрямителя являетя входом первого преобразователя син. оидальных сигналов в значения аргу,".ентов5 10 15 20 25 30 35 40 50 синусоид, входы первого аналого-цифрового преобразователя и инверсный вход первого компаратора соединены с выходом первого выпрямителя непосредственно, а неинверснЬ 1 й вход первого компаратора - через первый резистор и подключен через первый конденсатор к общей шине (нулевой) питания, к выходу первого компаратора подключен адресный вход первого постоянного запоминающего устройства, входы цифроаналогового преобразователя - к выходам первого постоянного запоминающего устройства, выход цифроаналогового преобразователя является выходом первого преобразователя синусоидальных сигналов в значения аргументов синусоид, второй преобразователь синусоидальных сигналов, причем выход первого преобразователя синусоидальных сигналов в значения аргументов синусоид соединен с первым входом первого суммирующего усилителя и неинверсным входом второго компаратора, а выход второго - с входом инвертора и инверсным входом второго компаратора, соединенные вместе инверсный вход третьего компаратора, неинверсный вход пятого компаратора и первый вход второго суммирующего усилителя являются первым входом схемы сравнения фаз, а соединенные вместе инверсные входы четвертого и пятого компараторов и второй вход второго суммирующего усилителя - вторым входом схемы сравнения фаз, неинверсные входы третьего и четвертого компараторов соединены через второй и третий конденсаторы с общей шиной (нулевой) питания и через второй и третий резисторы - с инверсными входами этих компараторов, вход нуль-органа - с выходом второго суммирующего усилителя, входы дешифратора - в порядке возрастания разрядов - соответственно с выходами нуль-органа, третьего, четвертого и пятого компараторов, входы элемента 8 И с выходами "3", "4", "6", "7", "8", "9", "11","12" дешифратора, выход элемента 8 И является выходом схемы сравнения фаз и цифровым выходом бита знака фазометра,вторые входы элементов 2 ИЛИ и 2 И-НЕ подключены к выходу схемы сравнения фаз, вход первого преобразователя синусоидальных сигналов в значения аргументов синусоид соединен с первым входом схемы сравнения фаз и является первым входом фазометра, а вход второго - со вторым входом схемы сравнения фаз и является вторым входом фазометра,Признаки, отличающие заявляемое техническое решение от прототипа, кроме второго суммирующего усилителя, входы которого являются входами фазометра, и элемента И, не выявлены в других технических решениях. Суммирующий усилитель и элемент И при их введении в укаэанной связи с остальными элементами схемы в заявляемый фазометр проявляют новые свойства, т,е, суммирующий усилитель и нуль-орган позволяют определить полярность мгновенного значения суммы входных сигналов, а элемент И (8 И) с дешифратором выполняют функции мажоритарного элемента. Это позволяет сделать вывод о том, что заявляемое техническое решение соответствует критерию "сущеСтвенные отличия",Фазометр (фиг, 1) содержит преобразователи 1, 2 синусоидальнцх сигналов в зна-, чения аргументов синусоид. инвертор 3, вход которого соединен с выходом преобразователя 2, включенные последовательно суммирующий усилитель 4 и выпрямитель 5, первый вход усилителя 4 соединен с выходом инвертора 3, а второй вход - с выходом преобразователя 1. схему 6 сравнения фаз входных сигйалов, первый вход которой соединен со входом преобразователя 1 и является первым входом фазометра, соединенные вместе второй вход схемы 6 сравнения фаз и вход преобразователя 2 являются вторым входом фазометра, элемент 2 ИЛИ 7 и элемент 2 И-НЕ 8, первые входы которых подключены к выходу схемы 6 сравнения фаз. а вторые входы - к вцходу компаратора 9, первый вход которого соединен с выходом преобразователя 1, а инверсный вход - с выходом преобразователя 2, первый и второй ключи 10 и 11, входы которых подключены соответственно к шинам положительного и отрицательного напряжений питания, входы управления - к выходам элемента 2 ИЛИ 7 и элемента 2 ИНЕ 8, а выходы - ко второму и третьему входам усилителя 4, аналого-цифровой преобразователь 12, вход которого соединен с выходом выпрямителя 5, а выходы образуют цифровые выходы фазометра, причем выход схемы 6 сравнения фаз является цифровым выходом фазометра для вывода бита знака, вцход суммирующего усилителя 4 является аналогичным выходом фазометра. ,Фазометр функционирует следующим образом, На первый и второй входы фазометра поступают входные исследуемые сиг- НаЛЦ Овх 1= А 8 П (ОЯ+ (1) И Овх 2 = А ЗП (в 1+ щ) с постоянной амплитудой А, а на выходах преобразователей 1, 2 синусоидальных сигналов в значения аргументов синусоид формируются соответственно напряжения:О 1 = Кдгс 31 ПОвх 1+Оп,- Оп,3 - 14 = Ввх 3 Ввх 4 35 ратора 15 подключен к выходу выпрямителя 40 45 50 55 т.е, ц 1 = Кам+ рЮ 0ол+ о 1 (л;цг = К аГС Э 1 П 1 цвх 2 1;т.е, цг = К Ьп + р 1, 0ил + 02 ( к;где К - масштабный коэффициент.Разность фаз р = 1 р 1 - 1 щ 1 входных сигналов цвх 1 и цвхг определяется соотношением; О - 02, если 01 ) 02; Щ ) ф 1;01 - 02+ кЛ, если 01 (02,Щ )(Р 1:01 - 02,если 01 (02;фг ф 1;) 01 - 02 - к Л 1, если 01 ( 02: фгф 1: где ц 1, -цг, К л, -Ке - сигналы равные относительным значениям токов на входах суммирующего усилителя 4,ч- у - напряжение на выходе усилителя 4; р- напряжение на выходе выпрямителя 5,Значения токов на входе усилителя 4, пропорциональные ц 1,-ц 2, К л; -К 7 гопределяется сопротивлениями входов Ввх усилителя 4 и соответственно равны: причем, если максимальные значения ц 1, ц 2 Равны + Оп = 1-Оп 1, то Ввх 1 = Ввх 2 = Ввхэ = Ввх 4, ГДЕ Оп, - Оп - НаПРЯжЕНИЯ ПОЛОжИтЕЛЬ- ного и отрицательного источников питания, Аналого-цифровой преобразователь 12 предназначен для преобразования разно- СтИ фаэ Р (бЕЭ ЗНаКа) ВХОДНЫХ СИГНаЛОВ Цвх 1 И Цвх 2 В ДВОИЧНЫЙ КОД. ВКЛЮЧЕНИЕ НаПРЯжЕ- ний +Оп на третий вход усилителя 4 и -Оп на четвертый вход усилителя 4 согласно соотношению (1) осуществляется в следующей последовательности.При ргр 1 на выходе схемы 6 сравнения фэз устанавливается напряжение логического нуля, логическая "1" на выходе элемента 2 И-НЕ 8 переводит. Ключ 11 в закрытое состояние, и значение тока 4 будет равно нулю. Если ц 1цг, то логическая "1" на выходе компаратора 9 установит логическую "1" нэ выходе элемента 2 ИЛИ 7, ключ 10 переводится в закрытое состояние, значение тока 1 з также станет равным нулю, Если ц 1ц 2, то ключ 10 переводится в открытое сосотяние, и на третьем входе сум 5 10 15 20 25 мирующего усилителя 4 установится напряжение + Оп.При щр 1 на выходе схемы 6 установится логическая "1", устанавливающая логическую "1" на выходе элемента 2 ИЛИ 7. Ключ 10 переводится в закрытое состояние, и значение тока будет равно нулю. Если ц 1ц 2, то логическая 1 нэ выходе компаратора 9 устанавливает логический "0" на выходе элемента 2 И-НЕ 8. Ключ 11 переводится в открытое состоение, и на чет-. вертом входе уСилителя 4 установится наи РЯжение -Оп. Если ц 1цг, то ключ 11 переводится в закрытое состояние, и значение тока 14 становится равным нулю, Таким обоазом, на цифровых выходах фазометра, образованных выходами аналого-цифрового йреобразователя .12 и схемы 6 сравнения фаз, устанавливается двоичный код мгновенного значения разности фаз входных СИГНаЛОВ Цвх 1, Цвх 2 СО ЗНаКОМ, а На ВЫХОДЕ суммирующего усилителя 4 устанавливается выходное напряжение цр, пропорциональное мгновенному значению разности фаэ ивх 1 И Цвхг. ЕСЛИ У 71-Уг О. тО ПОЛЯ РНОСтЬ врположительная, если р 1 -О, то полярность цр отрицательная.Преобразователи 1, 2 синусоидальных сигналов в значения аргументов синусоид имеют одинаковую схему. Преобразователь(фиг, 2) содержит; выпрямитель 13 вход которого является входом преобразователя 1, аналого-цифровой преобразователь 14, компаратор 15, причем первый вход компа 13 через резистор 16 и к общей нулевой шине питания через конденсатор 17, а инверсный вход компаратора 15 и вход аналого-цифрового преобразователя 14 непосредственно к выходу выпрямителя 13, постоянное запоминающее устройство 18, адресные входы которого соединены с выходами аналого-цифрового преобразователя 14 и компаратора 15, а выходы - с входами цифроаналогового преобразователя 19, выход которого является выходом преобразователя 1,Преобразователь 1 работает следующим образом. Выпрямитель 13 преобразует входной сигнал цвх в сигнал 1 цвх 1, преобразуемый с дискретностью Л 1 цвх 1 в двоичные коды аналого-цифровым преобразователем 14. Сигнал на инверсном входе компараторэ 15 уСтаНаВЛИВаЕтСя С ЗадЕржКОй у 1 вд ПО фаЗЕ по отношению к сигналу 1 ц 1, устанавливающемся на его инверсном входе: 1СООТНОШЕНИЯ ДЛЯ Овх 1, Цвх 2 И ЧаСтИЧНЫХ ПРОИЗВОДНЫХ От ЭТИХ фУНКЦИй ПО ВРЕМЕНИ Овх 1И цвх 2:- ЕСЛИ Овх 1Цвх 2, И На ВЫХОДЕ тРЕтЬЕГО5 компаратора 22 установлен логический "0",тО Цвх 1 О, И На ВЫХОДЕ ПЕРВОГО КОМПаРатОРа20 установлена логическая "1", независимооттого, что цвх 20 или цвх 2О. т.к, втечениеЭТОГО ВРЕМЕНИ Овх 2 ИЗМЕНЯЕТ СВОЮ ПОЛЯР 10 ность, и на выходе второго компаратора 21могут быть логические уровни "1" и "0";- ЕСЛИ Овх 1Цвх 2, На ВЫХОДЕ тРЕтЬЕГОкомпаратора 22 установлена логическая "1",тО Цвх 2О, НЕЗаВИСИМО От ТОГО, Чта Цвх 1015 ИЛИ Овх 1О, ЗНаЧИт, На ВЫХОДЕ ВТОРОГО КОМпаратора 21 установлен логический "0", навыходе первого компаратора 20 могут бытьлогические уровни "1" и "0". Аналогично,ЕСЛИ Цвх 1+ ЦвхО, И На ВЫХОДЕ НУЛЬ-ОРГаНа20 28 установлен логический "0", выполняютсясоотношения;- ЕСЛИ Цвх 1Овх 2, И На ВЫХОДЕ тРЕтЬЕГОкомпаратора 22 установлен логический "0",тО цвх 2О, на выхоДЕ втоРогО кОмпаРатоРа25 21 установлена логическая "1", а на выходепервого компаратора 20 могут быть логические уровни "1" и "0";ЕСЛИ Овх 1Овх 2, И На ВЫХОДЕ тРЕтЬЕГОкомпаратора 22 установлена логическая "1".30 то овх 1О, на выходе пеРвого компаРатоРа20 установлен логический "0", на выходевторого компаратора 21 могут быть логические уровни "1" и "0".Первый компаратор 20 с подключенны 35 ми к его входу конденсатором 24 и резистором 25 и второй компаратор 21 сподключенными к его входу конденсатором26 и резистором 27 схемы б сравнения фазидентичны с компаратором 15 с подключен 40 ными к его входу конденсаторы 17 и резистором 16 преобразователя 1 синусоидальных сигналов в значения аргументовсинусоид,Таким образом, при р 2 р 1 на входах45 дешифратора 29 схемы 6 сравнения фаэ устанавливаются комбинации двоичного кода:0011 и 0111, 1001 и 1011, 0100 и 0110. 1000и 1100, при которых логический "0" устанавливается на выходах дешифратора 29 "3",50 "4", "6", "7", "8", "9", "11". "12", и на выходеэлемента 8 И 30 также установится логический 0 . При ср 2 р 1 на входах дешифратора 29 установятся другие комбинациидвоичного кода, и на выходе элемента ЗИ 30 где В, С - сопротивление резистора 16 и емкость конденсатора 17, ЛдЪ, - дискретность по фазе аналого-цифрового преобразователя 14 при цвх = О, Следовательно, в течение нечетных периодов овх, когда мгновенное значениецвхнарастает, на выходе компаратора 15 устанавливается логический "0", в течение четных периодов овх, когда овх спадает, - логическая "1", Этот сигнал поступает на первый адресный вход постоянного запоминающего устройства 18, и при изменении последовательности значений двоичного кода пропорционально мгновенному значениюовхна других его адресных входах, последовательность значений двоичного кода на его выходах будет нарастать по линейному закону от нуля до максимального значения в течение каждого полупериода синусоиды о. Цифроаналоговый преобразователь 19 преобразует эту последовательность в линейно-изменяющееся напряжение о 1 с начальной фазой р 1, пропорциональное ал, 0ийл, Аналогично работает преобразователь 2.Схема 6 (фиг. 3) сравнения содержит; первый компаратор 20, второй компаратор 21. третий компаратор 22, суммирующий усилитель 23, причем неинверсный вход первого компаратора 20 соединен через конденсатор 24 с общей нулевой шиной питания и через резистор 25 с инверсным входом первого компаратора 20, неинверсным входом третьего компаратора 22 и первым входом усилителя 23, которые являются первым входом схемы б сравнения фаэ, не- инверсный вход второго компаратора 21 соединен через конденсатор 26 с общей нулевой шиной питания и через резистор 27 .с инверсным входом второго компаратора 21, инверсным входом третьего компаратора 22 и вторым входом усилителя 23, которые являются вторым входом схемы 6 сравнения фаз, нуль-орган 28, вход которого подключен к выходу усилителя 23, дешифратор 29 (4-+16), вход младшего разряда которого подключен к выходу нуль-органа 28, вход второго разряда - к выходу первого компаратора 20, вход третьего разряда - к выходу второго компаратора 21, вход четвертого разряда - к выходу третьего компаратора 22, и инверсные выходы "3", "4", "6", "7", "8", "9", "11", "12" соединены со входами элемента 8 И 30, выход которого является выходом схемы б сравнения фаэ. 5Схема сравнения фаэ работает следующим образом. Предположим, что б 2 р 1, ТОГДа ЕСЛИ Цвх 1+ Цвх 2 0 И На ВЫХОДЕ НУЛЬ- органа 28 установлена логическая "1", выполняются следующие независимые установится логическая "1",8 ременная диаграмма работы фазометра приведена на фиг, 4, где введены следующие обозначения:13 1797076 14 овх 1 - сигнал на первом входе фазометра,.цвхг+; овхг - сигнал на втором входе фэзометра прирг р 1 и при сгр, 5о 1- сигнал на выходе преобразователя 1,цг+, цг - сигналы на выходе преобразователя 2 при рг р 1 и при йКл+, Кл - сигналы на выходе ключа 10 10и ключа 11,оу - выходное напряжение фазометра,пропорциональное разности фаз входныхсигналов овх 1 и овхг,о 5, Оу - сигнал на выходе выпрямителя 155 и значение двоичного кода на выходе аналогоцифрового преобразователя 12,Зн,о - значение бита знака разности фазовх 1 и овхг.Временная диаграмма работы преобразователя 1 приведена на фиг. 5. где введеныследующие обозначения:овх - входное напряжение преобразователя,1 овх 11: 014 - напряжение на выходе 25выпрямителя 13 и значение двоичного кодана выходе аналого-цифрового преобразователя 14,о 15; сигнал на выходе компаратора 15,01 в; о - значение двоичного кода на 30выходе постоянного запоминающего устройства 18 и выходное напряжение преобразователя 1,Временная диаграмма работы схемы 6 35сравнения фаз приведена на фиг, 6, где введены следующие обозначения:ох 1 - .сигнал на первом входе схемы 6;оюг+: оехг- - сигнал на втором входесхемы 6 при р 2 р 1 и при рг р 1 40огэ - сигнал на выходе нуль-органа 28,ого, ю, цгг - сигналы на выходах компараторов 20, 21, 22,Зн,р - сигнал на выходе элемента 8 И 30.Фазометр обладает высоким быстро. действием во всем диапазоне разности фазот 0 до 360, Для построения блоков схемыфазометра использованы следующие элементы и их соединения С,В. Якубовский,Н,А,Барканов, Л,И,Ниссельсон и др. Аналаговые и цифровые интегральные микросхеФормула изобретения1, Фазометр, содержащий инвертор, первый компаратор и соединенные последовательно аналого-цифровай преобразователь и постоянное запоминающее мы: Справочное пособие / Под ред. С.В.Якубовского, 2-е изд. - М,: Радио и связь, 1984. В качестве инеертора 3, суммирующих усилителей 4, 23 использованы инеертирующие усилители на основе микросхем К 553 УД 2, элемента 2 ИЛИ 7 - элемент микросхемы К 155 ЛЛ 1, элемента 2 И-НЕ 8 - элемент микросхемы К 155 ЛАЗ, компараторав 9, 15, 20, 21, 22, нуль-Ьргана 28 - микросхемы. К 554 САЗ, Ключ 10 может быть выполнен по схеме, приведенной на фиг, 7, а ключ 11 - по схеме; приведенной на фиг, 8, соответственно на транзисторе КТ 3107 и транзисторах КТ 3107, КТ 3102, Аналого-цифровые преобразователи 12, 15 построены на основе микросхем ы К 1108 П В 1. В качестве выпрямителей 5, 13 использованы неинвертирущие усилители на основе микросхемы, К 553 УД 2, к неинвертирующему входу кото- , рой подключен анод диода КД 522, катод ко-" торога соединен с общей нулевой шиной питания. Если частота входных сигналов фазаметра равна 50 Гц, то сопротивление резисторов 16, 25, 27 может быть равным 15 кОм, а емкость конденсаторов 17, 24, 26 - 3 нФ. Постоянное запоминаощее устройство 18 может быть выполнено на микросхеме К 573 РФЗ. Цифроаналоговый преобразователь 19 - включенные последовательно микросхемы КР 572 ПА 1 и К 553 УД 2, Дешифратор 29 выполнен на микросхеме К 155 ИДЗ, элемент 8 И 30 - включенные последовательно микросхема У 155 ЛР 2 и элемент микросхемы У 155 ЛН 1,Необходимость постоянства амплитуд входных сигналов фазометра для его нормального функционирования определяет область его применения - для контроля сдвига фаз в схемах коррекции многафазных источников эталонных стимулирующих сигналов устройств контроля исправности электронного оборудования, однако совместно с формирователями синусоидальных сигналов, синхронизированными по частоте и фазе с внешними сигналами и обеспечивающими постоянство амплитуд выходных напрякений, фазометр может быть использован как быстродействующий фазоизмерительный орган е релейных защитах и компенсэтарах реактивной мощности энергосистем,устройство, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия для измерения мгновенного значения разности фаз двух сигналов, дополнительно введены первый и второй преобразователи синусаидальных сигналов в значения аргументов синусоид, первый суммирующий усилитель, первый вход которого и неинверсный вход первого компаратора соединены с выходом первого преобразователя синусоидальных сигналов, инверсный вход первого компаратора - с выходом второго преобразователя синусоидальных сигналов, второй вход первого суммирующего усилителя через инвертор - с выходом второго преобразователя синусоидальных сигналов, второй аналогоцифровой преобразователь, вход которого соединен с выходом первого суммирующего усилителя, который является аналоговым выходом фазометра, выходы второго аналого-цифрового преобразователя являются цифровыми выходами фазометра, первый и второй ключи, элемент 2 ИЛИ и элемент 2 И-НЕ, первые входы которых соединены с выходом первого компаратора, а выходы - с входами управления первого и второго ключей, к выходам которых подключены третий и четвертый входы первого суммирующего усилителя, входы ключей подключены соответственно к шинам положительного и отрицательного напряжений питания, схема сравнения фаз, первый вход которой соединен с входом первого преобразователя синусоидальных сигналов и является первым входом фазометра, второй вход соединен с входом второго преобразователя синусоидальных сигналов и является вторым входом фазометра, а выход - с вторыми входами элементов 2 ИЛИ - НЕ и является цифровым выходом бита знака фазометра. 2, Фазометр по и. 1, о т л и ч а ю щ и йс я тем, что первый и второй преобразователи синусоидальных сигналов в значения аргументов синусоид содержит каждый выпрямитель, вход которого является входом преобразователя синусоидальных сигналов, цифроаналоговый преобразователь с входами, соединенными через последовательно соединенные аналого-цифровой преобразователь и постоянное запоминающее устройство с выходом выпрямителя, компаратор, инверсный вход которого непосредственно соединен с выходом выпрямителя, а другой через конденсатор подключен к общей нулевой шине питания и через резистор - к выходу выпрямителя, выход компаратора соединен с адресным входом постоянного запоминающего устройства, а выход цифроаналогового .преобразователя является выходом преобразователя.3, Фазометр поп.1, отл ича ющийс я тем, что схема сравнения фаз содержит третий, четвертый, пятый компаратооы, включенные последовательно второй суммирующий усилитель и нуль-орган, первым входом схемы являются соединенные вместе инверсный вход третьего компаратора, . неинверсный вход пятого компаратора и первый вход второго суммирующего усилителя, к которому через второй резистор подключен неинверсный вход третьего компаратора, соединенный через второй конденсатор с общей нулевой шиной питания, вторым входом схемы являются соединенные вместе инверсные входы четвертого и пятого компараторов и второй вход второго суммирующего усилителя, к которому через третий резистор подключен неинверсный вход четвертого компаратора, соединенный через третий конденсатор с общей нулевой шиной питания, элемент И и дешифратор, входы которого последовательно подключены к выходам нуль-органа, третьего, четвертого и пятого компараторов, а выходы "3", "4", "6", "7", "8", "9", "11", "12" - к входам элемента И, выход которого является выходом схемы сравнения фаз,4, Фазометрпо пп,1 и 2, отл ич а ющ и й с я тем, что для упрощения второго аналого-цифрового преобразователя его вход соединен с выходом первого суммирующего усилителя через второй выпрямитель.