Системный коммутатор с приоритетным обслуживанием

подписноеССР 4/5 изводственно-полиграфическое пр тие, г, Уйг л. Прое тная,Заказ 6507/49 Тираа 7 ВНИИПИ Государст по делам изобр 113035, Москва, ЖУстройство относится к области вычислительной техники и может быть ис"пользовано при создании вычислительных систем,Цель изобретения - расширение области использования за счет обеспечения программной настройки при прокладке каналов коммутации и децентрализации приоритетного обслуживания.На Фиг. 1 представлена Функциональная схема коммутатора; на фиг, 2 -пример использования системного коммутатора, на фиг. 3 - функциональнаясхема узла управления; на фиг, 4 - 15дешифратор приоритета; на фиг, 5 -схема блока управления коммутацией ипорядок подключения к нему блоковпрограммной настройки канала нафиг, 6 - схема блока программной настройки канала на Фиг, 7 - узел у равляющей регистровой памяти, нафиг, 8 - схема триггера с цепью авто-сброса,Системный коммутатор (фиг, 1) содержит блок 1 коммутации, блок 2 управления коммутацией, приэтом блок1 содержит три элемента 3-3двух.сторонней проводимости, три блока 4 4 э программной настройки, общие шины 305,-5., линии 6 -6связи (шины), общие шины 7-9, шины 10 настройки, линии 11-16 управления коммутацией, линию 17 синхронизации,На фиг, 2 изображены системныекоммутаторы 18-18 , абоненты 19, шины 20, включающие шины 6-9.Блок управления коммутацией содержит узел 21 управления и дешифраторприоритета. Узел 21 управления10иг.3) содержитэлементы ИЛИ 22-24, генераторы 25-27 одиночных импульсов,элементы ИЛИ-НЕ 28-30, элементы ИЛИ31-36, группу элементов И 37, группу триггеров 38-43, группу элементов 45И 44-49, линии 50-50 з, 51,-51 з,56 -56, 57,-57, 58-60 связи,Дешифратор 61 приоритета (фиг. 4)содержит элемент ИЛИ-НЕ 62, элементы 5И 63-65, линии 66, -66 связи, Блокпрограммной настройки (фиг. 6) содержит схему 67 сравнения, элемент И68, КБ-триггер 69, управляющую регистровую память 70, элемент И-ИЛИ.71 р 55дешифратор 72, счетчики 73, 74, дешифратор 75, схему 76 сравнения, линии 77-83 связи, вход 84 сброса, линии 85-96 связи,Управляющая регистровая память (фиг. 7) содержит ключи 97,98, элементы ИЛИ 99-101, элементы И 102, 103 триггеры 104, 105, элементы И 106, 107, триггеры 108, 109, одновибраторы 110, 111, элементы И 112, 113, триггеры 114-121, линии 122-129 связи.Триггер 114 может содержать цепь автосброса, С учетом этого он может содержать (фиг. 8) одновибраторы .130, 131, элементы И 132-135.Предлагаемый системный коммутатор работает следующим образом (см, Фиг.1,2) .Абоненты 19 каждой шины 5 независимо друг от друга могут занести с помощью шин 7-9 (шина 20) в память блоков 4 коды шагов настройки каналов и управления ими. По окончании записи блоки 4 по шинам 6 и 10 выдают свои коды первого шага настройки на соседние по шинам 5, 10 блоки 2 (блоки 18). При этом заданный в коде свободный блок 2 (блок 18) будет занят, если других одновременных по синхросигналам на линии 17 запросов к нему нет, При одновременном запросе к свободному. блоку 2 (блок 18) он занимается запросом на линии "Прерывание" шины 10 с более высоким фиксированным приоритетом. При этом согласно настройке из блока 2 по линиям 11-16 на входы элементов 3 коммутатора поступят сигналы управления. Через элементы 3 соединяются заданные пары шин, Последовательности шагов настройки образуют каналы из цепочек шин 5. При подаче сигнала на линии 11-16 элемента 3 разрешена двусторонняя передача данных через элемент 3 по К линиям шин 5. Работа узла 21 управления (Фиг, 3) происхо 1 дит следующим образом, Исходное состояние: триггеры 38-43 сброшены, на входах 52,-52сигнал "0".При выборке шины 5 по сигналам настройки с шины 5, (при сигналахЛ "0" .52 лц 1" 58 л "1 ц 50 )2сигнал "1," с элемента И 44 установит триггер 38 в " 1". Сигнал "1" с линий 11 включит элемент 3, и линии шин 5 и 5соединятся. Сигнал "1" с триггера 38 через элементы И 37, ИЛИ 32, ИЛИ-НЕ 29 и ИЛИ 35 выдается на линии 51, 50, 53, Сигнал "1" с элемента ИЛИ 32 через элемент ИЛИ 23, генератор 26 выдается на линию 54, Импульс,(3) Л "1 ф 50 Л фф 1 ф 66з 3 поступит через линию 54 на элементлинию 54 - на счетный вход счетчика 73 блока 4,. При выборке шины 5 по сигналам настройки с шины 5, (при сигналах "1" 57 л "0" 52 л"1" 58, л "1" 5 ф сигнал "1" с выхода элемента И 45 установит триггер 39 вСигнал "1" по линии 13 включит элемент 3, и линии шин 5, и 5 з соединятся, Сигнал " 1" с триггера 39 через.элементы И 37, ИЛИ 33, ИЛИ-НЕ 30) ИЛИ 36 выдается на линии 51 З, 50 з, 53, Сигнал "1 с элемента ИЛИ 33 через элемент ИЛИ 24, генератор 27 поступит 15 на линию 54. Импульс "1" поступит через линию 54элемент 31, линию 54 на счетный вход счетчика 73 блока 4 .При выборке шины 5 по сигналам настройки с шины 5 (при сигналах "1" 55 л"0" 52 . л"1" 59 Л "1" 50 )21сигнал "1" с выхода элемента И 46 установит триггер 40 в "1". Сигнал "1" на линии 12 включит элемент 3., 25 и линии шин 5, и 5 соединятся. Сигнал "1" с триггера 40 через элементы И 37, ИЛИ 31, ИЛИ - НЕ 28, ИЛИ 34 выдается на линии 51 50, 53 . Сигнал "1" с элемента ИЛИ 31 через эле- З 0 мент ИЛИ 22, генератор 25 поступит на линию 54,. Импульс "1" поступит через линию 54 , элемент 3 линию 54на счетный вход счетчика 73 блока 4:15При выборке шины 5по сигналам настройки с шины 5(при сигналах "1" 57 л "0" 52 л "1" 59 Л "1 ф 50) сиг 3нал. "1" с выхода элемента И 47 установит триггер 41 в "1". Сигнал "1" по 10 линии 15 включит элемент 3, и линии шин 5 и 5 Э соединятся, Сигнал "1" с триггера 4 1 через элементы И 37, ИЛИ 33, ИЛИ в30, ИЛИ 36 выдается на линии 51, 50, 53 . Сигнал "1" с элемента ИЛИ 33 через элемент ИЛИ 24, генератор 27 поступит на линию 54 з. Импульс "1" поступит через линию 54 З. элемент 3 на счетный вход счетчика 73 блока 4 .50При выборке шины 5 по сигналамнастройки с шины 51 (при сигналах "1" 55 Л "0" 52 Л" 1" 60 Л" 1" 50 ) сигнал "1" с выхода элемента И 48 установит триггер 42 в "1". Сигнал "1" по линии 14 включит элемент 3 ,и линии шин 5, и 5, соединятся, Сигнал "1" с триггера 42 через элементы И 37, ИЛИ 3 1, ИЛИ в28, ИЛИ 34 выца 994ется на линии 51 50 53. Сигнал"1" с элемента ИЛИ Э через элементИЛИ 22, генератор 25 поступит на линию 54,. Импульс "1" поступит черезлинию 54 элемент 3, линию 54 зна счетньп вход счетчика 73 блока 4 з.При выборке шины 5по сигналамнастройки с шины 5 з (при сигналах"1" с триггера 43 через элементы И37, ИЛИ 32, ИЛИ-НЕ 29, ИЛИ 35 выдается на линии 51, 50, 53. Сигнал"1" с элемента ИЛИ 32 через элементИЛИ 23, генератор 26 поступит налинию 541, Импульс "1" поступит черезлинию 54. элемент 3 , линию 54насчетный вход счетчика 73 блока 4 з.Работа дешиФратора 6 (Фиг. 4) прок,ходит следующим образом,Сигнал "1" на линии 58 появится,если на входы элемента И 63 поступятсигналы:"1" 62 Л "1" 17 Л "1" 66, л "1 "50,.Сигнал "1" на линии 59 появится,если на входы элемента И 64 поступятсигналы:"1" 62 л "1" 17 л "1" 66 л "0" 50 л1 1 Сигнал "1" на линии 60 появится, если на входы элемента И 65 поступят сигналы:"1" 62 Л "1" 17 л "О" 50 ЛфО" 50 л Иначе с линий 58-60 выдаются сигналы "О",Работа блока 4 (фиг. 6) происходит следующим образом,По командам "Вывод" или аналогичным по Функциям командам контролераввода-вывода выдаваемые на шину 7байты данных записываются в память70 блока 4. По окончании записи блок4 автоматически переходит в режимзапрограммированной работы с прямымдоступом к памяти - приостановка работы своего процессора, При этом каж 1444799 6дый байт данных, вьдаваемых по ли ниям 50-52, 86, 57, 56, 55, 66, предназначен для прокладки шага каналадля настройки триггеров 38-43 соседнего блока 18. Окончив настройку канала,блок 4 - ведущий предостанляет своему процессору- инициатору возможностьобмена данными с модулями канала,. Далее соотнетствующей командой сбрасывается память блока 4 - сброс настройки канала,По команде "Вывод" сигнала адресаА.ООО и байта данных 00000100 выдаются по линиям 83 и 82 шины 6 и линиям 122-129 шины 7 в сопровождениисигнала "1" по линии 81. При совпадении кодов А с выхода схемы 67 выдается сигнал "1" по линии 87 на входы элемента И 68 и дешифратора 72 20и с учетом этого вьдается сигнал "1"по линии 9 1 на синхровходы триггеров114-121, происходит запись "1" втриггер 119, с выхода одновибратора111 по линии 84 выдается импульс сбро са триггеров 70 памяти блока 4 (триггеры 69, 108109104105,114-121, счетчики 73, 74 - сброшены).По команде "Вывод" адрес А.001,байт настройки, импульс "1" по линии81 аналогично изложенному для команды "Вьвод" с выхода дешифратора 72,выдается сигнал " 1" по линии 90 насинхровходы триггеров 108109, ибайт настройки запишется в регистр,образованный этими триггерами. Аналогично может быть выполнена передача данных в другие регистры по их адресам 010-101.По команде пВыводп адрес А.ООО, 40байт управления 1 ХХХ 1000 и 1 п по линии 81 аналогично изложенному втриггеры 114-121 памяти 70 будет записан байт управления "1" 114"1"118"1"114 по линии 53 в процессор поступит сигнал "1" и переведет его в режим приостановки. Процессор вьдаст "1" по линии 78 и при наличии "1" на выходе триггера 118это вызовет запуск одновибратора 110, 50с его выхода по линии 94 импульс "1"поступит на входы схем элемента И-ИЛИ71 и триггера 69. Триггер 69 установится в " 1". Сигналы кода ХХХ-программно заданного числа шагов настройки свыходов триггеров 115-117 по линиям95 поданы на входы схемы 76, с еевыхода сигнал "0" по линии 96 поданна входы элемента И 68 и триггера 114. С выхода элемента И 68 ньдается сигнал "0" по линии 80. Импульс "1" по линии 94 через элемент И-ИЛИ 71 поступит на счетный вход счетчика 74, его содержимое увеличится на 1. Код 001 с выходов счетчика 74 поступит на входы дешифратора 75, сигнал "1" по линии 93 поступит на входы элементов И 106107, тем самым будет считываться байт первого шага настройки с триггеров 108109 через элементы ИЛИ 99100101, ключи 9798 по линиям 50-52 на шину 10, по линии 86 на вход элемента И-ИЛИ 71, по линиям 55-57, бб на шину 6. Если шаг настройки выполнен, то вьдается по линии 54 импульс "1" на входы счетчика 73 и элемент И-ИЛИ 71, содержимое счетчика 73 увеличивается на 1. Если "1" 54 Л "1" 86, то с выхода элемента И-ИЛИ 71 импульс "1" увеличит содержимое счетчика 74, начнет выполняться следующий шаг настройки канала считываемого содержимого соответствующего регистра 70 памяти блока 4. Каждый следующий шаг настройки канала выполняется аналогично. Если "1" 54 Л "0" Яб, то выполненная прокладка канала сохраняется до его сброса. При совпадении кодов сигналов на входах схемы 76 она вьдает сигнал "1" по линии 96 на входы элемента И 68 (на ее выходе по линии 80 будет сигнал "1") и триггера 114 (он сбросится), и с его выхода вьдается по линии 53 сигнал "0" на вход процессора - приостановка окончена,Процессор по проложенному каналу может вести обмен данными с другими модулями канала.После окончания описанного этапа по команде "Вывод" сбросится память 70 блока. 4 и, следовательно, происходит сброс схем триггеров 38-43.Формула изобретенияСистемный коммутатор с приоритетным обслуживанием, содержащий блок коммутации и блок управления коммутацией, группа выходов управления коммутацией которого соединена с группой управляющих входов блока коммутации с первого по третий, информационные входы-выходы блока коммутации подключены к общим шинам системного коммутатора соответственно с первой1444 7 по третью, о т л и ч а ю щ и й с я тем, что, с целью расширения области применения за счет обеспечения программной настройки при прокладке ка.5 налов коммутации и децентрализации приоритетного обслуживания, он дополнительно содержит три блока программной настройки канала, каждый из которых содержит элемент И, элемент И-ИЛИ, две схемы сравнения, два счетчика, два дешифратора, триггер и узел управляющей регистровой памяти, а блок управления коммутацией содержит дешифратор приоритета, две груп - пы элементов И, группу триггеров, три элемента ИЛИ-НЕ, девять элементов ИЛИ, три генератора одиночных импульсов, причем первый выход дешифратора приоритета соединен с первыми пря- -б мыми входами первого и второго элементов И первой группы, второй выход дешифратора приоритета соединен с первыми прямыми входами третьего и четвертого элементов И первой группы, 25 третий выход дешифратора приоритета соединен с первыми прямыми входами пятого и шестого элементов И первой группы, выходы с первого по шестой элементов . первой группы соединены ЗО с входами установки в " 1" соответственно с первого по шестой триггеров группы, выход первого триггера группы соединен с первым входом первого элемента И второй группы, первым стробирующим входом дешифратора приоритета и первым выходом управления коммутацией группы блока управления коммутацией, выход управления коммутацией группы которого соединен с вто О рым стробирующим входом дешифратора приоритета, с выходом второго триггера группы и с первым входом второго элемента И второй, группы, выход которого соединен с первыми входами пер вого и второго элементов ИЛИ и первого элемента ИЛИ-НЕ, выход третьего триггера группы соединен с первым входом третьего элемента И второй группы, с третьим стробирующим входом 5 О дешифратора приоритета и с третьим выходом управления коммутацией группы блока управления коммутацией, четвертый выход управления коммутацией группы которого соединен с четвертым стробирующим входом дешифратора приоритета, с выходом четвертого триггера и первым входом четвертого элемента И второй группы, выход которого 99соединен с вторыми входами первого и второго элементов ИЛИ и первого элемента ИЛИ - НЕ, выход пятого триггера группы соединен с пятым тробирующим входом дешифратора приоритета, с первым входом пятого элемента И второй группы и с пятым выходом управления коммутацией группы, блока управления коммутацией, шестой выход управления коммутации группы которого соединен с шестым стробирующим входом дешифратора приоритета, с выходом шестого триггера группы и с первым входом шестого элемента И второй группы, выход которого соединен с первыми входами третьего и четвертого элементов ИЛИ и второго элемента ИЛИ-НЕ, вторые входы которых соединены с выходом первого элемента И второй группы, выход третьего элемента И второй группы соединен с первыми входами пятого и шестого элементов ИЛИ и третьего элемента ИЛИ в , вторые входы которых соединены с выходом пятого элемента И второй группы, инверсные входы первого и шестого элементов И первой группы соединены с первым входом седьмого элемента ИЛИ и подключены к объединенным через монтажное ИЛИ выходам признака занятости первой общей шины узлов управляющей регистровой памяти с первого по третий блоков программной настройки канала, инверсные вхОды второго и четвертого элементов И первой группы соединены с первым входом восьмого элемента ИЛИ и подключены к объединенным через монтажное ИЛИ выходам признака занятости второй общей шины узлов управляющей регистровой памяти с первого по третий блоков программной настройки канала, инверсные входы третьего и пятого элементов И первой группы соединены с первым входом девятого элемента ИЛИ и подключены к объединенным через монтажное ИЛИ выходам признака занятости третьей общей шины узлов управляющей регистровой памяти с первого по третий блоков программной настройки канала, выход первого элемента ИЛИ соединен с вторым входом восьмого элемента ИЛИ и подключен к выходу приз нака занятости второй общей шины системного коммутатора, выход третьего элемента ИЛИ соединен с вторым входом седьмого элемента ИЛИ и подключен к выходу признака занятости первой144479общей шины системного коммутатора, выход пятого элемента ИЛИ соединен с вторым входом девятого элемента ИЛИ и подключен к выходу признака заня тости третьей общей шины системного коммутатора, выход седьмого элемента, ИЛИ соединен с входом первого генератора одиночных импульсов, выход которого соединен со счетным входом пер О вого счетчика и первым входом элемента И-ИЛИ первого блока программной настройки канала, выход восьмого элемента ИЛИ соединен с входом второго генератора одиночных импульсов, выход 15 которого соединен со.счетным входом первого счетчика и первым входом элемента И-ИЛИ второго блока программной настройки канала, выход девятого элемента ИЛИ соединен с входом тре тьего генератора одиночных импульсов, вЫход которого соединен со счетным входом первого счетчика и первым входом элемента И-ИЛИ третьего блока программной настройки канала, выходы второго, четвертого и шестого элементов ИЛИ подключены соответственно к вЫходам признака первого ведомого модуля, признака второго ведомого моду 1 пя и признака третьего ведомого моду ля системного коммутатора, выход первого элемента ИЛИ-НЕ объединен через монтажное ИЛИ с первым входом прерывания системного коммутатора и соединен с первым информационным входом дешифрагора приоритета, с вторыми входами пятого и шестого элементов И второй группы и входами установки в "О" пятого и шестого триггеров группы, выход второго элемента ИЛИ-НЕ 40 объединен через монтажное ИЛИ с вторым входом прерывания системного коммутатора и соединен с вторым информационным входом дешифратора приоритета, вторыми входами третьего и четвертого элементов И второй группы и входами установки в "О" третьего и четвертого триггеров группы, выход третьего элемента ИЛИ-НЕ объединен через монтажное ИЛИ с третьим входом пре рывания системного коммутатора и соединен с третьим информационным входом дешифратора приоритета, с вторыии входами первого и второго элементов И второй группы и входами установки в 0 первого и второго триггеров груп- пЫ, вторые прямые входы с первого по шестой элементов И первой группы подключены к объединенным через монтаж 99 1 О ное ИЛИ выходам кода выбора шины узлов управляющей регистровой памяти спервого пс третий блоков программнойнастройки канала, выходы кода управления прерыванием узлов управляющейрегистровой памяти с первого по третий блоков программной настройки объединены через монтажное ИЛИ и соединены соответственно с четвертого пошестой информационными входами дешифратора приоритета, синхровход системного коммутатора соединен с седьмымстробирующим входом дешифратора приоритета, вход сброса системного коммутатора подключен к входам сбросапервых и вторых счетчиков, триггерови первыми входами сброса узлов управляющей регистровой памяти с первогопо третий блоков программной настройки канала, выходы первого и второго счетчиков к-го (к = 1,3) блокапрограммной настройки канала соединены соответственно с первым входом схемы сравнения и входом первого дешифратора к-го блока программной настройки канала, выход которого соединенс входом адреса считывания узла управляющей регистровой памяти к-го блока программной настройки канала, выход кода количества шагов настройкиузла управляющей регистровой памятик-го блока программной настройки канала соединен с вторым входом первойсхемы сравнения к-го блока программной настройки канала, выход которойсоединен с вторым входом сброса узлауправляющей регистровой памяти и первым прямым входом элемента И к-гоблока программной настройки канала,второй прямой вход которого соединенсо стробирующим входом второго дешифратора и выходом второй схемысравнения к-го блока программнойнастройки канала, первый и второйвходы которой подключены соответственно к входу кода адреса к - го блокапрограммной настройки канала системного коммутатора и к полю адреса к-йобщей шины системного коммутатора,второй вход элемента И-ИЛИ соединенс входом установки в "О" триггера ивыходом разрешения выдачи узла управляющей регистровой памяти к-го блокапрограммной настройки канала, входразрешения. выдачи, вход адреса записи, информационный вход, выход признака режима настройки, синхровход и выход признака захвата шины которогоподключены соответственно к выходутриггера, выходу второго дешифраторак-го блока программной настройки канала, к выходу поля данных к-й общейшины системного коммутатора, к третьему входу элемента И-ИЛИ к-го блокапрограммной настройки канала, к выходу и входу признака захвата к-йобщей шины системного коммутатора,выход элемента И-ИЛИ и информационныйвход второго дешифратора к-го блока программной настройки канала подклю - чены соответственно к счетному входу второго счетчика к-го блока програм 5 мной настройки канала и входу поля адреса данных к-й обг 1 ей шины системного коммутатора, вход и выход призна.ка ввода к-й общей шины системногокоммутатора подключены соответственно к выходу и инверсному входу элемента И к-го блока программной настройки канала.