Устройство для вычисления коэффициентов фурье

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН И 9 6 Р 1 э/332 ЕН ьство СС /332, 19 тво СССР 5/332, 1 ФВЫЧИСЛЕНИЯ лиьГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБРЕ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОИСТВО ДЛЯ КФИЦИЕНТОВ ФУРЬЕ(57) Изобретение относится к вычтельной технике и может быть испзовано в системах цифровой обраб сигналов в реальном масштабе времени.Цель изобретения - повышение точности. Поставленная цель достигается засчет того, что устройство состоит издвухпортового блока памяти 1, сдвигателя 2, арифметического блока 3, блока постоянной памяти 4, преобразователей обратного кода в прямой 5, 6,блока постоянной памяти 7, злементаИЛИ 8, регистра 9, формирователя адресов 10, блока синхронизации 11,блока вычисления масштаба 12, информационного входа 13, входа запуска14 и выхода масштабного козффициента15. 9 ил.1315999 Вы, 8 рдО3 Редактор А аж б 72 Под арственного комитета С изобретений и открытий ва, Ж, Раушская наб Заказ 2687 исноСЕ Тир ВНИИПИ Госу по делам 113035 Нос.Ужгород, ул.Проектная,4 Производственно-полиграФическое предприятие Фр Рддр 79 дн 69 Вьц 67 6 ИЗ, бил О Р+Р 1 РзР Составитель А.Барановндор Техред Н.Глущенко Корректор М,Шароши1 131599Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов в реальном масштабе времени, 5Целью изобретения является повышение точности вычислений.На фиг.1 представлена схема предлагаемого устройства; на фиг.2, - схема блока вычисления масштаба; на 10 фиг.З - графическая схема алгоритма БПФ; на фиг.4 - схема формирователя адресов; на фиг.5 - схема блока синхронизации; на фиг.6-10 - временные диаграммы, поясняющие работу 15 устройства.Устройство содержит двухпортовый блок 1 памяти, сдвигатель 2, арифме" тический блок 3, блок 4 постоянной памяти (табличных коэффициентов), 20 преобразователи 5 и 6 обратного кода в прямой, блок 7 постоянной памяти, элемент ИЛИ 8, регистр 9, формирователь 10 адресов, блок 11 синхронизации, блок 12 вычисления масштаба,информационный вход - выход 13, вход 14 запуска и выход 15 масштабного коэФфициента.Блок 1 состоит из ОЗУ комплексных 30 чисел, в ячейках которых хранятся действительные и мнимые составляющие комплексных чисел. Объем памяти составляет 2 Я слов (И - длина,обрабатываемого массива).35Блок вычисления масштаба (фиг.2) содержит мультиплексор 16, сумматор 17, регистры 18 и 19, четыре элемента И 20-23, реверсивные счетчики 24 и 25, элементы И 26-29, элементы 40 ИЛИ 30 и 31, узел 32 постоянной памяти, регистр 33, входы 34-38, выходы 39 и 40 и регистр 41.Формирователь 10 адресов (фиг.4) содержит реверсивные счетчики 42 и 43 45 (с входной логикой), блок 44 элементов ИЛИ, элемент И 45, триггер 46, мультиплексор, 47, входы 48 и 49 и выходы 50 и 51.Арифметический блок выполняет базовые операции видаА= А + 11 В.,55где А и В - комплексные операнды,(причем вначале вычисляется операнд В; , а затем А; 9 2У - комплексный весовой коэффи 1циент (фиг.З)Блок синхронизации (фиг,5) содержит генератор 52 тактовых импульсов,распределитель 53 импульсов, элементИЛИ 54, элемент И 55, ждущий мультивибратор 56, элемент И 57, сдвиговый регистр 58, выходы 59, триггер60, элемент И 61, элемент И 62,триггер 63, элемент И 64, счетчик 65,элементы И 66 и 67, вход 14, выходы68 - 72,Рассмотрим работу устройства напримере вычисления коэффициентовФурье для массива дпиной Ю = 16 точек, Устройство работает в стартстопном режиме. На каждый запускающий импульс производится однократноевычисление коэффициентов Фурье и устройство останавливается до приходаследующего запускающего импульса.С приходом импульса на вход 14устройства блок 11 вырабатывает навыходе 68 сигнал "Исходное", которыйустанавливает в исходное состояниевсе блоки устройства. Затем на выходе 59 начинают вырабатываться синхроимпульсы СИ 1 - СИ 16, которые поступают к блокам устройства, обеспечиваясогласованный во времени режим работы всего устройства.На фиг.З представлена графическаясхема используемого алгоритма БПФ.При выполнении базовой операции алгоритма БПФ с основанием "два", необходимо считать два операнда, один коэффициент и записать два операнда -результат базовой операции.На фиг,б приведена временная диаграмма выполнения базовой операции.Базовая операция выполняется за 16синхроимпульсов. Вначале производится считывание первого и второго операндов (СИ 1 - СИ 5). Адреса для считывания поступают из формирователяадресов (выход 50), Затем над этимиоперандами выполняется базовая операция. Коэффициенты считываются изблока 4 по адресу, выдаваемому формирователем 10 адресов (выход 51).После выполнения базовой операцииблоком 3 результаты операции записываются по тем же адресам в блок 1.Одновременно с записью операндов вОЗУ производится оценка величины модуля комплексных чисел. Арифметический блок работает с числами, представленными кодами с фиксированнойзапятой.3 13159Для исключения переполнения используется алгоритм условного масштабированияпри котором на каждой итерации производится оценка величины модуля комплексных операндов на выхо-5 де арифметического блока. Причем, с целью повышения точности вычислений, все операнды рабиваются на две группы в соответствии с графической схемой алгоритма БПФ (фиг.3). К первой 10 группе относятся операнды, находящиеся в блоке ОЗУ по адресам 0000 до 0111, т.е. имеющие значение "0" в старшем разряде адреса. К второй груп пе относятся операнды, находящиеся 15 в блоке ОЗУ по адресам 1000 до 1111, т.е. имеющие " 1" в старшем разряде. Для каждой группы определяется свой масштабный коэффициент. Если хотя бы один операнд группы имел модуль 20 больше или равный 0,5, то на следую" щей итерации производится сдвиг всех входных операндов данной группы на один разряд вправо, Если все операнды группы имели модули меньше 0,25, 25 то производится сдвиг всех входных операндов данной группы на один разряд влево. Если все операнды группы имели модули меньше 0,5, но имеется хотя бы один операнд группы, модуль которого больше или равен 0,25, то входные операнды данной группы поступают на вход арифметического блока без сдвига, При выполнении этих условий обеспечивается работа арифметического блока без переполнения.Модуль комплексного числа определяется выражением Вначале с помощью преобразователей 5 и 6 производится преобразование их в прямой код. (Это позволяет сократить объем блока ПЗУ). Для этого на управляющие входы преобразователей 5 и 6 подключены знаковые разряды соответственно действительной и мнимой частей, имеющие вес 0,5, которые заводятся непосредственно на входы элемента 8. Остальные четыре разряда преобразователей 5 и 6 кодов заведены на адресные входы блока 7. По адресам, которые соответствуют кодам мантисс действительной и мнимой частей числа, у которых модуль больше или равен 0,5, записан код 1, а по остальным адресам записан код О.Во второй разряд блока 7 по соответствующим адресам, при которых модуль комплексного числа меньше 0;25, записан код нО, а по остальным адресам записан код " 1". 40 выхода блок ен на инфор 9. Значение 4 где А, - комплексное число;КЛ; - реальная часть числа;1 Л; - мнимая часть числа.Из анализа этого выражения видно, что при значении .1 В.А;7 0,5 модуль комплексного числа0,5, независимо от значения 1 А при значении 1 А;1 г 0,5 модуль комплексного числа0,5, независимо от значения ВрА,.При других значениях КА; н 1 А;Ф выполнение неравенства 1 А, 1 0,5 зависит как от значений действительной, так и мнимой частей комплексного числа. С целью экономии оборудования оценка величины модуля комплексного числа производится приближенно 9,9 4по анализу К старших разрядов действительной и мнимой частей числа,Для определенности рассмотрим работу устройства при К = 5.В исходном состоянии все регистрыустановлены в 0. На управляющийвход сдвигателя 2 подан код, соответствующий сдвигу всех операндов напервой итерации на один разряд вправо, Операнды, участвующие в вычислениях в соответствующей последовательности, необходимой для алгоритма БПФ,подаются на вход сдвигателя 2, сдвигаются на нем на один разряд вправо,и поступают на первый вход арифметического блока 3, На выходе блока 3производится оценка величин модуляоперандов, вычисленных на текущейитерации,. С а 7 второи разряд завед мационный вход регистра величины модуля заносится в регистр 9. После обработки операндов, относящихся к первой группе, содержимое регистра 9 переписывается в регистр 33 блока вычисления масштаба. После обработки операндов, относящихся к второй группе, содержимое регистра 33 переписшвается в регистр 41, а содержимое регистра 9 - в регистр 33. Блок вычисления . масштаба по содержанию регистров 33 и 41 вырабатывает сигналы управления сдвигателем 2 поочередно для операндов первой и второй групп.5 10 15 20 25 30 35 ДО е 45 50 55 5 131Кроме того, по значению кодов в регистре 33 производится подсчет масштабного коэффициента для первой группы на счетчике 24 и для второй группы на счетчике 25, На последней итерации, когда производится обработка операндов, относящихся к разным группам, перед выполнением вычислений производится выравнивание масштабов. Для этого в блоке вычисления масштаба на последней итерации вырабатываются коды управления сдвигателем 2 для каждой группы; обеспечивающие сдвиг операндов при считывании иэ блока 1 на соответствующее число разрядов. Одновременно на выходе 15 устанавливается значение кода соответствующее масштабу вычисленного спектра.Блок 11 синхронизации (Фиг.5) работает в старт-стопном режиме. Временная диаграмма работы блока приведена на фиг.7. Предположим, что в данный момент устройство закончило вычисление и находится в состоянии ожидания. На первый вход элемента И 55 поступает сигнал "1", вырабатываемый итерационным сдвиговым регистром 58 (и + 1 разряд) при окончании вычислений. Этот же сигнал поступает на вход элемента 54 и блокирует работу распределителя 53. С приходом на вход 14 запускающего импульса на выходе элемента И 55 возни кает сигнал, который запускает ждущий мультивибратор 56. На выходе его формируется сигнал Исходное", который поступает на вход элемента ИЛИ 54, а также к другим блокам устройства (выход 70).По окончании сигнала "Исходное" запускается распределитель 53 импульсов, вырабатывающих 16. синхроимпульсов, смещенных во времени, которь поступают к блокам, обеспечивая согласованный режим работы устройства. На счете 65 подсчитывается число выполненных базовых операций. При Я=16счетчик содержит четыре разряда По мере выполнения базовых операций состояние счетчика 65 принимает значение 0000, 0001, 0010, 0011, 0100 и т.д. (Фиг.8 и 10) При состоянии счетчика 65, равном 0100, на выходе элемента 62 возникает сигнал, по которому триггер 63 устанавливается в состояние "1" (СИЗ по СИ 2) и на выходе 70 устанавливается высокий по 5999 б тенциал, который соответствует завершению обработки операндов первойгруппы и используется в блоке вычис.ления масштаба (сигнал П 01). При состоянии счетчика 65, равном 1000, на выходе элемента 61 возникает сигнал, устанавливающий триггер 60 в состояние "1" (СИЗ по СИ 2), и на выходе устанавливается высокий уровень (сигнал ПО 2). По этому сигналу тактом СИ 10 производится сдвиг содержимого итерационного регистра 58 и на его выходе 72 установится код 01000, соответствующий выполнению второй итерации (фиг.9). Через элементы 66 и 67 счетчик 65 тактом СИ 10 сбрасывается в "0", Далее процесс повторяется.После выполнения последней итерации в итерационном регистре 58 устанавливается код 00001, Высокий уровень с пятого разряда поступает на элемент ИЛИ 54 и запрещает выработку синхроимпульсов. Устройство переходит в режим ожидания. Формирователь адресов (Фиг.4) обеспечивает формирование адресов операндов и коэффициентов в последовательности, необходимой для выполнения алгоритма БПФ с основанием два в соответствии с используемым графом (Фиг,З). Сигналом "Исходное" счетчики 43 и 42 и триггер 46 устанавливаются в "О". На вход 48 поступает четырехразрядный код с итерационного сдвигающего регистра 58, который управляет порядком счета счетчиков 42 и 43. Счетные импульсы поступают на вход 49 с выхода элемента 64. На ,элементе 64 осуществляется блокировка поступления синхроимпульсов на время действия сигнала П 02. На выходе 50 образуются адреса операндов, Первый адрес считывания Формируется на счетчике 42 и через первый вход мультиплексора 47 поступает на выход50. Второй адрес считывания формируется на поразрядных элементах 44 и поступает на выход 50 через второй вход мультиплексора, Управление мультиплексором осуществляет триггер 46, переключаемый по счетному входу с выхода элемента 45 синхроимпульсами СИЗ и СИ 15 (фиг.б), При записи выполняется запись в блок 1 сначала второго операнда, а затем первого. Адреса для считывания весовых коэффициен.тов формируются на счетчике 43, при5 1 О 15 20 25 30 35 40 45 5055 7 13чем за счет входной логики счетныеимпульсы поступают на тот разрядсчетчика, на который приходит "1" ситерационного сдвигового регистра.Работа блока вычисления масштаба. Сигналом "Исходное" все регистры .устанавливаются в "0", в счетчики 24 и 25 заносится код,соответствующий значению 1 оя И - 1 (при И=16 код 011). Этот код соответствует масштабу результата, если на первой итерации будет выполнен сдвиг входного массива на один разряд в сторону младших разрядов, а на остальных итерациях операнды будут передаваться в арифметический блок без сдвигов.На первой итерации всегда осуществляется сдвиг операндов на один разряд в сторону младших разрядов. Это обеспечивается тегл, что при единичном значении первого разряда итерационного регистра 58 на выходе узла 32 устанавливается код 10001, независимо от значения других входов узла 32. Код с выхода узла 32 поступает на управляющий вход сдвигателя 2, который и осуществляет сдвиг операндов. Во время выполнения первой итерации осуществляется оценка величины модуля комплексных чисел - результатов выполнения базовых операций. Результаты оценки фиксируются в регистре 9 в моменты СИ 14 и СИ 16, соответствующие наличию на выходе арифметического блока первого и второго операндов.При возникновении сигнала П 01, соответствующего завершению обработки операндов первой группы, высокий уровень через элемент 30 поступает на вход элемента 27, на выходе которого формируется сигнал, по которому производится перепись содержимого регистра 9 в регистр 33 и обнуление регистра 9 (выход 39), При наличии в регистре 33 кода 11 (модуль числа больше или равен 0,5) на выходе элемента 21 формируется сигнал, по которому из счетчика 24 вычитается единица. При наличии в регистре 33 кода 00 (модуль числа меньше 0,25) на выходе элемента 20 формируется сигнал, по которому к содержимому счетчика 24 прибавляется единица. При наличии в регистре 33 кода 01 (модуль числа больше или равен 0,25, но меньше 0,5) содержимое счетчика остается 15999 8 без изменения, таким образом на счетчике 24 фиксируется код, который показывает, на сколько разрядов необходимо сдвинуть операнды (в сторонумладших разрядов), чтобы масштаб результата стал равным единице. Далеепроизводятся вычисления с операндами, относящимися к второй группе.По завершении этих вычислений блоком 11 формируется сигнал ПО 2, по которому производится перепись содержимого регистров 33 в 41, а регистра9 - в регистр 33. По содержимому регистра 33 на элементах 22 и 23 фор-,мируготся сигналы управления для счетчика 25 (аналогично сигналам длясчетчика 24). На время действия сигнала ПО 2 блокируется выработка стробирующих сигналов для регистра 9(элемент 29). По окончании сигналаП 02 начинает выполняться вторая итерация алгоритма БПФ. На выходе узла32 установится один из кодов, определяемый кодом оценки модуля дляпервой группы. Этот код поступает науправляющий вход сдвигателя 2,По завершении обработки операндов первой группы блоком 11 формируется сигнал П 01. Па этому сигналу через элементы 30 и 27 производится перепись содержимого регистров 9 в 33, а 33 - в 41. На выходе узла 32 установится код, по которому сдвигатель 2 будет выполнять сдвиги для операндов второй группы. Далее, на последующих итерациях, характер работы блока не меняется.На предпоследней итерации (1 о 8 И -1) по сигналу П 02 (элементы 28 и 26) формируется сигнал, по которому в регистр 19 с выхода сумматора 17 заносится код разности масштабов первой и второй групп (разность кодов счетчика 24 и 25). Одновременно этим же сигналом в регистр 18 через мультиплексор 16 заносится код того счетчика (масштаб той группы), код которого имеет меньшее значение. Управление мультиплексором осуществляется. знаковым разрядом сумматора 17. При единичном значении знакового разряда сумматора в регистр 18 записывается состояние счетчика 24, .принулевом значении - состояние счетчика 25. Этот код будет соответствовать масштабу всего вычисленного спектра и через выход 15 передается на следующее устройство обработки,1315999 9Код разности масштабов с выхода регистра 19 поступает на адресные входы (5-8 разряды) узла 32. На последней итерации при подаче на вто- рой разряд адреса единицы значения четвертого и пятого разрядов адреса не влияют на выходной код узла 32,Рассмотрим возможные варианты,Пусть, масштабы первой и второй групп равны , В этом случае в реги стре 19 зафиксируется код 1111, При считывании операндов первой группы на выходе узла 32 установйтся код 10001, соответствующий сдвигу операндов на. один разряд в сторону младших разря дов (для исключения переполнения разрядной сетки на последней итерации). При считывании операндов второй группы на выходе узла 32 установится код 10001, по которому на сдвигателе 2 20 операнды будут сдвинуты на один разряд в сторону младших разрядов. Таким образом, операнды двух групп перед вычислением будут сдвинуты на 25 один разряд в сторону младших разрядов. В регистр 18 будет переписан код счетчика 24 первой группы, который будет принят за масштаб всего спектра. Пусть код масштаба первой группы больше кода масштаба второй группы. Тогда код разности, сформированный на выходе сумматора 17, будет положительным (старший разряд , соответствует 0). При считывании , операндов первой группы на выходе узла 32 будет установлен один из ко дов, определяемый значением кода разности масштабов групп. При считывании операндов второй группы на выходе узла 32 установится код 10001, соответствующий сдвигу операндов на сдвигателе на один разряд в сторону младших разрядов.В регистр 18 будет переписан код счетчика 25, который будет принят за масштаб всего спектра,Пусть код масштаба первой группы меньше кода масштаба второй группы, Тогда код разности, сформированный на выходе сумматора 17, будет отрицательным (старший разряд соответствует значению "1"). В этом случае при считывании операндов первой груп пы на выходе узла 32 установится код 10001, соответствующий сдвигу операндов на сдвигателе на один разряд в сторону младших разрядов. 1 ОПри считывании операндов второй группы на выходе узла 32 будет установлен один из кодов, определяемый значением кода разности масштабов групп. В регистр 18 будет переписан код счетчика 24, который будет принят за масштаб всего спектра. Формула изобретения Устройство для вычисления коэффиФциентов Фурье., содержащее двухпортовый блок памяти, сдвигатель, арифме- тический блок первый и второй блокипостоянной памяти, формирователь адреса, элемент ИЛИ, регистр, .блок синхронизации и первый и второй преобразователи обратного кода в прямой, информационные выходы которых подключены соответственно к первому и второму адресным входам первого бло-. ка постоянной памяти, выход которого подключен к младшим разрядам информационного входа регистра, старший разряд информационного входа которого подключен к выходу элемента ИЛИ, первый вход которого подключен к выходу старшегоразряда первого блока постоянной памяти, выходы реальной и мнимой частей числа арифметического блока подключены к первым входам соответственно первого и второго преобразователей обратного кода в прямой, выходы знаковых разрядов которых подключены соответственно к второму и третьему входам элемента ИЛИ, выходы старших разрядов реальной и мнимой части числа арифметического блока подключены к вторым вхо" дам соответственно первого и второго преобразователей обратного кода в прямой, первый выход формирователя адреса подключен к адресному входу второго блока постоянной памяти, выход которого подключен к входу коэффициента арифметического блока, выходы реальной и мнимой частей числа которого объединены и подключены к информационному входу первого порта двухпортового блока памяти и информационному вхоцу сдвигателя, выход которого подключен к,информационному входу арифметического блока, информационный вход второго порта двухпортового блока памятиявляется информационным входом устройства, входом запуска которого является вход запуска блока синхронизации, выходы с первого по пятый которого подключе 13159ны соответственно к входам с первого по пятый формирователя адреса, причем формирователь адреса содержит первый и второй реверсивные счетчики, блок элементов ИЛИ, мультиплексор, триггер и элемент И, выход которого подключен к тактовому входу триггера, выход которого подключен к управляющему входу мультиплексора, первый информационный вход которого 10 подключен к выходу блока элементов ИЛИ, первый вход которого соединен с вторым информационным входом мультиплексора и подключен к информационному выходу первого реверсивного15 счетчика, суммирующий вход которого Соединен с суммирующим входом второго реверсивного счетчика, вторым входом блока элементов ИЛИ и является первым входом формироватепя адреса, 2 О вторым входом которого являются со единенные между собой вычитающие входы первого и второго реверсивных счетчиков, установочные входы которых соединены с установочным входом 25 триггера и являются третьим входом формирователя адреса, четвертым и пятым входами которого являются соответственно первый и второй входы элемента И, а выход мультиплексора 30 и информационный выход второго реверсивного счетчика являются соответственно первым и вторым выходами формирователя адреса, о т л и ч а - ю щ е е с я тем, что, с целью повышения точности, в него введен блок вычисления масштаба, первый выход которого является выходом масштабного коэффициента устройства, второй выход блока вычисления масштаба под О ключен к входу кода сдвига сдвигателя, третий и четвертый выходы блока вычисления масштаба подключены соответственно к тактовому входу и входу разрешения записи регистра, выход 45 которого подключен к первому входу блока вычисления масштаба, вторей вход которого подключен к второму выходу блока синхронизации, адресный вход двухпортового блока памяти под ключен к второму выходу формирователя адреса, первый выход которого подключен к третьему входу блока вычисления масштаба, входы счетвертого по десятый которого подключены к выходам 55 соответственно с шестого по двенадцатый блока синхронизации, третий выход которого подключен к одиннадцато 99 12му входу блока вычисления масштаба, при этом блок вычисления масштаба содержит восемь элементов И, два реверсивных счетчика, два элемента ИЛИ, сумматор, мультиплексор, четыре регистра и узел постоянной памяти, первый адресный вход которого подключен к выходу первого регистра, информационный вход которого подключен к выходу второго регистра, информационный вход которого является первым входом блока вычисления масштаба, выход первого разряда второго регистра подключен к первым входам первого и второго элементов И, выходы которых подключены к суммирующим входам соответственно первого и второго реверсивных счет. чиков, установочные входы которых соединены и являются входом задания константы блока вычисления масштаба, выход второго разряда второго регистра подключен к первым входам третьего и четвертого элементов И, выходы которых подключены к вычитающим входам соответственно первого и второго реверсивных счетчиков, информационный выход первого реверсивного счетчика подключен к первому информационному входу мультиплексора и первому входу сумматора, выход которого подключен к информационному входу третьего регистра, выход которого подключен к второму адресному входу узла постоянной памяти, третий адресный вход которого объединен с первым входом пятого элемента И и является вторым входом блока вычисления масштаба, информационный выход второго реверсивного счетчика подключен к второму входу сумматора и второму информационному входу мультиплексора, выход которого подключен к информационному входу четвертого регистра, выход которого является первым выходом блока вычисления масштаба, вторым выходом которого является выход узла постоянной памяти, четвертый адресный вход которого является третьим входом блока вычисления масштаба, четвертым входом которого являются объединенные вторые входы второго, четвертого и пятого элементов И, первые входы шестого элемента И и первого элемента ИЛИ, второй вход которого соединен с вторыми входами первого и третьего элементов И и яв-, ляется пятым входом блока вычисления масштаба, третьим выходом которо 13 1 З 1 го является выход шестого элемента И, второй вход которого подключен к выходу второго элемента ИЛИ, выход первого элемента ИЛИ подключен к первому входу седьмого элемента И, выход которого подключен к тактовым входам первого и второго регистров и является четвертым выходом блока вычисления масштаба, шестым входом которого является второй вход седьмого элемента И, выход пятого элемен" та И подключен к первому входу восьмого элемента И, выход которого подключен к тактовым входам третьего5999 14 и четвертого регистров, выход знакового разряда сумматора подключен куправляюцему входу мультиплексора,третьи входы первого, второго, третьего и четвертого элементов И соединены и являются седьмым входомблока вычисления масштаба, восьмымвходом которого является второй входвосьмого элемента И, первый и второй 10 входы .второго элемента ИЛИ являютсясоответственно девятым,и десятым вхо"дами блока, одиннадцатым входомкоторогоявляются объединенныевходы обнуленияпервого ивторого реверсивныхсчетчиков .,