Устройство для сопряжения электронно-вычислительной машины (эвм) с периферийными устройствами

. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(7 1) Специальное конструкторское бюро биологического приборостроения АН СССР(56) Авторское свидетельство СССР У 554534, кл. С 06 Р 3/04, 1977.Авторское свидетельство СССР В 590724, кл. С 06 Р 3/04, 1977. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕК ТРОННО-ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ (ЭВМ) С ПЕРИФЕРИЙНЫМИ УСТРОЙСТВАМИ (57) Изобретение относится к области вычислительной техники, .в частности к вопросам построения информационно-измерительных систем, иможет быть использовано при проектировании контроллеров Крейта в си.стеме КАМАК, Целью изобретения является повышение быстродействия.Устройство содержит входной буферныйусилитель данных, выходной буферныйусилитель данных, выходные буферныеусилители адреса и функций, регистрданных, регистр управления, регистрадреса, регистр функций, регистр номера, дешифратор номера, нижние формирователи, блок управления, блокпредоставления управления, блок связи с ЭВМ, элемент И, 1 з.п. ф-лы,7 ил.28548430:73:УСоставитель С,ПестмалРедактор Е,Папп Техред А.Кравчук Корректор Л.ПилипенкоЗаказ 7526/51 Тираж 670 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д.4/5Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4Изобретение относится к вычислительной технике, в частности к вопросам построения информационно-измерительных систем и может быть использовано при проектировании кон троллеров Крейта в системе КАМАК,1 ель изобретения - повышение быстродействия устройства,На фиг.1 приведена структурнаясхема устройства; на Фиг,2 - функциональная схема блока предоставления управления; на Фиг.3 - примервыполнения блока связи с ЭВМ; наФиг.4 - пример выполнения блока управления; на фиг,5 - пример системы,в состав которой может входить предлагаемое устройство; на Ьиг,6 - временная диаграмма работы устройствав режиме программного обмена с шиной ЭВМ; на Ьиг.7 - временная диаграмма работы устройства при получении запроса на предоставление управления от периЬерийных устройств,Устройство (Фиг.1) содержит входные 1 и выходные 2 буферные усилите 25ли выходных 3 и входных 4 данных периферийных устройств, регистр 5 управления, регистры 6 данных, регистр7 адреса с выходными буЬерными уси.лителями 8 линий 9 адреса каналапериЬерийных устройств, регистр 10функции с выходными буЬерными усилителями 11 линий 12 функций канала периферийных устройств регистр 13 нооРмера с дешифратором 14 номера, инФормационные выходы 15 дешиЬратораномера, выход 16 адресования регистров устройства дешифратора номера,блок 17 управления, выход 18 дешиЬратора номера, блок 19 предоставления управления, шинные Формирователи20 линий 21 данных шины ЭВМ и блок22 связи с ЭВМ, внутренние информа -ционные шины 23 и 24, элемент И 25,группу 26 входов запросов от периферийных устройств, На Фиг1 обозначены также входы и выходы 27 - 44 устройства.Блок 19 предоставления управления(Фиг,2) содержит,одновибратор 45, 50буферную память 46, дешифратор 47,второй элемент И-НЕ 48, первый элемент И-НЕ 49, счетчик 50, первый 51и второй 52 регистры, элемент ИЛИ53, коммутатор 54, первый 55 и второй 56 элементы НЕ-И.Блок связи с ЭВМ (Фиг.З) содержитбуферные формирователи 57 - 60 сигна 84 2лов, элемент НЕ 61, Формирователь 62 сигнала синхронизации регистра 6 дан-, ных, триггер 63 режима. программного обмена, Формирователь 64 импульсов запуска распределителя импульсов, триггер 65, дешифратор 66, Ьормирователь 67 сигнала вывода на шину ЭВМ при программном обмене с данным устройством, Ьормирователь 68 импульса синхронизации регистров адреса 7, функций 10, номера 13, формирователь 69 импульса установки, На Фиг.З обозначены также выходы 70 - 72 внутрен-, них узлов блока.Блок управления (Ьиг,4) содержит распределитель 73 импульсов, элемент ИЛИ 74, генератор 75 импульсов,дешиЬратор 76, Ьормирователь 77 импульсов записи.На Ьиг.5 представлен пример исполь. зования предлагаемого устройства в системе.Система содержит ЭВМ 78. В случае, если периЬерийные устройства входят в систему КАМАК, то предлагаемое устройство будет контроллером Крейта КАМАК, а канал периферийной системы - магистралью Крейта КАМАК.К магистрали Креита КАМАК подключаются модули, представляющие собой одноплатные микроЭВМ 79 (модули расширения контроллера), работающие самостоятельно и имеющие воэможность обращать ся через контроллер Крейта к любому модулю в Крейте, модули, являющиеся источниками 80 программ и способные через контроллер Крейта передавать команды и обмениваться данными с лю. бым модулем в Крейте, и другие функциональные модули 81, связанные с внешним оборудованием или выполняющие свои специфические функции (аналого-цифровые и циЬроаналоговые преобразователи, входные и выходные регистры, счетчики, таймеры, синхронизаторы, адаптеры внешних устройств и др,). В общем случае периферийные устройства могут быть связаны с ЭВМ через устройство 82 и канал 83 периФерийных устройств. Распределитель 73 импульсов(фиг,4) содержит два регистра 84 и85, триггер 86, элемент И 87, элемент НЕ-И 88,Формирователь 77 импульсов записи (Ьиг.4) содержит элемент И 89,элемент НЕ-И 90, элемент И-НЕ 91.3 1285Формирователь 62 сигнала синхронизации регистра 6 данных (Фиг.З)содержит триггер 92, элемент И-НЕ93, элемент НЕ-ИПИ 94,. формирователь 64 импульсов запу 5ска распределителя импульсов (фиг.З)содержит два элемента 95 и 96 и элемент ИЛИ-И 97.Формирователь 67 сигнала выводана шину ЭВМ (Фиг.З) содержит элемент ИЛИ 98, триггер 99, элементИ-НЕ 100,формирователь 68 импульса синхронизации регистров 7 адреса (Фиг.З)содержит триггер 101, элемент И 102, 15элемент ИЛИ-НЕ 103,Формирователь 69 импульса установки (фиг.3) содержит элемент И104, элемент ИЛИ-НЕ 105, триггер 106.Устройство работает следующим образом.В режиме программного обмена между ЭВМ 78 и предлагаемым устройством82 в регистры устройства заносятсяначальные данные. Постоянно с шины 2521 данных ЭВМ информация через шинныеФормирователи 20 поступает на дешиФратор 66. При совпадении кода навходе дешифратора с номером периферийных устройств и наличии сигнала 30"к ВУн" на входе 41 на шине ЭВМ вфазе передачи адреса по шине фронтом сигнала "к СИАн" на входе 42устанавливается триггер 63, сигнализирующий о том, что периферийные устройства адресованы для работы в режиме программного обмена. Тот жефронт сигнала "к СИАн" на входе 42:поступает на вход 34 формирователя62 сигнала синхронизации регистра 6 4 Оданных, который заносит в регистр 6информацию о номере периферийныхустройств и адрес в периферийнойподсистеме А. Формирователем 67 пойачалу сигнала с выхода триггера 63 45формируется импульс длительностью,равной периоду следования синхроимпульсов на выходе 30, Этот импульспоступает на вход Формирователя 68 иформирует импульс на выходе 36 син Охронизации регистров адреса 7, функций 10 и номера 13. По концу этогоимпульса информация из регистра 6перезаписывается в регистры 7, 10и 13. Дальнейшая работа схемы определяется распределителем 73 импульсов. Запуск распределителя 73 импульсов осуществляется импульсом на входе 39, который Формируется по началу 484 4 сигнала "к ВЫВОДн" на входе 43 с пшны ЭВМ, а затем с выхода формирователя 64 через элемент ИЛИ 74 поступает на вход. распределителя 73 импульсов. Первым же отрицательном пе- репадом тактовых импульсов на выходе ЗО с генератора 75 на выходе 29 распределителя импульсов появляется сигнал В, который поступает на магистраль Крейта, а также разрешает выдачу на выходы адреса 9 через буферные усилители 8 и функции 12 через буферные усилители 11 и дешифрацию номера станции дешифратором 14. Если в регистре 13 записан номер одного из модулей Крейта, появляется импульс на одном из выходов 15 дешифратора 14, а затем формируются импульсы 8 и 82 на магистрали Крейта. Если в регистр 13 занесен код И(0) или И(28), то импульс появляется на выходах 16 и 18 дешифратора 14, При этом код К(0) говорит об адресовании одного из внутренних регистров контроллера, а И(28) об адресовании буферной памяти 46, Внутренний регистр контроллера илч ячейка буферной памяти выбираются в зависимости от содержимого регистра 7. Одновременно с запуском распределителя импульсов информация с шины 21 адреса данных ЭВМ через Формирователи 20 поступает на регистр 6. Если адресован регистр 5 управления, что определяет дешифратор 76, на его выходе появляется импульс на выходе 32 стробирования регистра управления, если же адресована буферная память 46,то адрес ячейки памяти поступает с регистра 7 через счетчик 50 и регистр 51 на адресные входы буферной памяти, на его входе 31 Формируется импульс записи формирователем 77. В заключительной Фазе работы распределителя 73 импульсов по импульсу на выходе 33 запускается триггер 65, с выхода которого через буферный Формирователь 60 на шину ЭВМ поступит сигнал "к СИПн" на выход 37. Сигнал "к СИПн" с выхода 37 снимается, как только окончится сигнал "к ВЫВОДн" на входе 43, а покончанию сигнала "к СИАн" на входе 2 устанавливается в исходное состоя ние триггер 63 и цикл обмена по программному каналу оканчивается,Для обеспечения обмена командами и данными между модулями в Крейте в контроллер включен блок 19 представления управления магистралью Крейта,му каналу благодаря элементу НЕ-И 56,это гроисходит только после окончания обмена по программному каналу,т.е. когда сбрасывается триггер 63и снимается сигнал с выхода 38. Выходы регистра 52 поступают на элемент И-НЕ 49 и Формируют сигнал навыходе 27, по началу которого формирователь 64 формирует задержанный импульс на выходе 39 запуска распределителя 73 импульсов. Кроме того,сигнал с выхода 27 поступает на входуправления направлением приема информации регистра 13, а Формирователь68 формирует импульс на выходе 36записи в регистры 7, 10, 13. По этому импульсу в регистр 7 записываетсянулевой код адреса, в регистр 10 кодфункции 4 чтения, а в регистр 13 номер модуля, с которого поступил запрос, равный коду, храняющемуся врегистре 51Распределитель 73 импульсов формирует цикл обращения кмодулю, запросившему запрос, прикотором модуль выставляет на шины 3чтения команду, с которой он долженобратиться к магистрали Крейта. Этакоманда через усилители 1 поступаетна входы регистров 7, 10 и 13, а вконце цикла задним фронтом импульса с выхода 33 формирователь 68 формирует импульс записи в эти регистрыи запоминается новая команда. Крометого, во время цикла чтения команды 35 модуль должен выставить сигнал на входе 44 подтверждения полученияправа на управление магистралью Крейта и одновременно снять сигнал запроса на внимание, при этом элементИ-НЕ 48 разрешает работу одновибратора 45 и начинается поиск очередного запроса. Теперь выполнены всеусловия, чтобы элемент НЕ-И 55 сформировал сигнал на входе 28,разрешаю,45 ший работу распределителя 73 импульсов непрерывно. Таким образом, организуются передача блока данных между модулем 80, запросившим управле-, ние, и функциональным модулем 81 че 50 рез входы 3, усилители 1, внутреннююшину 23, усилители 2 и выходы 4,Обмен блоком данных идет с максимальной скоростью, допускаемой магистралью Крейта и контроллером без разры 55 вов между отдельными циклами на магистрали Крейта,Передача блока данных может бытьпрервана в следующих случаях. 5 1285484 6включающий буферную память 46. Количество адресов буферной памяти 46не менее количества модулей в Крейте, причем каждому модулю соответствует свой адрес буферной памяти.По каждому адресу буферной памяти,соответствующему модулям, которымпредоставлено право управления Крейтом, заносится управляющее слово запроса, содержащее маску запроса и 10код функции управления.Информация в буферную память заносится в режиме программного обменакак было описано и может оперативно меняться в процессе работы, 15Тактовые импульсы на выходе 30с генератора 75 через одновибратор45 постоянно поступают на счетныйвход счетчика 50, код с которогочерез регистр 51 поступает на адресный вход буферной памяти 46 и управляющий вход коммутатора 54.Коммутатор 54 подключает один из входов26 запросов от модулей в Крейте наодин из входов элемент И-НЕ 48.0 дновременно на входах буферной памяти 46 появляется управляющее слово запроса, соответствующее модулю,выход запроса которого в этот моментвыбран коммутатором, Первый и второй разряды управляющего слова запросов, соответствующие коду функции управления, поступают на дешифратор 47 и с его выхода на входэлемента И-НЕ 48. На другой входэлемента И-НЕ 48 поступает третийразряд управляющего слова запроса,соответствующий маске запроса, Вслучае, если на входе 26 запроса,подключенном коммутатором 54 на его 40выход, присутствует запрос на обслуживание (единица на выходе коммутатора 54), дешифратор 47 обнаруживает, что соответствующий запросявляется запросом модуля на управлениемагистралью Крейта (единицана выходе дешифратора 47) и масказапроса открыта (единица на третьемвыходе буферной памяти 46), на выходе элемента И-НЕ 48 появляется низкий уровень, который запрещает одновибратору 45 формирование импульсов пересчета счетчика 50Следующим тактовым импульсов на выходе 30в регистр 52 заносится информацияо запросе от модуля на управление магистралью Крейта, причем если этотзапрос обнаруживается во время обмена контроллера с ЭВМ по программно7 128541. Передача блока данных окончена. При этом во время передачи последнего слова данных сигнал на входе 44 модулем 80 снимается, в резул тате на выходе элемента НЕ-И 55 сиг 5 нал на выходе 28 также снимается.Работа распределителя 73 импульсов после окончания очередного цикла запрещена, сигнал на выходе 29 оканчивается и тактовые импульсы на выходе 10 30 через элемент ИЛИ 53 поступают на стробирующий вход регистра 52Код на выходе регистра изменяется и сигнал на выходе 27 оканчивается. Таким образом, передача блока данных 15 завершена.2. Во время передачи блока данных происходит обращение к контроллеру Крейта от .ЭВМ по программному каналу. В этом случае формирование сиг- Л 1 нала на выходе 28 на выходе элемента НЕ-И 55 запрещено сигналом на выходе 38 с выхода триггера 63. Обмен по программному каналу начинается только после окончания цикла переда чи слова данных, при котором появля,ется адрес контроллера на шине ЭВМ,3. Во время передачи блока данных обнаружен запрос от другого модуля в Крейте на управление магист ралью . В этом случае формирование сигнала на выходе 28 на выходе элемента НЕ-И 55 запрещено сигналом с выхода элемента НЕ-И 5 б. По окончании цикла передачи слова данных в регистр 52 вновь заносится код запроса на управление магистралью и вновь формируется сигнал на выходе 27. Происходит предоставление магистрали Крейта новому источнику эа проса (как было описано ранее).Во втором и третьем случае обмен блоком данных не оканчивается. Поэтому модуль, сняв сигнал на входе 44, должен выставить вновь сигнал запро са на внимание. Контроллер, обнаружив этот сигнал, вновь предоставляет этому модулю магистраль Крейта, чтобы продолжить передачу блока данных. Таким образом, длинные блоки данных могут неоднократно прерываться. Передача отдельных слов или коротких блоков данных происходит за один раз. 55формула изобретения 1. Устройство для сопряжения электронно-вычислительной машины (ЭВМ) 848с периферийными устройствами, содержащее входной буферный усилитель данных, выходной буферный усилитель данных, выходной буферный усилитель адреса, выходной буферный усилитель данных функций, регистр управления, регистр адреса, шинные формирователи, дешифратор номера, регистр номера, регистр данных, блок связи с ЭВМ, блок управления, причем информационный вход входного буферного усилителя данных подключен к Информационным выходам периферийных устройств, информационные выходы выходных буферных усилителей данных, адреса и функций подключены к информационным, адресным и управляющим входам периферийных устройств соответственно, группа информационных выходов дешифратора номера подключена к входам выборки периферийных устройств, информационные входы шинных формирователей подключены к информационной шине ЭВМ, входы выборки, синхронизации и вывода блока связи с ЭВМ подключены к выходам выборки, синхронизации и выводам ЭВМ соответственно, первый синхровыход блока связи с ЭВМ подключен к входу синхронизации ЭВМ, при этом информационный выход входного буферного усилителя данных соединен с информационными входами выходного буферного усилителя данных, регистра адреса, регистра управления, с первым информационным входом регистра номера и с информационным выходом регистра данных, инФормационные выходы шинных формирователей соединены с информационными входами регистра данных и информационным входом блока связи с ЭВМ, второй синхровыход которого соединен с синхровходом регистра данных, вход сброса которого соединен с установочным выходом блока связи с ЭВМ, выход запуска и тактовый выход которого соединен с первым входом запуска и первым тактовым входом блока управления соответственно, вход кодовых условий которого соединен с информационным выходом регистра адреса и информационным входом выходного буферного усилителя адреса, разрешающий вход которого соединен с разрешающим входом выходного буферного усилителя функций, стробирующим входом дешифратора .номера, разрешающим входом блока связи с ЭВМ и первым выходом блока управления, второй выход которого5 10 15 20 25 30 35 40 45 50 9 12 соединен с стробирующим входом блока связи с ЭВМ, установочный вход которого соединен с третьим выходом блока управления, четвертый выход которого соединен с синхровходом регистра.управления, разрешающий и второй тактовый входы блока управления соединены е первым и вторым информа - ционными выходами дешифратора номера соответственно, информационный вход которого соединен с информационным выходом регистра номера, синхровход которого соединен с синхровходом регистра адреса и с третьим синхровхо дом блока связи с ЭВМ, о т л и ч а - ю щ е е с я тем, что, с целью повышения быстродействия, в него введены регистр йункций, блок предоставления управления и элемент И, причем группа входов запросов блока предоставления управления подключена к выходам за просов перийерийных устройств, первый разрешающий вход блока предоставле- ния управления подключен к выходам разрешения периферийных устройств, при этом разрешающий выход блока связи с ЭВМ соединен с разрешающим входом регистра функций и вторым разрешающим входом блока предоставления управления, первый информацис онный вход которого соединен с инйормационным выходом регистра данных и с первым инйормационным входом регистра функций; второй информационныквход которого соединен с информационным выходом регистра управления, информационный вход выходного буферного усилителя йункций соединен с инйормационным выходом регистра функций, синхровход которого соединен с третьим синхровыходом блока связи с ЭВМ, вход запуска которого соединен с разрешающим входом выходного бАерного усилителя данных, с разрешающим входом регистра номера, с разрешающим выходом блока предоставления управления, с первым входом элемента И, второй вход которого соединен с первым выходом блока управления, второй вход запуска которого соединен с выходом запуска блока предоставления управления, стробирующий вход которого соединен с вторым выходом блока управления, пятый выход которого соединен с первым входом записи блока предоставления управления, второй вход записи которого соединен с первым информационным выходом дешифра 85484 10 тора номера, выход элемента И соединен с разрешающим входом входного буферного усилителя данных, информационный выход регистра адреса соединен с вторым информационным входом блока предоставления управления, инйормационный выход которого соединен с вторым информационным входом регистра номера, причем блок предоставления управления содержит буферную память, дешифратор, коммутатор, два регистра, счетчик, одновибратор, элемент ИЛИ, два элемента И-НЕ, два элемента НЕ-И, причем синхровход одновибратора соединен с первым входом элемента ИЛИ и является стробирующим входом блока предоставления управления, инйормационный вход буферной памяти и инйормационный вход счетчика являются первым и вторым инйормационными входами блока предоставления управления соответственно, входы записи буферной памяти и счетчика являются первым и вторым входами записи блока предоставления)управления соответственно, первый вход первого элемента НЕ-И является первым разрешающим входом блока предоставления управления, второй вход первого элемента НЕ-И соединен с первым входом второго элемента НЕИ и является вторым разрешающим входом блока предоставления управления, второй вход элемента ИЛИ является третьим разрешающим входом блока пре"доставления управления, информационный выход первого регистра соединенс управляющим входом коммутатора,с адресным входом буйерной памятии является информационным выходомблока предоставления управления, группа инйормационных входов коммутатораобразует группу входов запросов блока предоставления управпения, выход первого элемента И-НЕ соединен с третьим входом первого элемента НЕ-И иявляется выходом резрешения блокапредоставления управления, выходпервого элемента НЕ-И является выходом запуска блока предоставления управления, при этом в блоке предостав-.ления управления выход элемента ИЛИсоединен с синхровходом второго регистра, первый инйормационный вход которого соединен с четвертым входомпервого элемента НЕ-И и с выходомвторого элемента НЕ-И, второй входкоторого соединен с выходом второгоэлемента И-НЕ и с разрешающим входом11 12одновибратора, выход которого соединен с синхровходом первого регистраи со счетным входом счетчика, выходкоторого соединен с информационнымвходом первого регистра, первый ивторой входы первого элемента И-НЕсоединены с первым и вторым выходамивторого регистра соответственно,второй информационный вход которого соединен с первым информациойным выходом буферной памяти и с первым входом дешифратора, второй вход которогосоединен с первым информационным выходом буферной памяти, третий информационный выход которой соединен спервым входом второго элемента И-НЕ,второй и третий входы которого соединены с выходами дешифратора и коммутатора соответственно,510 15 40 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок управления содержит генератор импульсов, дешифратор, два регистра, триггер, элемент ИЛИ, два элемента И, два элемента НЕ-И, элемент И-НЕ, причем первый и второй входы элемента ИЛИ являются первым и вторым входами запуска блока управления, первый управляющий вход дешифратора соединен с первым входом элемента И-НЕ и является первым тактовым входом блока управления, второй управляющий вход дешифуатора является вторым тактовым входом блока управления, информационный вход дешифратора является входом кодовых условий блока управления, первый единичный выход триггера соединен с нулевыми входами первого и второго регистров, с первым информационным входом триггера и является первым выходом блока управления, первый вход первого элемента НЕ-И явля- ется разрешающим входом блока управления, выход генератора импульсов соединен с синхровходом триггера, с первым входом первого элемента И и является вторым выходом блока управления, первый единичный выход вто 20 25 30 35 12рого регистра является третьим выходом блока управления, выход дешифратора является четвертым выходом блока управления, выход элемента И-НЕ является пятым выходом блока управления, при этом в блоке управления выход элемента ИЛИ соединен с первым входом второго элемента НЕ-И и с вторым информационным входом триггера, третий информационный вход которого соединен с выходом второго элементаНЕ-И, второй вход которого соединенс первым нулевым выходом второго регистра и с первым информационным входом первого регистра, второй итретий информационные входы которогосоединены с первыяи нулевыми и еди,ничными выходами первого регистрасоответственно, второй нулевой выход которого соединен с первым информационным входом второго регистра и с вторым входом элемента И-НЕ,третий выход которого соединен с выходом первого элемента НЕ-И, второй вход которого соединен с вторым единичным выходом первого регистра,третий единичный выход которого соединен с вторым информационным входом второго регистра, третий информационный вход которого соединен с вторым единичным выходом второго регистра, третий единичный выход которого соединен с четвертым информационным входом первого регистра и с первым входом второго элемента И, выход которого соединен с четвертым информационным входом второго регистра, синхровход которого соединен с синхровходом первого регистра и с нулевым выходом триггера, второй единичный выход которого соединен с вторымвходом первого элемента И, выход которого соединен с четвертым элементом И-НЕ, четвертый единичный выход первого регистра соединен с третьим управляющим входом дешифратора, второй нулевой выход второго регистра соединен с вторым входом второго элемента И.