Устройство для контроля цифровых узлов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 119) 111) Н С 06 Е 11/1 ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) 1. Патент США Р 3573751, кл. 340-172.5, опублик. 1971.2. Авторское свидетельство СССР Р 851410, кл. С 06 Р 11/16, 1979, (прототип).(54)(57) Устройство Для контролЯ ЦИФРОВЫХ УЗЛОВ, содержащее регистр сдвига, сумматор по модулю два,блок управления, блок индикации, блок переключателеи; счетчик, два коммутатора, формирователь одиночного импульса и задающий генератор, причем первый выход блока, управления соединен с управляющим входом регистра. сдвига, установочный вход которого соединен с первым выходом блока переключателей, входом сброса блока управления, установочным входом прове.ряемого цифрового узла, установочным входом формирователя одиночного им-,.: пульса и установочным входом счетчика, счетный вход которого соединен с вторым выходом блока управления и информационным входом сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, группа выходов которого соединена с группой входов сумматора по мо, дулю два, группа выходов регистра сдвига соединена соответственно с первой группок информационных входов первого коммутатора, вторая группа информационных входов которого соединена соответственно с группой выходов счетчика, выход переполнения которого соединен с первым входом первой группы информационных входов второго коммутатора, второй вход первой группы информационных входов которого соединен с выходом формирователя одино ных импульсов, синхровход которого с единен с выходом задающего генератора, с третьим входом первой группы информационных входов второго коммутатора, первый, второй и третий входы второй группыинформационных входов которого соединены соответственно с выходами останова, запуска и синхронизации проверяемого узла, первый, .второй, третий и четвертый выходы второго коммутатора соединены соответственно с первым, вторым, третьим и четвертым информационными входами блока управления, управляющий вход второго коммутатора соединен с вторым выходом блока переключателей, третий выход которого соедйнен с управляющим входом формирователя оди- . ночных импульсов четвертый выход блока переключателей соединен с уп- %Уф равляющиМ входом первого коммутатора, С группа выходов которого соединена с группой входов блока индикации, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контро- вей ля, в него введены блок задержек, третий коммутатор и блок анализа достоверности кодирования, причем до-Д полнительный вход блока индикации со- ров единен с выходом блока анализа досто-,пффф верности кодирования, информационный " вход которого соединен с выходом тре-) тьего коммутатора и четвертым входом второй группы информационных входов второго коммутатора, информационный выход проверяемого узла соединен с входом блока задержек и входом третьего коммутатора, группа входов которого соединена соответственно с вы- юд ходами блока задержек, выход синхронизации проверяемого узла соединен с синхровходом блока анализа достоверности кодирования, блок анализа достоверности кодирования содержит два элемента сложения по модулю два, два триггера, два элемента И-НЕ, элемент И, два элемента НЕ и три ключа, при105957 б Вход 1 ВхоНклЛ ю 23 я 33. Вымпел. О МЫзвкк Иыил, 18ФВЮ ВЮВ ФЮВ 4 ВЕВВых.мЮ Вых,л 3 Ьи. ЛЯГ Еых зюЮ Вам Ф Выхзл ГУ кл 25 раь ВьвзаЛ кя. Ьзпиа 8 ыхэл. 18 Вых,АР 8 юхзлЮ Вык. Ял.ГГ Юд/х,ыЛ 1Вю. УЛ 8 ых.уют ВукзлЛ1059576клЛзюк Вью,ю.17нп. Ираз.8 ьвм, 18ВьхЗлдЙи, зл ЙЬхзл,ЛоЫХ. ЗЯ ЮВыхзл ЛЮыхюЮВыход 23Фиг.4кИ 5 иаин,8 ых.зл.Пкайаз ЬьхзпЛВВых.,м/58 ьа,зл 0ВюхзлЛВых.эл,201059576 клЛао йа,ы 7каР 4 ро. Вьи. м/8 Составитель Н.ТороповаЮ.Ковач Техред М,Надь Корректор А, Тяско дакт Заказ 9842/53 Тираж 70 б ВНИИПИ Государств по делам иэобре 113035, Москва, Жилиал ППП ППатент", г.ужгород, ул.Проектная, 4 йгх.м,ЯГ В,.улЛ Южзл Л 8 имл, О Подписноеиного комитета СССРений и открытий35, Раушская наб., д.4/1059576 чем синхровход блока соединен с пер-"вым входом первого элемента сложенияпо модулю два, второй вход которогосоединен с выходом первого ключа, шиной электропитания блока, выходомвторого ключа и первым входом второгоэлемента сложения по модулю два, второй вход которого соединен с информационным входом блока, выход которогосоединен с выходом первого элемента НЕ, вход первого ключа соединен свходом второго ключа, входом третьегоключа, информационным входом второготриггера и шиной нулевого потенциалаблока, выход третьего ключа соединенс шиной электропитания блока и единичным входом .первого триггера, синхровход которого соединен с выходомпервого элемента И-НЕ, первый входкоторого соединен с выходом первого 1Изобретение относится к вычислительной технике и может быть использовано для кодирования логического.состояния цифровых систем, их контроля и.поиска в них неисправных ком понентов соединительных элементов, микросхем, типовых элементов замены и модулей, .устройств и подсистем и т.д. ).Известно устройство, предназна ченное для обнаружения неисправных модулей в цифровых системах, содержа" щее общий с цифровым объектом генератор тактовой частоты и анализирующее ограниченное раз и навсегда выбранное число контрольных точек цифрового объекта (выбранные точки жестко связаны с входом устройства ) 1 3.Недостатками данного устройства являются невозможность использования его в наиболее широко распространенных асинхронных системах, а также невозможность осуществлять диагностику с точиостью до типового элемента замены в сложных цифровых объектах, ди" агностика которых требует анализа относительно большого и не всегда пред" сказуемого числа контрольных точек,Наиболее близким к предлагаемому является устройство для контроля цифровых объектов, содержащее регистр сдвига, сумматор, блок управления, блок индикации, пульт управления, первый коммутатор, счетчик, формирователь одиночного импульса, задающий 35 генератор и второй коммутатор, причем первый и второй входы счетчика соединены соответственно с первым выходом триггера и входом первого элементаНЕ,второй вход первого элемента И-НЕсоединен с выходом элемента И, первыйвход которого соединен с выходомвторого элемента НЕ, вход которогосоединен с выходом второго элементасложения по модулю два и синхровходом второго триггера, нулевой входкоторого соединен с шиной электропитания. блока и нулевым входом первого триггера, информационный входкоторого соединен с выходом первогоэлемента сложения по модулю два ипервым входом второго элемента И-НЕ,выход которого соединен с единичнымвходом второго триггера, инверсныйвыход которого соединен с вторымвходом элемента И и с вторым входомвторого элемента И-НЕ. 2блока управления, первый выход счетчика соединен с первым входом первого коммутатора, первый выход блока управления соединен с первыми входами счетчика. и сумматора, выход которого соединен с первым входом регистра .сдвига, второй выход блока управ", ления соединен с вторым входом регистра сдвига, первый выход которого соединен с вторым входом сумматора первый выход пульта управления соединен с третьим входом регистра сдвига и пятым входом блока управления, второй и,третий входы первого комму" татора соединены соответственно с вторым выходом регистра сдвига и вторым выходом пульта управления, а выход - с входом блока индикации, второй выход счетчика соединен с первым входом второго коммутатора, второй вход которого соединен с третьим выходом пульта управления, пер" вый выход которого соединен с входом цифрового объекта, третий, четвертый, пятый и шестой входы второго коммутатора соединены с группой выходов цифрового объекта, а первый, второй, третий и четвертый выходы второго коммутатора соединены соответственно с первым, вторым, третьим и четвертым входами блока управления, выход зада" ющего генератора соединен с седьмым и восьмым входами второго коммутатора и первым входом формирователя одиночного импульса, второй и третий входы которого соединены соответственно с первым и четвертым выходами пульта управления, а выход - с девятым входом второго коммутатора.Известное устройство позволяетФснимать двоичный сигнал с любого контакта цифрового объекта, построенного на элементной базе с любой степенью интеграции, и осуществлять диагностику как синхронных, так и асинхронных цифровых объектов с любой степенью диагностического разрешения., 1Оно наделено средствами эффективного самоконтроля 2 .Однако известное устройство не исключает влияния на результат преобразования случайных сбоев, помех и переходных процессов. Следует отметить, что только один ошибочный результат преобразования, например, при поиске неисправного компонента может привести к его неверному определению. Для того, чтобы избежать влияния случайных сбоев и помех,приходится осуществлять в каждой конт О рольной точке объекта повторное кодирование (преобразование ) двоичного сигнала, что приводит к удвоенным потерям времени. Однако и повторное кодирование не позволяет избежать 25 недостоверного результата в случаях устойчивого совпадения фронта импульса синхронизации и фронта импульса кодируемого сигнала.Цель изобретения - повышение до стоверности контроля.Поставленная цель достигается тем, что в устройство для контроля цифровых узлов, содержащее регистр сдвига, сумматор по модулю два,блок З 5 управления, блок индикации, блок пе- реключателей, счетчик, два коммутатора, формирователь одиночного импульса и задающии генератор, причем первый выход блока управления соеди О нен с управляющим входом регистрасдвига, установочный вход которого соединен с первым выходом блока переключателей, .входом сброса блока управления, установочным входом проверяемого цифрового узла, установоч- . ным входом формирователя одиночного импульса и установочным входом счетчика, счетный вход которого соединен с вторым выходом блока управления и информационным входом сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, группа выходов которого соединена с группой входов сумматора по модулю два, группа выходов регистра 55 сдвига соединена соответственно с первой группой информационных входов первого коммутатора, вторая группа информационных входов которого соединена соответственно с группой выходов 60 счетчика, выхода переполнения которого соединен с первым входом первой группы информационных входов второго коммутатора, второй вход первой группы информационных входов которого уФ соединен с выходом формирователя одиночных импульсов, синхровход которого соединен с выходом задающего генератора, с третьим входом первой группы информационных входов второго коммутатора, первый, второй и третий входы второй группы информационных ,входов которого соединены соответственно с выходами останова, запуска и синхронизации проверяемого узла, первый, второи, третий и четвертый выходы второго коммутатора соединены соответственно с первым, вторым,третьим и четвертым информационными входами блока управления, управляющий вход второго коммутатора соединен с вторым выходом блока переключателей, третий выход которого соединен с управляющим входом формирователя оди- ночных импульсов, четвертый выход блока переключателей соединен с управляющим входом первого коммутатора, группа выходов которого соединена с группой входов блока индикации, введены блок задержек, третий коммутатор и. блок анализа достоверности кодирования, причем дополнительный вход блока индикации соединен с выходом блока анализа достоверности кодирования, информационный вход которого соединен с выходом третьего коммутатора и четвертым входом второй группы информационных входов второго коммутатора, информационный выход проверяемого узла соединен с входом блока задержек и входом третьего коммутатора, группа входов которого соединена соответственно с выходами блока задержек,выход синхронизации проверяемого узла соединен с синхровходом блока анализа достоверности кодирования, блок анализа достоверности кодирования содержит два элемента сложения но модулю два, два триггера, два элемента И-НЕ, элемент И, два элемента НЕ и три ключа, причем синхровход блока соединен с первым входом первого элемента сложения по модулю два, второй вход которого соединен с выходом первого ключа, шиной электропитания блока, выходом второго ключа и первым входом второго элемента сложения по модулю два, второй вход которого соединен с .информационным входом блока, выход которого соединен с выходом первого элемента НЕ, вход первого ключа соединен с входом второго ключа, входом -третьего ключа, информационным входом второго триггера и шиной нулевого потенциала блока, выход третьего ключа соединен с шиной электропитания блока и единичным входом первого триггера, синхровход которого соединен с выходом первого элемента И-НЕ, первый вход которого соединен с выходом первого триггера и входом персоединен с вторым входом элемента Ии вторым входом второго элемента И-.НЕ.На фиг 1 представлена блок-схема устройства для контроля цифровых узов; на фиг.2 - пример реализации 20 лака анализа достоверности кодирования; на фиг,3 - временная диаграмма работы блока анализа достоверности кодирования при наличии случайной положительной помехи, совпадающей с 25 уровнем логической единицы сигнала синхронизации; на Фиг.4-6 в ,временная диаграмма работы блока анализа достоверности кодирования при наличии случайной положительной помехи 30 лР7совпадающей с уровнем логическогонуля сигнала синхронизации, при наличии случайной отрицательной помехи, совпадающей с уровнем логического нуля сигнала синхронизации, и при З 5наличии случайной отрицательной помехи, совпадающей с уровнем логическойединицы сигнала синхронизации соответственно.Устройство содержит регистр 1 сдви 40га, сумматор 2 по модулю два, блок 3управления, блок 4 индикации, блок 5переключателей, первый коммутатор 6,счетчик 7, второй коммутатор 8, Формирователь 9 одиночного импульса,задающий генератор 10, проверяемыйузел 11, который не входит в составустройства и приводится лишь для пояснения работы устройства, блок 12анализа достоверности кодирования,третий коммутатор 13 и блок 14 задер 50жек,Блок 12 анализа достоверности кодирования содержит триггеры 15 и 16,элементы 17 и 18 сложения по модулюдва, элемент И-НЕ 19, элемент И 20, 55элемент И-НЕ 21, элемЕнты НЕ 22 и23,и ключи 24-26.ЪСущность предлагаемого технического решения состоит в оперативном обнаружении влияния на результат кодирования случайных сбоев, помех илисовпадений фронтов импульсов синхронизации симпульсами кодируемой двоичной последовательности. С этой целью на синхровход и информационный65 вого элемента НЕ, второй вход перво"го элемента И-НЕ соединен с выходомэлемента И, первый вход которого соединен с выходом второго элементаНЕ, вход которого соединен с выходом второго элемента. сложения по модулю два и синхровходом второго триггера, нулевой вход которого соединенс шиной электропитания блока и. нулевым входом первого триггера, информационный вход которого соединен с выходом первого элемента сложения помодулю два и первым входом второгоэлемента И-НЕ, выход которого соединен с единичным входом второготриггера, инверсный выход которого 15 входы блока анализа достоверности кодирования подают последовательность синхроимпульсов и кодируемую двоичную последовательность, где осуществляется с высокой точностью анализ фронтов указанных сигналов обнаруживается помеха длительностью несколько наносекунд ). При обнаружении помехи полученный результат кодирования не используется (осуществляется перекодирование ), если же перекодирование устойчиво приводит к обнаружению ошибки, то это значит, что ошибка является следствием не случайных помех, сбоя, а устойчивого совпадения фронтов синхроимпульсов и кодируемой двоичной последовательности. В этом слу" чае оператор через третий коммутатор вводит задержку и добивается устранения нежелательного совпадения. В дальнейшем используется результат кодирования, полученный с использованием определенной задержки.Блок 12 анализа достоверности кодирования предназначен для выявления критических ситуаций, при которых, например, Фронтсинхроимпульса (на синхровходе блока 12 ) совпадает с фронтом импульса кодируемой двоичной последовательности (на информационном )входе блока 12 ), при этом на выходе блока 12 анализа достоверности коди рования Формируется сигнал, который зажигает индикационный элемент на блоке 4 индикации.Третий коммутатор 13 предназначен для возможности подачи кодируе-.- м сй двоичной последовательности на вход второго коммутатора 8 и информационный вход блока 12 анализа достоверности кодирования с любого из выходов блока 14 задержек. Для этого в качестве. третьего коммутатора 13 может быть использован любой типовой коммутатор на одно направление и на несколько положений по числу вы- ходов блока 14 задержек. Переключение коммутатором 13 осуществляется вручную.Блок 14 задержек предназначен для искусственного сдвига во времени кодируемои двоичной последовательности, поступающей на вход блока 14 задер-. жек, относи:тельно последовательности синхроимпульсов. В общем случае, блок .14 задержек: содержит п типовых двух полюсных элементов задержек с различ" ным временем задержки, входы которых соединены между собой и представляют собой вход блока 14 задержек, а выходы образуют и выходов блока 14 задержек.Блок 3 управления предназначен для приема от проверяемого узла 11 (через второй коммутатор 8 ) управлякщих сигналов "Старт", ПСтоп" и "Синхронизация" и формирования из указанных выше сигналов тактирующих управляющих импульсов, совпадающих по частоте и фазе с сигналами "Синхронизация", но существующих только на интервале времени, который начинается по сигналу "Старт" и заканчивается по сигналу "Стоп". Блок 3 управления принимает также от проверяемого узла 11 кодируемую двоичную последовательность сигналов (через третий коммутатор 13 ), которая выдается на сумматор 2 1 О по модулю два только на интервале времени между сигналами "Старт" и "Стоп"Кроме того, в блоке 3 управления осуществляется усиление всех перечисленных выше входных сигналов. 15 В соответствии с назначением блок 3 управления содержит четыре несвязанных усилителя, триггер, на два противоположных входа которого подаются соответственно сигналы "Старт" и 2 О "Стоп", и два элемента И, соединенных с выходом триггера. Указанный выход триггера открывает элементы И при получении сигнала "Старт" и закрывает - при получении сигнала 25 "Стоп". Через один элемент И пропускают кодируемую двоичную последовательность сигналов, а через второй сигналы "Синхронизация".Блок 4 индикации предназначен для ЗО дешифрации двоичного кода, получаемого (как результат преобразования кодируемои двоичной последовательности ) на регистре 1 сдвига (или на счетчике 7 ), в семисегментный десятичный код, удобныи для визуального восприятия человеком. Кроме того, блок 4 индикации отображает (с помощью светодиода или .другого индикационного элемента) сигнал, поступающий с выхода блока 12 анализа достоверности 4 О кодирования. В соответствии с назначением блок 4 индикации содержит дешифратор, на вход которого поступает двоичный код с выхода первого комму татора б, семисегментные светодиоды, .45 соединенные входами с выходом указанного выше дешифратора, и светодиод, отображающий результат работы блока 12 анализа достоверности кодирования.Вместо семисегментных светодиодов могут быть использованы другие индикационные элементы, например декатроны и т.д.Регистр 1 сдвига, счетчик и сумматп 2 по модулю два поедставляют со бой типовые узлы вычислительной техники, разрядность которых принципиального значения не имеет и влияет лишь на точность кодирования. Первыйкоммутатор 6 предназначен для раздельбОного отображения на блоке 4 индикации результатов кодирования с помощью регистра 1 сдвига или счетчика 7, В соответствии с назначением он представляет собой типовой управляе-,мый (через его управляющий вход) ком/ мутатор на одно направление и два положения.Второи коммутатор 8 предназначен для подачи на входы блока 3 управления рабочих сигналов "Старт", "Стоп", "Синхронизация" и кодируемой двоичной последовательности (через входы второй группы входов второго коммутатора 8) или в режиме оперативного самоконтроля устройства - их имитирующих сигналов (через входы первой группы входов второго кбммутатора 8)В соответствии с назначением второй коммутатор 8 представляет собой типовой управляемый (через его второй вход ) коммутатор на четыре направления и два положения.Необходимо .отметить, что третий вход первой группы входов коммутатора 8 внутри коммутатора, соединен с четвертым выводом первой группы входов для получения четырех входов первой группы входов коммутатора 8Формирователь 9 одиночного импульса представляет собой типовой элемент, формирующий на своем выходе изнепрерывной последовательности импульсов, поступающей от задающегогенератора 10, только один импульс, совпадающий с подачей на вход формирователя 9 одиночного импульса сигнаМа, разрешающего его выработку от блока 5 переключателей.Задающий генератор 10 представляет собой типовой кварцевый генератор, вырабатывающий непрерывную последовательность стандартныХ импульсов, при этом удовлетворяются требования по амплитуде и крутизне фрон-. тов как для самого устройства, так идля проверяемого узла 11.Блок 5 переключателей содержит четыре независимых переключателя,обеспечивающих установку исходного состояния устройства и проверяемого узла 11, и управление первым коммутатором б вторым коммутатором 8 и формирователем 9 одиночного импульса.Устройство работает следующим образом.Первый, второи и третии входы второй группы входов коммутатора 8 соединяются соответственно с выходами останова, запуска и синхронизации проверяемого узла постоянно до завершения, например, процесса поиска неисправного компонента. Вход блока 14 задержек соединяется с помощью ручного щупа или автощупа с контрольной точкой проверяемого узла 11,В блоке 5 переключателей последовательно делаются установки, обеспечивающие через его четвертый выход соединение выходов регистра 1 сдвига с выходами коммутатора б и соединение второй группы входов коммутатора 8с выходами коммутатора 8 и соответственна с первым, вторым, третьим и четвертым информационными входами блока 3 управления.Кроме того, делается установка в исходное состояние с первого выхода блока 5 формирователя 9, счетчика 7, проверяемого узла 11, блока 3 упранления и регистра 1 сдвига.Третий коммутатор 13 устанавливается в начальное положение, при котором его выход соединен с его отдельным входом, т.е. без участия блока 14 задержекСигнал установки в исходное состояние разрешает начало стимуляции проверяемого узла 5 11 с помощью внутреннего, как н рассматриваемом примере,или внешнега стимулятора 1. В результате возбуждения проверяемого узла 11 в ега выбранной контрольнаи точке но времени гО разворачивается совершенно определенный динамический двоичный процесскодируемая двоичная последовательность, которая с выхода третьего коммутатора 13 поступает на второй вход блока 12 анализа достоверности кодирования и на четвертый вход второй группы входов второго коммутатора 8, затем через его четвертый вход далее на четвертый информационный 3 О вход блока 3 управления. Затем кодируемая двоичная последовательность с сформированными сигналами "Старт" и "Стоп", поступающими соответственно на второй и первый входы блока 3 управления через коммутатор 8 с ныходон останова и запуска соответственна узла 11, через инфарглацианный выход блока 3 управления выдается для кодирования на вход сумматора 2, в котором побитно суммируется с соответствующими битами цепи обратных связей, соединяющей выходы регистра 1 сдвига и нходы сумматора 2, При этом, по тактирующигл синхроимпульсам, поступающим на информационный вход 45 регистра 1 сдвига с информационного выхода блока 3 управления (на третий информационный вход блока 3 управления синхроимпульсы поступают с выхода синхронизации проверяемого узла 50 11 через третий вход второй группы входов второго коммутатора 8 и ега управляющий выход , содержимое регистра 1 сдвига сцвигается па каждоюу синхроимпульсу на один разряд от 55 младших разрядов к старшим, при этомв младший разряд регистра 1 сднигазаписывается результат .суммирования, поступающий с выхода сумматора 2 на первый вход регистра 1 сдвига. По концу интервала кодирования между моментами старт и стоп) прекращаются прием информации в регистр 1 сдвига и сдвиги информации в нем, 65 Содержимое регстра 1 сдвига результат кодирования двоичной последовательности - через первый коммутатор б передается на блок 4 индикации, где и отображается в преобразованном компактном виде.Одновременно с рассмотренным нишепроцессам кодирования н блоке 12 анализа достанернастн кодирования осуществляется оценка достоверности самого процесса кодирования. Перед началом кодирования двоичных последовательностей устанавливаются в необходимые положения ключи 24-26. Ключом 26 осуществляется установка исходного састсяния блока 12: Пои этом Ваэь 1 ажен ггаиск -,.а-,с отрицательных, так и палажк.ел -ны-г и;,пульсон помехи ( са ответствует разомкнутое или замкнутое полажение ;.люча 24 , Аналогична с помощью клюх;: 25 может быть задана полярность икпульсон синхоанизации, паступзющи:г. а вход первого элеменслажен:-я па модулю два. Очеред"най импульс кадируемай двоичной паследанательнасти через элемент 18сложения гга модулю два запаья.аетсятриггерам 15 через его скнхранход,Незадолго да этога момента на выходе первого элемента НЕ 22 появится/низкий уровень и на втором элементе И 20 отсутствуют услания логического состояния,Во время Фазы поиска на единичном входе триггера 15 действует низкий уровень, поскольку выход элемента И-НЕ 19 соединен с единичным входатриггера .15 гТак как на нулевом нхс"- де триггера 15 действует высокий уравень, этот уровень должен оставатьсяна протяжении всей Фазы пояска Впротивном случае на выходе элементаНЕ 22 появится высокий уронен: иэлемент И 20 выдает имгтульс .:.старыйзапустит триггер 16 па синхранходу,Далее через элемент НЕ 23 на выходеблока 12 анализа достоверности кодиранания появится сигнал, который зажжет светаизлучающий элементв блоке4 индикации и будет светиться до техпар, пока оператор не замкнет ключ 26.Элемент И-НЕ 21, выход котарага соединен с синхранхадом триггера 16, предотвращает потери информации после обнаружения помехи. Сброс триггера 15 осуществляется через первый элемент И-НЕ 19 и подготавливает триггер к приему ачереднага импульса кодируемай двоичной последователь-, ности, Благодаря этому н схеме нет нремени, когда ана мажет пропустить помеху, Однако возникают ситуациипри которых возникают ложные сигналыпомехи, ксгда переход входного сигнала имеет места сразу же после сигнала синхронизации, Чтобы устранитьаэти лажные сигналы, сигнал на единичный вход триггера 16 подается через первый элемент 17 сложения по модулю два, который выполняет роль буферного каскада.Более подробно рассмотрим работу блока 12 с помощью временных диаграмм фиг.3-6В верхней части фиг.З (верхние двенадцать сигналов )представлена временная диаграмма работы блока 12 при отсутствии помехи, а в ее нижней части (нижние девять сигналов) - при наличии случайной положительной помехи (заштрихованный импульс), совпадающей с уровнем логической единицы сигнала синхронизации.Для всех рассматриваемых:на фиг.4-6 случаев в качестве входных сигналов блока 12 выбраны одни и те же сигналы. Для упрощения временных диаграмм эти сигналы на фиг.4-6 не повторяют ся, а возникающая в цепи данных помеха показана непосредственно наложенной на сигнал на выходе элемента 18 заштрихованный импульс на Фиг.3-6 Как следует из представленных временных диаграмм, любая опасная по амплитуде помеха обнаруживается блоком 12, если на выходе элемента 18 она представлена как положительный импульс, наложенный на уровень логи ческого нуля данных и совпадающий с уровнем логического нуля синхроимпульса на выходе элемента 17. Именно с этой целью ключи 25 и 24 должны быть соответственно для случая, пред. 35 ставленного в нижней части Фиг.З, разомкнут и замкнут, для случая, представленного на фиг.4, замкнут и замкнут, для случая, представленного на фиг.5, замкнут и разомкнут, и для 40 случая, представленного на фиг.б, разомкнут и разомкнут.После установки ключей 25 и 24 в .положения, определяемые характером действующей в объекте помехи, путем кратковременного замыкания ключа 26 блок 12 устанавливается в исходное положение. При этом по перепаду сигнала от "1" к "О" (сигнал кл.26 на фиг.З) триггер 16 устанавливается в единицу, а на .выходе элемента НЕ 23 (на выходе блока 12) формируется сигнал с уровнем логического нуля (вых.эл.16 и 23 на фиг.З).Этому неизменному состоянию соответствует отсутствие помехи в процес се контроля объекта (верхние двенадцать сигналов на фиг.З ). Общей логикой работы блока 12 также является то, что по каждому перепаду от "Оф к "1" на синхровходе триггера 15 60 (вых.эл.18 ) указанный триггер устанавливается в нулевое состояние, а через обратную связь, соединяющую выход триггера 15 через элемент И-НЕ 19 с его вторым входом, указанный триггер через короткое время (соизмеримое с временем срабатывания триггера ) вновь устанавливается в единичное состояние (вых.эл,15 и 19 нафиг. 3 ),В отсутствии помехи на выходе эле-.мента И 20 сохраняется неизменнымуровень логической единицы, так каквходные сигналы указанного элемента(фиг.З) находятся всегда в противофазе. При этом на выходе элемента 21 сохраняется уровень логического нуля, так как на его входах остаются неизменными уровни логической единицы (вых.эл.16 и 20 .вверхней части фиг.З ). Триггер 16сохраняет свое исходное состояние(вых.эл.16).При наличии помехи (нижняя частьфиг.З) в момент формирования ее переднего фронта (по пеоепаду от ф 0" к"1") через синхровход триггер 15 установится в нулевоесостояние, а вединичное состояние установится через его единичный вход (через цепьобратной связи )только в момент перепада от "0" к "1" очередного синхроимпульса. В результате Этого навыходе элемента 20.вырабатывается отрицательный импульс, сформированныйна интервале совпадения единичныхуровней его входных сигналов (нижняячасть фиг.З, вых.эл.15, 22 и 20 ). Какследствие, на выходе элемента 21сформируется уровень логической единицы, передний фронт которого переключит триггер 16 из единичного состояния в нулевое, в результате чего навыходе блока 12 сформируется уровеньединичного состояния, сигнализирующий о наличии помехи (вых.эл.16 и 23).Аналогичным образом блок 12 работает при действии помех другого хаРактера (фиг 4-6Использование предлагаемого устройства в режиме счета перепадов, атакже в режиме оперативного самоконтроля полностью рассмотрены в прототипе и здесь не имеют принципиальногозначения,Контроль проверяемого узла 11, атакже поиск неисправного компонентав нем осуществляется с помощью предлагаемого устройства путем описанного выше процесса кодирования динамики работы проверяемого узла 11 в егохарактерных контрольных точках исравнения получаемых реальных ключевых слов с соответствующими эталонными.С помощью предлагаемого устройства также получают эталонные ключевыеслова. При этом, получив очередноеключевое слово, проверяют не зажжется ли индикатор блока анализа достоверности кодирования. Если он незажегся, переходят и получению ключевого слова в очередной контрольной точке проверяемого узла 11 (переносят в другую контрольную точку щуп и осуществляют очередное кодирование.Если же укаэанный индикатор зажегся, полученное ключевое слово недостоверно, при этом осуществляют перекодирование с использованием одной из задержек блока 14 задержек, вводимой с помощью третьего коммутатора 13, При этом регистрируется ключевое слово и положение третьего коммутатора 13,ко- торым соответствует незажигание индикатора блока 12 анализа достоверности кодирования и т,д. для всех контрольных точек проверяемого узла 11.При регистрации технического состояния проверяемого узла (т.е. при получении эталонных ключевых слов) с помощью предлагаемого устройства временные затраты сокращаются примерно в два раза эа счет отсутствия необходимости,повторного кодирования,позволяющего избекать случайные сбои и помехи. Факт отсутствия случайных сбоев и помех в предлагаемом устроистве индицируется.Экономический эффект от применения предлагаемого устройства сказывается и при контроле, и при поиске неисправных, компонентов.Кроме того, существенное преимущество предлагаемого устройства в отличие от прототипа состоит в воэмокности определения,(также будет зажигаться индикатор блока анализа достоверности кодированияустойчивого наложенвя фронтов синхроимпульса и импульса кодируемой двоичной последовательности, что также повышает достоверность получения эталонных ключевых слов, контроля цифровых узлов и поиска в, них неисправных компонентов.