Устройство для вычисления квадратного корня

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 0 О 06 Р 7/5 2 ститут сий СР 78 тельство СС7/552, 1в В,Б.элементароЛГУ, 1 ных 975,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54)(57) 1. УСТРОЙСТВО ДЛ. ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее накапливающий сумматор, ре гистр аргумента, регистр резуль 1 ата, дваблока сдвига, счетчик и дешифратор,. входкоторого через счетчик соединен с тактовым входом устройства, выход регистра результата соединен с информационнымвходом первого блока сдвига и с входомнакапливающего сумматора, выход регистра аргумента ссрдьнен с информационнымвходом второго блока сдвига, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены первый и второй комбинационные сумматоры, первый и второй блоки формирования знака, третий блок сдвига, блоканализа знака и блок формирования сдвига, первый и второй входы которого соединены соответственно с выходом дешифратора и первым выходом блока анализазнака, второй выход которого соединенс управляющими входами первого и второго блоков формирования знака, инфбрдационные входы и выходы которыхсоединены соответственно с выходамисоответствующих блоков сдвига ,первыми входами соответствующих . комбинапи,801008736 А онных сумматоров, выходы и вторые вхо ды которых соединены с входами и выходами регистров соответственно резуль тата и аргумента, выход старших разрядов последнего соединен с входом блока анализа знака, выход блока формирования сдвига соединен с управляющими входами блоков сдвига, выход и информационный вход третьего блока сдвига соединены соответственно с третьим входом второго комбинационного сумматора и выходом регистра аргумента,. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок формирования сдвига состоитиз в групп элементов И и ИЛИ(где й -разрядностьустройства),каж ф дая из которых содержит первый и второй элементы И, элемент ИЛИ, причем первые входы первого и второго элементов рв И 1.-й группы (=1,2 й) обьедиФ иены и соединены с 1 -м разрядом пер- д вого входа блока формирования сдвига, а вторые входы первого и второго элемен тов И 4 -й группы соединены с вторым входом блока формирования сдвига, выходы второго элемента И ( -й группы и Св первого элемента И ( 1+1)-й группы (еР подключены соответствеино к первому 00 и второму входам элемента ИЛИ-й ф группы, выход которого является выходом. фф (-го разряда блока формирования сдвига, ф;3, Устройство по и. 1; о т л и ч а ю щ е е с я тем, что блок формирования знака содержит ц групп элементова И, ИЛИ и ИЛИ-НЕ (где ц - разрядность фф устройства), каждая из которых содержитпервый и второй элементы И, элемент ИЛИ и элемент ИЛИ-НЕ, причем в 1 -,й группе ( 4 = 1,2 , и ) первые входы первого и второго элементов И соединены с-м разрядом информационного вход.339/59 Тираж 704 Подписное НИИП филиал ППП10087361006736да блока формирования знака, вторые .ИЛИ-НЕ-й группы, выход второго входы первого и второго элементов И элемента И 1 -й группы соединен с вто -й группы соединены с управляющим рыми входами элементов ИЛИ и ИЛИ-НЕ входом блока формирования знака, выход 1 -й группы, выходы элементов ИЛИ и первого элемента И 1 -й группы соеди- ИЛИ-НЕ 1-й группы соединены с выходом нен с первыми входами элементов ИЛИ и 1-го разряда блока формирования знака.5 рым входам второго сумматора, выходы которого подключены к входам регистра 15 времени задержки на элементе схемы, 20 пропорционально И 2.Цель изобретения - увеличение быстродействия устройства.Поставленная цель достигается тем,.что в устройство для вычисления квадрат ного корня, содержащее накапливающий сумматор, регистр аргумента, регистр 1Изобретение относится к вычислительной технике и может быть использовано.в быстродействующих ЦВМ, а также припостроении специализированных процессоввычислительных систем высокой производительностии.Известно устройство ускоренного деления и вычисления квадратного корня,в котором количество выполняемых итераций равно П, на каждой исполняемойитерации операция сложения (вычитания)выполняется беэ распространения переносов иа О разрядов. Устройство выполняет операцию вычисления квадратного корня путем получения обратнойвеличинь 1 аргумента в итеративном процессе. При вычислении квадратного корня на пирамиде сумматоров с разделением сумм:.и переносов вычисляетсякорень обратной величины аргумента, азатем выполняется умножение этогокорня на аргумент. Время вычисленийв этом устройстве пропорционально ПЯНедостатком данного устройства являются значительные аппаратурные затраты, поскольку количество используемых Р -разрядных сумматоров пропорционально ц,Наиболее близким по технической Сущности к предлагаемому является устройство вычисления квадратного корня, построенное по схеме с одновременным решейием всех трех уравнений. Оно содержит регистр аргумента, регистр дополнительной переменной, регистр результата, два блока сдвига, три сумматора, счетчик тактов, дешифратор, входы которого соединены с выходами счетчика тактов, а выходы подключены к управляющим входам блоков сдвига, выходы регистра аргумента подключены к первым входам первого сумматора и входам первого блока сдвига, выходы регистра результата подключены к входам второго блока сдвига и к первым входам 30 35 40 45 второго сумматора, выходы первого бло-ка сдвига подключены к вторым входампервого и третьего сумматоров, выходы второго блока сдвига подключены к вторезультата, выходы. первого сумматораподключены к входам регистра дополни тельной переменной, выходы которогоподключены к первым входам третьего суьщатора. Вычисление представляет иэ себя итерационный процесс, на каждом шаге которого производится сложение и -разрядных чисел с распространением переноса через всеразрядов 2,Недостатком данного устройства является низкое быстродействие, так как время вычислений, выраженное в единицах результата, два блока сдвига, счетчик и дешифратор, вход которого через счетчиксоединен с тактовым входом устройства,выход регистра результата соединен с информационным входом первого блока сдвига и с входом накапливающего сумматора,выход регистра аргумента соединен с информационным входом второго блока сдвига, дополнительно введены первый и второй комбинационные сумматоры, первый ии второй блохи формирования знака, третий блок сдвига, блок анализа знака иблок формирования сдвига, первый и второй входы которого соединены соответственно с выходом дешифратора и первымвыходом блока анализа знака, второй выход которого соединен с управляющимивходами первого и второго блоков форми-,рования знака, информационные входы ивыходы которых соединены соответствен-3, -2, -1, О, +1, +, +3 . Это 5 позволяет во всех случаях при выполнении сумМирования устранить распространение переноса через все :и разрядов,что обеспечивает сокращение времени вычисления квадратного корня в предлагае мом устройстве. На фиг, 1 изображена блса-схема устройства для вычисления квадратного корня;на фиг. 2 - функциональная схема-блока 5 анализа знака; на фиг, 3 - функциональнаясхема блока формирования сдвига; нафиг. 4 - функциональная схема блока формирования знака; на фиг. 5 - функциональная схема первого комбинационного сум матора; на фиг. 6 - функциональная схемавторого комбинационного сумматора.Устройство для вычисления квадратно-.го корня содержит регистр 1 результата,регистр 2 аргумента, первый 3, второй 25 4 и третий 5 блоки сдвига, накапливающий сумматор 6, счетчик 7, дешифратор.8, первый 9 и второй 10 комбинационные сумматоры, блок 11 формированиясдвига, блок 12 анализа знака, первый Зр 13 и второй 14 блоки формирования знакаБлок 12 анализа знака содержит четырнадцать энементов И 15 и четыре.элемента ИЛИ 16.35Блок 11 формирования сдвига содержит ц групп логических элементов, каждай группа содержит первый 17, второй18 элемент И и элемент ИЛИ 19. Нафиг. 3 изображены три разряда блока 46формирования сдвига.Блоки 13 и 14 формирования знакасодержат и групп логических элементов.На фиг, 4 изображены три разряда, каждый из которых содержит первый 20 и .второй 21 элемент И, элемент ИЛИ 22 45н элемент ИЛИ-НЕ 23. 3 100 но с выходами соответствующих блоков сдвига и первыми входами соответствующих комбинационных сумматоров, выходы и вторые входы которых соедийены с входами и выходами регистров соответственно результата и аргумента, выход старших разрядов последнего соединен с входом блока анализа знака, выход блока формирования сдвига соединен с управляющими входами блоков сдвига, выход и информационный вход третьего блока сдвига соединены соответственно с третьим входом второго комбинационного сумматора и выходом регистра аргумента.При этом блок формирования сдвига содержит П групп элементов И и ИЛИ (где ц - разрядность устройства), каждая из которых содержит первый и второй элементы И, элемент ИЛИ, причем первые входы первого и второго элементов И 1 -й группы ( л = 1,2П ) обьединены и соединены с 1 -м разрядом первого входа блока формирования сдвига, а вторые входы первого и второго элементов И-й группы соединены с вторым входом блока формирования сдвига, выходы второго элемента И 1 -й группы и первого элемента И ( ( +1)-й группы подключены соответственно к пер виму и второму входам элемента ИЛИ 1 -й группы, выход которого является выходом 1 -го разряда блока формирования сдвига.Кроме того, блок формирования знака содержит д групп элементов И, ИЛИ и ИЛИ-НЕ (где И - разрядность устройства), каждая из которых содержит первый и второй элементы И, элемент ИЛИ и элемент ИЛИ-НЕ, причем в 1 -й группе ( 1 = 1,2п ) первые входы первого и второго элементов И соединены с Ф -м разрядом информационного входа блока формирования знака, вторые входы первого и второго элементов И 1 -й группысоединены с управляющим входом блока формирования знака, выход первого элемента Ий группы соединен с первыми входами элементов ИЛИ и ИЛИ-НЕ 1 -й группы, выход второго элемента И 1. -й группы соединен с вторыми входами элементов ИЛИ и ИЛИ-НЕ 1 -й группы, выходы элементов ИЛИ и ИЛИ-НЕ 1 -й группы соединены с выходом ( -го разряда фбрмирования знака.Введенные в устройство первый и вто. рой комбинационные сумматоры, третий блок сдвига, .первый и второй блоки формйрования знака, блок формирования сдвига и блок анализа знака позволяют проСумматор 9 содержит ц разрядов. Иа фиг. 5 изображены два разряда, каждый разряд содержит первый 24 и второй 25 знакоразрядные сумматоры.Сумматор 10 содержит и, разрядов. На фиг. 6 изображены два. разряда, каждый из которых содержит первый 26, второй 27, третий 28 и четвертый 29 знакоразрядные сумматоры.Вычисление корни в предлагаемом устройстве вапонняется в знакоразрядной системе счисления. В этой систеТа блица 1 2 а 2,2 О 8,1 О 8,1 4,4 9,90 8 0 12,41 100 120 э 06 5 805 6 4 9 100 -разрядных чисел на -разрядном сумматоре с распространением переносов через все разряды, Таким образам, общее время вычисления квадратного корня, вы. полненное в единицах задержки на элементе, пропорционально ОИ предлагаемом устройстве суммирование на каждой итерации производится в знакоразрядной системе счисления прн этом распространение переноса ограничено 87 М 10двумя Разрядамн. Поэтому суммарное время вычисления корня в предлагаемомустройстве, выраженное в единицах задержки на элементе, пропорциональноВ табл. 2 приведены расчетные значения времени вычисления квадратногокорня в прототипе Т и в предлагаемомустройстве Т для различных значенийразрядности И и соответствующие им О значения коэффициента увеличения быстродействия К.