Устройство управления однофазным инвертором с широтно импульсным модулированием

щ 692060 Союз СоветскинСоциапистнчесиикРеспублик ОП ИСАЙИ Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М. Кл. Н 02 Р 13/ 7 24-0 рнсоедиМениеи заявки М асударстаанний канат СССР а делам нзабретаннй н атнритнй23) Приоритет Опубликов 15. 10,79 Бюллетень Ю 38 ования описания 18,10,79 УДК 621,314.57(088, 8) Дата оп Юдин, Т, А. Терещенко н В.Спвак 2) Авторы изобретени евский ордена Ленина политехнический институтени 50-летия Великой Октябрьской соцалнстчес 1) Заявит ево люции М ИНВЕРЧОВАНИЕМ ВО ДЛЯ УПРАВЛЕНИЯ ОДНОфА ШИРОТНО-ИМПУЛЬСНЫМ МОДУ УСТРО о у ссра тм тоту,лок,Изобретение относится к области преобразовательной техники, в частности к системам управления автономными ннверторами с формой выходногонапряжения, приближенной к сиИсоидальной5Известны системы управлениянверторами с широтно-импульсным модулированием (ШИМ ), формирующие две последовательности импульсов, необходимых дляуправлении ключами противоположньех плечмостового инвертора И, Г 21 и ГЗ 3Недостатком известных устройствдля управления инверторами,с ШИМявляется их сложность н многоэлементность.Известно также устройство для управленя однофазнь инвертором с ШИМ.с шагом квантования синусоидальногосигнала по уровню - , где В = 2К(к в 3 2 ), содержащее соедпенныепоследовательо преобразователь напря-.женя в час счетчик импульсов,логический б состоящий из элементов И-НЕ, к входам которого подсоед-.нены выходы разрядов счетчика, и трггер, счетный вход которого подключек старшему разряду счетчика, а к выхтриггера подсоединены двухвходовыесхемы И-НЕ, вторые входы которыхобъединены (4.Недостатком этого устройства является невозможность регулированиячастоты при неизменной величине первой гармоники выходного напряжения ивозможность только односторонней ШИМхудшим коэффициентом гарьюник повненйю с двухсторонней,Целью изобретения является упрощене схемы устройстваобеспечениевоэможности регулирования частоты прнеизменной амплитуде первой гармоникивыходного напряжения инвертора.Это достигается тем, что в предложенномустройстве логический блоксостоитз двух групп элементов И-НЕ,выходы которых ттодсоединены к конечному элементу ттогческого блока, а %Составитель Е, ДорошинТе редН Б бам К рр ктор Г реш лщк Редактор И, Алыш филиал ППП Патент", г. Ужгород, ул, Проектная,38/49 Тираж 857БНИИПИ Государственнпо делам изобретений 113035, Москва, Ж,Подписноего комитета СССРоткрытийадская наб д. 4/5ства, приведенного па фиг, 1; па фиг.структурная схема устройства лл управления инвертором с М = 6; на фиг. 4структурная схема устройства для управления инвертором с М= 9.Устройство управления инвертором сШИМ (фиг, 1, 3, 4) содержит преобразователь 1 напряжения в частоту, счетчик 2, триггер 3, логическое устройство 4, триггер 5, двухвходовые схемысовпадения 6, 7. Логическое устройство(фиг, 1) содержит элементы И-НЕ 8-14.На выходе двухвходовых схем совпадения вклочены схемы НЕ 15, 16 и инвертор напряжения 17. Логическое устройство (фиг. 3) содержит, кроме того,элементы И-НЕ 18-32, а логическоеустройство, показанное на фиг. 4 содержит элементы И-НЕ 18-29,Каждое из устройств управления инвертором с ШИМ содержит последовательно включенные преобразователь 1напряжения в частоту, счетчик 2 и триггер 3, счетный вход которого подключенк старшему разряду счетчика 2. Выходыразрядов счетчика 2 А,-А, В, , С,С,Э,б,Е,Е (фиг, 1), а также Е, р 6 ,3(фиг, 3, 4), где А, А - прямой и инверсный выходы старшего разряда счетчика, и преобразователя напряжения вчастоту подключены к логическому устройству 4, последовательнд соединенного с триггером 5. Выход последнегосвязан с общей точкой двухвходовыхсхем совпадения 6, 7, вторые входыкоторых подключены к выходам триггера 3. Выходы двухвходовых схем совпадения 6, 7 через элементы НЕ 15, 16подсоединены к выходам управления однофазного мостового инвертора 17.Логическое устройство 4 (фиг. 1)состоит из элементов И-НЕ 8-14, Элементы 8, 9 соединены с выходами счетчика А, Ъ и А , 5 , соответственно,а их выходы через элемент 10 подклкч ны к одному из входов элемента 11,остальные входы которого соединены свыходами счетчика С, 2, Е . Элементы 12, 13 соединены с выходами счетчиков Ь, С, З, Е; 3, С, Э, Есоответственно. Выходы схем 11, 12, 13и преобразователя 1 подключены к входам конечного элемента 14 логическогоустройства 4.Логическое устройство.4 (фиг. 3) состоит из элементов И-НЕ 8-14, 18-32,Элементы 8, 9 соединены с выходамисчетчика А, С;, А, С а их выхо 3 6 О.О 60входов каждого (-того элемента И-НЕгруппы связаны с Ь младшими разрядами счетчика таким образом, что порядокподключ ения прям ях и Йн версных Выхо "дов младших разрядов счетчика соответствует порядку чередования единиц инулей в дополнительном коде числа- Б 1 и- для первой группы и прямомИФвкоде - для второй, остальные входы1 - того элемента И-НЕ соединены с 10Юоставшимися старшими разрядами счетчика аналогично - соответственно общейчасти прямых кодов чисел 1 - 1, И -для первой группы и м , И - 1 + 1 -для второй, При этом если коды этихчисел отличаются больше, чем однимразрядом , Вразрядами), 6,Фразряды счетчика, взятые с прямого или инверсного выходов, в зависимости от значений этих разрядовв двоичнь 1 х кодах чисел подключены ковходам двух элементов И-НЕ, выходыкоторых через третий элемент подсоединены к 1 -гому элементу группы. Между25логическим блоком и обшей точкой двухвходовых схем И-НЕ введен триггер, авход конечного элемента логическогоблока соединен. с выходом преобразователя напряжения в частоу,зоПри четном числе Л импульсов найолупериоде выходного напряжения инвертора с ШИМ в каждую группу элементов И-НЕ логического блока входитпоэлементов,При нечетном числе Й импульсов на" полупериоде выходного напряжейня инвертора с ШИМ к конечному элементулогического блока подсоединены двеи-вгруппы элементов И-НЕ по в каж 2дой и дополнительный элемент И-НЕ, Ъвходов которого связайы с младшими разряМми счетчйм согласно двоичному кодучисла ., а остальйые входысоединен Фны с остаашимйся разрядами счетчикаИ-ВИ+ В 5согласно обшей части чиселесли эти коды отличаются больше, .чемодним разрядом, соответствукяпие этимразрчдам выходы счетчика подсоединенык входам двух элементов, выходы которых через третий элемент соединены с" входом" дополййтельного элемента.На фиг, 1 представлеНа структурнаясхема предложенного устройства дляуправления однофазным инвертором сШИМ с .числом импульсов выходногонапряжения йивЕртора на полупериодеМ = 3 на фиг, 2 показаны диаграммынапряжений, поясняющие работу устрой50 ды через элемент 10 подключены к одному из входов элемента 11, к остальнымвходам которого подсоединены вьгходьгсчетчика Й, 2, Р, % . Элементы12, 13 соединены с выходами счетчика А, С; А, С, а их выходы черезэлемент 14 подсоединены к входу элемента 18, остальные входы которогоподсоединены к выходам счетчика 3 ,2, Е, Г, Элементы 20, 21 соединены с выходами счетчика А, В, С иА, В, С, а их выходы через элемент 22 подсоединены к одному из входов элемента 23, остальные входыкоторого соединены с выходами счетчика 2, Е, Г . Элементы 24, 25 соединены с выходами счетчика А, В, Си А, , С, а их выходы через элемент 26 подсоединены к выходам разрядов 2, Е, Г . Элементы 28, 2.9соединены с разрядами счетчика А, ЯС и А, В, С, а их выходы черезэлемент 30 подсоединены к входу эпемента 31, остальные входы которогосвязаны с разрядами 3, Е, Г, Эпементы 11, 18, 19, 23, 27, 31 ивыход преобразователя 1 подсоединенык входам конечного элемента 32 логического устройства.Логическое устройство (фиг.4) . содержит элементы И-НЕ 8-14, 15-29,Элементы 8, 9 соединены с выходамиразрядов В , С и 75, .С . Их выходычерез элемент 10 подсоединены ко входу элемента 12. Элементы 14, 18 соединены с выходами разрядов ф, СВ, С, а их выходы через элемент 19подключены к элементу 20. Элементы22, 23 соединены с выходами счетчика Д, С и А, С, а их выходы через элемент 24 подкпючены,к элементуту 25, Элементы 1 1, 12, 13, 20, 2 1,25, 26, 27, 28.соединены с вьгходамиразрядов счетчика 3,С,Э, Е,Г, 6 А,З,Е,Г, 45Я А,С,Б,Е,7,С; А,т),Е.,7,6; ,С,6,1-,Р,б;В,Э,Е,Р,а; А,С,П,ЕР,С; А,В,ЗР,й;А В сЯ соответственно, аих выходы и выход преобразоватепя 1напряжения в частоту подключеньГк конечному элементу 29 логического устройства.Устройство дпя управления однофаз 55ньпр инвертором (фиг. 1) работает следующим образом,Постоянное нанряжение, управляющеечастотой выходного напряжения инвертора, поступает на вход преобразователя 1 напряжения в частоту, выходные импульсы которого поступают на счетный вход двоичного счетчика 2, состоягцего из пяти триггеров; Сигналы триггеров счетчика поступают на входы погического устройства, которое 1 осуществляет логические преобразования над ними согласно булевой функции, описывающей выходные сигналы логического устройства, .Методика состаапения булевой функции следующая;Попупериод выходного напряжения инвертора разбивается на 8+1 участков, каждый из которых делится на О интервалов, где,- определяет степень приближения длительностей импульсов широтно-модулированного напряжения к величине мгновенного значения функции модуляции в точках квантования.Таким образом, попупериод функции модуляции разбивается на (Й+ 1) И интервапов. В рассматриваемом спучае (фиг, 1) двухстороьней ШИМ по синусоидальному закону количество участков разбивания полупериодов И+ 1 = 4 и число интвервалов в каждом участке И=8 .Далее определяется количество интервалов, вкпючаемьгх каждым импупьсом широтно-модулированного напряже- ния ипи в частном случаеС= 8 91 п - = 6 Г = 8 Б г и - = 6, =Г = ьгГ+2 гЬ 1После определения ширины каждого импульса в интервалах и их расположения находят номера интервалов разбивания, начала которых совпадают с передИими фронтами импульсов широтно-модупированного напряжения, 1 и -2 и номера интерва ов, начала которых совпадают с задними фронтами импупьсов1 И+ - , В нашем случаеЬ 5Г 4 61 г 1- - =1 8 -- = 52 И- =Я 8 -- =12Г . 8й 22 з бЗ И- - =Э 8- - =2424 и+ - =1 8 - =ИС 4 62 И 4- =2 6" - =го,а2 2692060 точно К разрядов. ЗИ- - = З 8 - =И.з 62 2Затем составляется логическая функция, описывающая периодическое импульсное напряжение, которое равно единице - "в" интервалах, с номерами, определеннымиЬ порядке возрастания и равно нулю вОстальных интервалах; 3= в гле 1 - .номера интервалов в поряЬе возрастанияИ 1 а ц и 1122 о+л 27 (2)Функция п 1 представляет собой логи-ческое произведение выходных сигналовсчетчика, взятых с прямого или инверсНОГО выхода каждОГО разряда, начинаясо старшего, в той же последовательности, что и единицы инули соответственно в двоичных колах чисел111 Й . И . 1 СФИ- - ВАМИ И 1 И + 81 ИМ+ Я И+1=АЬСЗЕ 1.АВСЭЕ 1 АВСЗЕ+ + Авс 5 ь+ квс 51 двсэь,-ФПосле минимизации методами булевой алгебры функция имеет вид= всэь+ЪсЪе+ сЯ. ЯВ ф АЬ 1 или в базисе операций И-ИЕ= (всат(всйв) сэв дв)дьем Ь) ВОзмОжнО формализовать мннимизацию функции (2), т.е, составление связеймежду елементами И-НЕ логическогоБлока следующее,Число разрядов юдов чисел.И1 Си177Ж -- 81 И И 1 И+ - - 51 И --2 К+1 2 . И+4должно бйть одинаковым, а именно равным.60 Г Ж 1.ОИПри И = 2 (к-"1,2) Сор Майи=бои (х+м+Сод и=С+к; де Е=Сод Си+1Так какф В 1 Й и И=а )Ю Иа ы+4иФй то для занисН кода - 1 И - ЛостаМ+1 8Тогда;1+ - 1 ц - =42 1 а 21 Й К К а + К к 2 оТак как в записи П 1 должны участвовать все разряды счетчика, число 1 следует записать с Помошьюразрядов(если для записи 1 нужно меньше, чемразрядов, старшие разряды приравни ваются 0)Таким образом2 о,о к+е- ц дк е-аЕС(1=,2 Н),гдеЬе 1 Ье "Ь -код чисАО 130О код ч и с А О -Аналогично мОжно показать, чтоИ 1 ФЕ- - Чи - =Ф(С С2 ММ6-1 8-2"где С СС- прямой кодчисла 1-1;д 1 , ддс - дополнитель-.ный код -1 йЛогическая функция (2) минимизируется методами булевой алгебры с учетом равенств,1 й . Щ+-ИИ+1 И+4йвтквакв"И+4 8+4Жо означает, что; младших разрядов в кодах, соответству 1 снпих передним-ся лишь одним разрядом, вместо суммып 1+и 1(и 1+в ) можно записать общую часть этйх юдов ( 01 ).,Пополнительный элемент 11 связан младшими разрядами с выходами С ПЕ (100 =- - 4), а старшими - с выходдом енеменге 10, рееенеуненего функцию (АВ АВ), так как (н ,):у (01, 10),Соединение элементов И-НЕ логического блока, соответствует последовательности операций И-НЕ минимизированной булевой функции (3), описывающей выходное напряжение логического блока.Р импульсов широтно-модулированного напряжения инвертора.Схеми устройств управления (фиг,З, 4)инверторов отличаются лишь работой ло гического устройства. Логическое уст, ройство применительно к ШИМ с шестьюимпульсами на полупериоде выходного напряжения инвертора (фиг,З) осуйествляетнад выходными сигналами счетчика бу левую функцию, составленную, по методике:= ВЗЕГ (,АСПАС)+Сигналы счетчика 2 А,В и А, В(фиг.2) поступают на схемы И-НЕ 8,9, 15, +ЭКИЕ Г(ЪС+АС 1+ АЪСТ)Р+,+МР (АВС+ АЭС)+ПЕР ( АВС Ф АЬС 1 +рР,ях показан на диагРамме а, Сигналь +ТЦ:Р(ДВС+АЪСT.счетчика 2 поступают также на логи-ческие элементы 12, 13, форма им-, 20 При этом первое слагаемое модели" 11 ф сов"-на "выходах котеорых представле руется элементами 8, 9. 10, 11 также,на на диаграммах с, Д . Импульсы с как моделируется слагаемое (сйе(В+АВ)выхода схемы 10 (диаграмма а) и сиг- в функции, описывающий сигналы логиналы С, 3,поступают на вход ческого устройства на фиг. 1 (см. диэлемента 11, осуществляющего логичес- аграммы а, Ъ), Аналогично моде ируют 25 4лкую операцию И-НЕ над входными сиг- . ся остальные слагаемые функции, кроналами. Импульсы с выхода элемента ме третьего. Третье слагаемое модели 11 (диаграмма Ь ) поступаЮт ца схемуруется элементом 19,14. На вход схемы 3.4 поступают также Логическое устройство управления инимпульсы с выхода преобразователя на- зо вертора с ШИМ"с "девятью импульсамипряжения в частоту (диаграмма Г), Они на полупериоде (фиг.4) описываетсясоздают йаузу между соседними импуль- функцией вида;сами с выхода логического устройства 4" й мерами интервалов 1 1+ 1 так =Вс 6+ А" ВС+Зсфкаж ихдлительность в два раза меньшедлительности интервалов разбивания по- +АСЗ Е 6+ ЪЩ Р 6 (ЬС ВСС)ф СВЬ О+лупериода синусоидального сигнала. Импульсы с выхода элемента 14 (диаграм +ЬЧЭФЬ(,АСФ АС)+ма а) подаются на счетный вход тригге-+ СЗЕРЗ. АЬЪра 5; который формирует импульсы ши- .АА +то ое, четвертЬе и шестое слагаефЬФно.-модулированного по синусоидаль-., Второе, чет ер Ь иному закону напряжения (диаграмма Р ), мые модепйруются группами элементовС выхода триггера 5 последователь ственно а остальные слагаемые элемен нжть"импульсов при помощи схем сов-," ственно, а остальныпадения 6, 7 и триггера 3 преобразуется тами 11., 1в виде йоследовательности, необходимые, . Введете в устройство управления индля управления автономным инвертором 17. Ьеротооромо между логическим устройствомФормы напряжений с выходов схем 15, 16 Ы общей точкой "двухвходовых схем совдиаграммахи п " ";цаденИя триггера,подсоединение выходаИзменением напряжения на входе пре преобразЬиатоеля йапряжения в частотуобразователя 1 напряжения в частотук входу конечного элемента И-НЕ логире 1 улируют частоту счетных импульсов ческого устройства, а также соединениесчетчика 2 и, в конечном счете, часто- элементов И-НЕ последнего в соответ " тувьщодного напряжения инвертора. При ствии с операциями И-НЕ миними иро- .этом амплитуда" первой гармоники этого ванной булевой функции, описывающейнапряжения остается неизменной, так как выходные сигналы логического устройгпвпогорцигонально изменению частоты им-ства, позволяет упростить схему у тройпульсов Г будут измейяться длительности ства управления, исключив из нее один13 692060 из счетчиков и задающий генератор, атакже обеспечить возможность регулирования частоты при неизменной амплитуде первой гармоники выходного напряжения инвертора. 5 1. Устройство для управления одно фазным инвертором с широтно-импульсным модулированием с М импульсами на полупериоде выходного напряжения инвертора и шаге квантования функции модуляции по уровню -, где и=2"(к,2.), содержащее соединенные последовательно преобразователь напряжения в частоту, счетчик импульсов, логический блок, со. стоящий из элементов И-НЕ, к входам которого подсоединены выходы разрядов счетчика, и триггер, счетный вход которого подключен к старшему разряду счетчика; а к вйходу триггера подсоединены двухвходовые схемы И-НЕ, вторые25 входы которых объединены, о т л ич а ю щ е е с я тем, что, с целью упрощения и обеспечения возможности регулирования частоты при неизменной амплитуде первой гармоники выходного30 напряжения инвертора, логический блок состоит из двух групп элементов И-НЕ, выходы которых подсоедйнены к конечному элементу логического блока, а Ъ входов каждого 1 гого элемента И-НЕ35 группы связаны с 1 с младшими разрядами счетчика таким образом, что порядок подключения прямых и инверсных выходов младших разрядов счетчика соответствует порядку чередования единиц и нулей в дополнительном коде числа - 1 -1 - ;О . 1 г.2 к+1 для первой группы и прямом коде - для второй, остальные входы 1 -того элемента И-НЕ соединены с оставшимися стаРшими разрядами счетчика аналогично - соответственно обшей части прямых кодов чисел 1 - 1, й - 1 дляпервой группы и 1, 8 -1 +1 - для второй, при этом если коды этих чисел отличаются больше, чем одним разрядом ( г Вразрядами), 6,.в разряды счетчика, взятые с прямого или инверсного вьлодов, в зависимости, от значений этих разрядов в двоичных" кодах чисел, подключены ко входам двух Формула изобретения элементов И-НЕ, выходы которых через третий элемент подсоединены к 1 -тому элементу группы, при этом между логическим блоком и общей точкой двухвходовых схем И-НЕ введен триггер, .а вход конечного элемента логического блока соединен с выходом преобразовагеля напряжения в частоту.2. Устройство по п.1, о т л и ч а юш е е с я тем, что при четном числе Я импульсов на полупериоде выходного на.пряжения инвертора с широтно-импульсным модулированием в каждую группу элементов И-НЕ логического блока входит по - элементов.М23. Устройство по п.1, о т л ич а ю ш е е с я тем, что при нечетном числе Й импульсов на полупериоде выходного напряжения инвертора с широтно- импульсным модулированием к конечному элементу логического блока подсоединены две группы элементов И-НЕ по в каждой и дополнительный элемент Й-НЕ,К входов которого связаны с младшими разрядами счетчика согласно двоичному коду числа , а остальные входы соеидинены с оставшимися разрядами счетЯ-Ф чика согласно обшей части чисел +" , при этом если эти коды отличаются больше, чем одним разрядом, .соответствующие этим разрядам выходы счетчика подсоединены к входам двух элементов, выходы которых через третий элемент соединены с входом дополнительного элемента. Источники информации,принятые во внимание при экспертизе1, Сандлер А. С., Гусяцкий Ю. М.Тиристорные инверторы с широтно-импульсной модуляцией, М., "Энергия,1 969,2. Фираго Б. И., Лисс 3. А;, Способы построения синусоидальных задающих1 енераторов для тиристорных преобразователей частоты. Известия ВУЗов, Энергетика% 12, 1971.3. Авторское свидетельство СССРМ 318127, кл. Н 02 М, 1/08, 1971,4. Зюбин В. Ф., Котенева Н. П. Система управления инвертором с ШИМ наинтегральных схемах. Сб. фЭлектроннаятехника в автоматике." М"Советскоерадио", вып. 6, 1974 (прототип).