Логическое запоминающее устройство

.,ъгпЛЛф 1,Рвбвиотеня МЬЛ ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ Союз Советсиих Социалистицеаик Реотубпик(т 11 С 15/О с присоединен заявкиасударстоенныи комитетСовета Министров СССРпо делам изобретенийи открытий 3) Приоритет 3) Опубликов о 25,09,76.Бюллетень М 35 икования описания 10,12.76 3) УДК 681.327.6(088,8)(72) Авторы изобретени П, Балашов, В, Ф, Нестерук занков ский ордена Ленина электротехническиймени В, И, Ульянова (Ленина) Ленингр институт(71) Заявит ГИЧЕСКОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТ 10 Изобретение относится к запоминающим устройствам.Известны запоминающие устройства, содержащие накопитель, разрядный и адресные блоки, элементы И и ИЛИ 11. Такие устройства имеют ограниченные функциональные возможности,Из известных запоминающих устройств наиболее близким по техническому решению к предлагаемому является устройство, содержащее числовые линейки, подключенные соответственно через разрядный и адресный блоки управления к регистру слова и регистру признаков обращения и через усилители чтения - к входам выходного элемента ИЛИ и блока регенерации, выходы которого соединены с входами разрядного блока управления, подключенными к выходам регистра признаков обращения, и шины признаков обращения 121. Зто устройство способно определять для последовательности двоичных слов, каждый из разрядов которых имеет свой приоритет, содержится ли в последующем слове значащий разряд с более высоким приоритетом, чем в предыдущем слове и вырабатывать в случае наличия такого разряда соответствующий сигнал и признак старшего значащего разряда последующего слова, Оно может использоваться в качестве устройства прерывания, предназначенного для определения порядка обслуживания системы абонентов, каждый из которых имеет свой, отличный от других абонентов, приоритет на обслуживание.Однако на практике довольно часто среди обслуживаемых абонентов встречаются абоненты с одинаковыми приоритетами на обслуживание, В этом случае это логическое запоминающее устройство не способно отличить запросы на обслуживание от абонентов с одинаковыми приоритетами и вырабатывать признаки обслуживания различных абонентов, имеющих одинаковые приоритеты.Цель изобретения - расширение функциональных возможностей логического запоминающего устройства, что позволит определять для последовательности двоичных слов, каждый из разрядов которых имеет свой приоритет (и при этом приоритеты некоторых разрядов равны по величине), не толькомяти содержит разрядный, адресный, вьходной и управляющий регистры, ячейки памяти, элемент задержки и элементы ИЛИ,выходы управляющего регистра соединеныс входами адресного регистра, выходы кото.рого через последовательно соединенныепервый элемент ИЛИ и элемент задержкиподключены к управляющим входам разрядного регистра, входы ячеек памяти соединены с выходами разрядного и адресногорегистров, выходы ячеек памяти, за исключением выхода старшего разряда, соединены с входами выходного регистра, а выходы старших разрядов ячеек памяти подключены к управляющим выходам матрицыпамяти и входам второго элемента ИЛИ,выход которого соединен с одним из входов выходного регистра, выходы которогоподключены к выходам матрицы памяти,входы адресного и разрядного регистров соединены с входами матрицы. Источники информации, принятые во вни мание при экспертизе;1, Патент США % 3222645, кл 340146, 2, 1965 г.2,Авт, свид, Мо 490183, М,Кл 611 С15/00, 1974 г,то, содержатся ли в последующем словезначащие разряды с приоритетом более высоким, чем в предыдущем слове, но и присваивать в последующем слове каждому иззначащих раз ядов с равными приоритетами временный, на данном цикле функщионирования устройства, отличный от других приоритет, чтопозволит определять порядок обслуживаниядля абонентов с одинаковыми приоритетами,Для этого предлагаемое устройство содержит матрицы памяти, входы которыхподключены к выходам усилителей чтения,а выходы - к входам регистра слова, и элементы ИЛИ, выходы которых соединены свходами регистра признаков обращения, авходы - с шинами признаков обращения, ккоторым подключены входы регистра слова,При этом каждая матрица памяти содержит разрядный, адресный, выходной и управляющий регистры, ячейки памяти, элемент задержки и элементы ИЛИ, выходыуправляющего регистра соединены с входами адресного регистра, выходы которогочерез последовательно соединенные первымэлемент ИЛИ и элемент задержки подключены к управляющим входам разрядного регистра, входы ячеек памяти соединены свыходами разрядного и адресного регистров, выходы ячеек памяти, за исключениемвыхода старшего разряда, соединены свходами выходного регистра, а выходы старших разрядов ячеек памяти подключены куправляющим выходам матрицы памяти ивходам второго элемента ИЛИ, выход которого соединен с одним из входов выходного регистра, выходы которого подключены к выходам матрицы памяти, входы адресного и разрядного регистров соединены свходами матрицы.На чертеже изображена блок-схема предлагаемого логического запоминающего устройства.Устройство содержит и -разрядные числовые линейки 1, имеющие разрядные шинызаписи 2, считывания 3 и чтения 4 и линейные шины записи 5 и считывания 6, подключенные соответственно к выходам разрядного блока управления 7, к входам усилителей чтения 8 и к выходам адресногоблока управления 9,Устройство также содержит регистр признаков обращения 10, выходы 1 -ых разрядов которого (1 -1, п ) соединены с входами соответствующих разрядов адресного 9и разрядного 7 блоков управления. Сстальные выходы регистра признаков обращения10 подключены только к соответствующимвходам адресного блока управления 9. Входы разрядного блока управления 7 соединены также с выходами блока регенерации 11и с выходами регистра слова 12, входные цены которого соединены с выходными шинами выходных регистров 13 каждой изматрищ памяти 14 и шинами признаков обращения 15.Входы элементов ИЛИ 16 подключенык шинам признаков обращения 15 а их выходы соединены с 1 -ыми (1входами регистра признаков обращения 10,остальные входы которого подключены кшинам записи 17,Число матриц памяти 14 и элементовИЛИ 16 определяется числом групп разрядов, в каждой из которых разряды имеютравные приоритеты, общего слова запроса,а количество входов каждого из элементовИЛИ 16 равно количеству разрядов в соответствующей группе, Е:сли в какой-либогруппе содержится только один разряд, тосоответствующая шина признаков обращения15 соединяется непосредственно с соответствующим входом регистра признаков обращения 10, а соответствующая матрица памяти 14 отсутствует.Выходы усилителей чтения 8 подключены к входам разрядного 18 и адресного 19регистров матрищ памяти 14 и входам выходного элемента ИЛИ 20, соединеннымс выходными шинами 21,Выход элемента ИЛИ 20 подключен кфункщиональному входу выходного элемента И 22.Выходы управляющего регистра 23 каждой из матриц памяти 14 соединены с входами адресного регистра 19, выходы которого подключены к адресным шинам 24многоразрядных ячеек памяти 25 и входампервого элемента ИЛИ 26,Выход элемента ИЛИ 26 соединен с входом элемента задержки 27 и шиной управления 28 выдачи числа из разрядного регистра 18, цшна сдвига 29 которого подключена к выходу элемента задержки 27,Выходы разрядного регистра 18 соединены с разрядными шинами 30 многоразрядных ячеек памяти 25, выходы каждойиз которых, за исключением выхода старшего разряда, подключены к шинам чтения31 а выходы старших разрядов соединены с входами второго элемента ИЛИ 32и с управляющими выходами 33,Шины чтения 31 подключены к входаммладших разрядов, а выход элемента ИЛИ32 - к входу старшего разряда выходнсго регистра 13, выход которого соединенс шиной индикации 34,Позициями 3 5-41 обозначены шиныуправления разрядного 7 и адресного 9блоков управления, позициями 42 и 43 шины сдвига, позициями 44 и 45 - шиныуправления приемов числа соответственнорегистра слова 12 и регистра признаковобращения 10, позицией 46 - шина стробироваиия усилителей чтения 8.Позициями 47 и 48 обозначены общие шины управления адресного блока управления 9 и блока регенерации 11, позициями 49, 50 и 51 - шины управления приемов числа соответственно разрядного 18, адресного 19 и выходного 13 регистров.Позициями 52 и 53 обозначены шины сдвига управляющего 23 и выходного 13 регистров, позициями 54, 55 и 56 - соответственно шина управления выдачей прямым кодом адресного регистра 19 и шины управления выдачей прямым и обратным кодами выходного регистра 13, и позициями 57, 58, 59 и 60, 61 - соответственно шина записи единицы в старший разряд управляющего регистра 23, шинасдвига и шина опроса многоразрядных ячеек памяти 25 и шины управления выходным элементом И 22 и сдвигом содержимого блока регенерации 11.Обозначают буквой У; значение-огоразряда двоичного кода, хранящегося в числовой линейке 1, буквой Х ; -значениесигнала в-ой разрядной цепи, буквой Ррезультат логической операции 1 (Х У .; ),который остается в числовой линейке, абуквой; - результат логической операцииЧ (Х;У), который образуется на 1 -ой шине чтения 4,бЛогические операции, выполняемые запоминающим устройством, описываются следующей таблицей529486 8Продолжение табл, 3 36 В таблице символами Ь;, 1,Ч, / обозначены соответственно операции запрета, импликации, стрелка Пирса, дизъюнкция и конъюнкция.Устройство работает следующим образом.Считают, что до начала работы в каждую 1-ую (= 1,П ) числовую линейку 1 записан двоичный код числа 2 - 1, ви + 1) = - ой и (и+ 2) - ой числовых линейках хранится обратный код признака Д ( Г )-го значащего разряда слова запроса групп В( Г ), а в ( и + 3) - -ей числовой лийейке хранятся слова запроса 2 (Г ) ( 1 = 1,Р "), содержащие более одного разряда. Если суммарная разрядность слов запроса 2, (Г ), содержащих более одного разряда, превышает разрядность числовой линейки, то для хранения этих слов запроса используется несколько числовых линеек, начиная с ( и + 3) -ей, В каждой 1-ой матрице памяти 14 хранится соответствующая матрица Г( Г ), причем число разрядоввмногоразрядных ячейках памяти 25 1-ой матрицы памяти 14 равно числу столбцов, а число многоразрядных ячеек памяти 25 - числу строк соответствующей матрицы У; ( Г ).В первом такте на шины признаков обращения 15 поступает общее слово запроса Э ( Т + 1)Управляюшие сигналы в КЕ ташинах управления 35, 36, 41 и 45 организуют прием слова запроса групп В (с+1) образовавшегося на выходах элемейтов ИЛИ 16, в регистр признаков обращения 10 и запрещают прием выходных сигналов регистра признаков обращения 10 в разрядный 7 и в адресный 9 блоки управления. В этом же такте по шинам записи 17 в ( и + 2)- -ой разряд регистра признаков обращения 10 заносится единица, а в ( и+ 1)-ый, ( й + 3)-ий и ( и + 4) -ый разряды - нули. Регистр слова 12 устанавливается в нуль. Запрет передачи из и + 1 - И + 4разрядов регистра признаковобращения 10 в блок управления 9,Запрет передачи из 1 в . Ю разрядоврегистра признаков обращения 10 в блок управления 9,Запрет передачи 1 - т 1 разрядов регистра признаков обращения 10 в блок управления 7 Во втором такте управляющие сигналыпоступают по ширине управления 36, 39, Щ 46, 60, вследствие чего единичные сигналы с выходов 1 - ых (1 = 1" тд ) разрядов регистра признаков обрашения 10поступают на соответствующие входы разрядного блока управления 7 и возбуждают Я сигналы в 1 -ых разрядных шинах считывания 3, а единичный сигнал с выхода( Й +2)-го разряда регистра признаковобращения 10 поступает на соответствующий вход адресного блока управления 9 О и возбуждает сигнал в ( Й + 2)-ой линейной шине считывания 6, В результате в( и + 2)-ой числовой линейке 1 выполняются операции= Х; Л У и Р = У, Ь Хи на шины чтения 4 поступает двоичный щ код, соответствующий результату операцииВк,(Г+1) А А, Ы) Сигналы с выходоввозбужденных усилителей чтения 8 черезэлемент ИЛИ 20 подаются на функциональный вход выходного элемента И 22, сигнал ,р на выходе которого соответствует значению признака 3 .В третьем такте управляющие сигналыподаются на шины управления 35, 36, 41и 45, Если ранее полученный признак К== 1, то в ( и + 1)-ый разряд регистрапризнаков обращения 10 заносится единицаи устройство переходит к тринадцатомутакту работы, если же признак 7 = О, тов ( и + 1 )-ый разряд регистра признаков щ обращения 10 заносится единица, а в( 1++ 2) -ой разряд - нуль.В четвертом такте сигналы управленияпоступают по шинам управления 36, 40,41 и 46. В результате сигналы с инверс ных выходов регистра слова 12 и сигналс выхода ( и+ 1)-го разряда регистра признаков обращения 10 поступают соответственно в разрядный 7 и адресный 9 блокиуправления и вызывают возбуждение всех 9 разрядных шин считывания 3 и (+ 1)-ойлинейной шины считывания 6, что обеспечивает считывание из ( т) + 1)-ой числовойлинейки 1 слова Д ( Т ), которое с выходов усилителей чтения 8 заносится в блокрегенерации 1 1. В пятом такте управляющие сигналы пступают по шинам управления 36, 41 и 4-7,что вызывает передачу сигналов с выходовблока регенерации 11 и с выхода ( О+ 3,)-горазряда регистра признаков обращения10 соответственно в разрядный 7 иресный 9 блоки и возбуждение раэрядных 2и ( 1, - 1)-ой линейной 5 шин записи, вследствие чего в ( и + 1)-ой числовой линейке1 выполняются операции Р= Х / У;кс = Х. Ь У, В результате в ( ц + 1)-ойчисловой линейке 1 производится регенерация слова А ( 6) .В шестом такте управляющие сигналыпоступают по шинам управления 35, 36,41, 45 и 61. Выполняется сдвиг словаА( )" .) в блоке регенерации 1 1 на одинразряд в сторону младших разрядов. Сдвигвыполняется как сдвиг обратного кода (т.е.в освободившийся разряд заносится единица). 2 ЬОдновременно в регистре признаков обращения 10 выполняется запись нуля и единицысоответственно в ( и + 1 )-ый и в (П + 4)-ый разряды по шинам записи 17.Управление работой устройства в седьмом ЗОтакте производится сигналами, поступающими по динам управления 36, 41 и 47. Выходные сигналы блока регенерации 11 и( П + 4)-го разряда регистра признаков обращения 10 подаются соответственно в разрядный 7 и адресный 9 блоки управленияи вызывают возбуждение разрядных 2 и( и + 4)-ой линейной 5 шин записи, В результате осуществляется запись словаА(Г )/ 2 в ( т) + 4)-ую числовую линейку 1,В восьмом такте управляющие сигналыпоступают по шинам управления 36, 39, 46и 60. В устройстве выполняется передачаслова вопросе групп В, о Г т 1), храня- ЕЬщеголя в 1 -ых рееряпв 1 = 1,П) регистрапризнаков обращения 10, и выходного сигнала ( т) + 4)-го разряда этого же регистрасоответственно в разрядный 7 и адресный9 блоки управления, что вызывает возбуждение К, 6 ,.,)й -ых разрядных 3 и= Х;ь У;= В р (т+ 1 А( )И 1Выходные сигналы усилителей чтения 8 проходят через элемент ИЛИ 20 на функциональный вход выходного элемента И 22на выходе которого формируется сигнал, соответствующий значению признака .Ю В девятом такте по сигналам в шинахуправления 36 о 40 и 41 в устройстве вььполняется передача сигналов с инверсныхвыходов регистра слова 12 и с выхода ( ъ++ 4)-го разряда регистра признаков обращения 10 соответственно в разрядный 7 иадресный 9 блоки управления, что вызываетвозбуждение разрядных 3 и ( -) + 4)-ой линейной 6 шин считывания. В результате вовсе разряды ( и + 4)-ой числовой линейки 1 заносятся нули,В десятом такте управляющие сигналыпоступают в шины управления 35, 36, 41и 45. Производится запись единиц в (т)+( П + 4)-ый раэрчцы регистра признаковобращения 10 по шинам записи 17,Если признак Ч), сформированный ввосьмом такте, равен нулю, то устройствопереходит к тринадцатому такту работььЕсли же= 1, то в одиннадцатомтактеуправляющие сигналы в шиках управления36, 40, 41 и 46 производят настройкуустройства на прием сигналов с инверсных выходов регистра слова 1 2 исигналов с выходов ( П + 1)-го и ( 11 ++ 2)- го разрядов регистра признаков обращения 10 соответственно в разрядный 7и адресный 9 блоки управления, что вызывает возбуждение разрядных а н ( 11+ 1)-ой и и ( 11+ 2)-ой линейных ш)гнсчитывания. В результате вьц)олняетсяочистка ( т) + 2)-ой числовой линейки 1и считывание из ( П + 1)-ой числовой линейки слова А ( т ), которое поступаетс выходов усилителей чтения 8 в блок регенерации 11,В двенадцатом такте настройка устройства производится по шинам управления 36,41 и 47. Выходные сигналы блока регенерации 11 и ( т) + 1)-го и ( т) + 2) -горазрядов регистра признаков обращения10 поступают соответственно в разрядный7 и адресный 9 блоки управления и вызывают возбуждение разрядныхи ( г) + 1,:-ой и ( ъ + 2)-ой линейных 5 шин эаписив вследствие чего выполняется записьслова А.). ( г ) в (;1 + )-ую и в ( и ++2)-ую числовые линейки 1. После завершения операций двенадцатого такта устройство переходит к шестнадцатому такту работы.В тринадцатом такте управляющие сигналы поступают по шинам управления 3 5,40, 41 и 46. Выходные сигналы с инверсных выходов регистра слова 12 и с выходов т -ых разрядов (7 = к, 1ш )регистра признаков обращения 10, в которых записаны значащие разряды слова запроса групп В ( Г + 1), подаютсясоответственно в разрядный 7 и адресный119 блоки управления и вызывают возбуждение разрядных 3 и-ых (1й ) линейных 6 шин считывания, ВГрезультате производится считывание содержимого-ых числовых линеек 1 и на выходах возбужденных усилителей чтения 8формируется признак Я ( Х + 1) старшей группы общего слова запроса Э кт (2 + 1), содержащей хотя бы одинзначащий разряд, который поступает на выходные шины 21 логического запоминающего устройства, атакже заносится в блокрегенерации 11,В четырнадцатом такте управляющие сигналы в шинах управления 36, 38 и 41 вызывают передачу сигналов с инверсныхвыходов регистра слова 12 и с выходов(+ 1)-го и ( + 2)-го разрядов регистра признаков обращения 10 в разрядный 7 и адресный 9 блоки управления ивозбуждение разрядных 2 и ( Й + 1)-ой и+ 2)-ую числовые линейки 1 кода 2 -1.В пятнадцатом такте по сигналам в шинах управления 36, 41 и 48 в устройствепроизводится передача сигналов с выходовблока регенерации 11, т.е. слова А (Г+Ци сигналов с выходов (П + 1 ) -гои ( Ч + 2)-го разрядов регистра признаковобращения 10 соответственно в разрядный7 и адресный 9 блоки управления, что вызывает возбуждение разрядных шин считывания 6, соответствующих значащим разрядам слова А (Г + 1) и ( 3 + 1)-ойи ( Ъ + 2)-ой линейных шин считывания 6,В результате в ( П + 1)-ой и (+ 2)-ойчисловых линейках 1 выполняются операции Р= УЬХи= ХЛ У,что приводит к формированию в этих числовых линейках слов( Г + 1), представляющихксобой обратный код приоритета старшегозначащего разряда слова запроса группВ к, тл(Т+ 1),В шестнадцатом такте управляющие сигналы поступают по шинам управления 35,36, 41, 44 и 45, В устройстве производится запись нулей в ( ъ + 1 ) -ый и в( Ч + 2)-ой и единицы в ( и + 3)-ий разряды регистра признаков обращения 10, поступающих по шинам записи 17, и прием врегистр слова 12 слов запроса 2( Г + 1)-ых ( 1 = 38 , И ) групп общегослова запроса 3 М ,щ (с + 1 ), вкоторых содержится более одного разрядаи имеется хотя бы один значащий разряд,В семнадцатом такте управляющие сигналпоступают по шинам управления, 36, 39,41, 46 и 50, Выходные сигналы регистраслова 12 и ( и + 3)-го разряда регистрапризнаков обращения 10 подаются в раз 2948612рядный 7 и адресный 9 блоки управленияи вызывают возбуждение разрядных шинсчитывания 3, соответствующих единичнымвыходным сигналам регистра слова 12, и+ 3)-ей линейной шины считывания 6.В ( п + 3)-ей числовой линейке 1 выполняются операции Р = У д Х; и= ХЛЛ У над разрядами предыдуших 2( Г ) ипоследующих 3( Т + 1) слов запроса--ых групп. На выходах усилителей чтения8 формируются слова 1; ( Г + 1) = 2; -( Г+ 1) Л 2( Г ), которые заносятся вблок регенерации 11 и каждое-ое из которых поступает в адресный регистр 19-ой матрицы памяти 14,15Если для хранения слов запроса 2( Г )1 -ых групп требуется несколько числовыхлинеек 1, то операции по тактам 16-32повторяются столько раз, сколько числовыхлинеек необходимо для хранения слов запроиса 2( Г ), Причем в выполнении операций по каждому такому циклу участвуюттолько те матрицы памяти 14, которыесоответствуют обрабатываемым в данномцикле словам запроса 3 ( Т ) и Э ( Г +5 + 1), а в шестнадцатом такте единицазаносится только в тот разряд регистрапризнаков обращения 10, который соответствует числовой линейке 1, хранящей требуемые в данном цикле слова запроса Э -(Т ).В восемнадцатом такте управляющиесигналы поступают по шинам управления35, 36, 41, 45, 51, 54 и 59. Производится запись единицы в ( и + 4)-ый разЗЬ ряд регистра обращения 10 и сброс в нульрегистра слова 12, В матрицах памяти 14выполняется опрос адресных регистров 1 9,что вызывает возбуждение адресных шин 24,соответствукхцих значащим разрядам. слов 1- 46 ( Г + 1), хранящихся в адресных регистрах 19, и считывание содержимого соответствующих многоразрядных ячеек памяти 25,Считывание выполняется без разрушенияинформации. В Результате в каждой из мат 45 риц памяти 14 в выходном регистре 13формируется слово, номера О значащихразрядов которого равны временным приоритетам, присвоенным в предыдущем цикле функционирования устройства значащимФф разрядам, общим для слов запроса 2( Г )и 3;(Т+1).В девятнадцатом такте управление работой устройства производится сигналами,поступающими по шинам управления 36, 40,ф 5 41 и 55,Сигналы с инверсных выходоврегистра слова 12 и с выходов ( П + 3)-гои ( и + 4)-го разрядов регистра признаковобращения 10 подаются соответственно вразрядный 7 и адресный 9 блоки управлеф ния и возбуждают разрядные 3 и ( П + 3)ния и возбуждают разрядные 3 и ( П + 3)-ью линейную 6 шины считьвания. В результате в ( П + 3)-ей числовой линейке 1производится считьвание слов ЬЗ;, которыес выходов усилителей чтения 8 заносятсяв адресные регистры 19 соответствуюшихматриц памяти 14.В двадцать девятом такте по сигналамв шинах управления 35, 36, 41, 44 и 56в устройстве производится передача инверсных кодов содержимого выходных регистров 13 матриц памяти 14 в регистр слова12, причем порядок расположения кодовв регистре слова соответствует порядкурасположения соответствующих слов запроса Р; ( Г ) -ых групп,В тридцатом такте настройка устройствапроизводится сигналами в шинах управле 1 гьч36, 37, 41 и 53, Содержимое регистраслова 12 и ( н + 3)-го разряда регистрапризнаков обращения 10 поступает соответственно в блоки 7 и 9 управления, вызывая возбуждение разрядных акн записи 2соответствующих нулевым сигналам с выходов регистра слова 12, и ( и + 3)-ейлинейной шины записи 5. В результате содержимое регистра слова 1 2 записьваетсяв (% + 3)-ью числовую линейку 1, Б этомже такте в выходных регистрах 13 матрицпамяти 14 выполняется сдвиг на один разряд в сторону младших разрядов с занесением единицы в освободившийся разряд,В тридцать первом такте управляющиесигналы поступают по шинам управления35, 36, 41, 44 и 55. Выполняется передача прямых кодов содержимого выходныхрегистров 13 матриц памяти 14 в регистрслова 12,В тридцать втором такте управляющиесигналы поступают по шинам управления36, 39, 41, 46, 49 и вьвьвают передачувыходных сигналов регистра слова 12 и(и + 3)-го разряда регистра признаковобращения 10 соответственно в блоки 7и 9 управления, Происходит возбуждениеразрядных шин считьвания 3, соответствующих единичным выходным сигналам регистра слова 12, и ( П + 3)-ей линейной шины считывания 6. В ( Ъ3)-ей числовойлинейке 1 выполняются операции Р; = У; ВД Х и ф =Х 4 У 1 над содержимым этойчисловой линейки и содержимым регистра слова 12. Результат операции с выходов усилителей чтения 8 поступает в разрядныерегистры 18 соответствующих матриц памяти 14, В каждом из регистров 18 будетзаписано не более одного значащего разряда номер которого равен номеру старшегоиз незанятых разрядных сечений матрицыпамя.и 14. Сечение считается незанятым,если оно не содержит значащих разрядов. б В 15 К Я фф 5 В Ф И Ь Ю В тридцать третьем такте управляющиесигналы чодаются по шинам управления 3536, 41, 45 и 57, Производится записьединиц в 1-ые ( 1 = 1, ч ) разряды реГистра гризнаков обращения 10, в старшие разряды управляющих регистров 23матриц памяти 14.В тридцать четвертом такте управляющие сигналы поступают ло шинам управления 35, 36, 41 и 44. В младший разрядрегистра слова 12 эапи-ьвается единицав остальные разряди - нули,В тридцать пятом такте управление устройством производится по шинам управления35, 37 и 41, В матрицах памяти 14 выхсдным сигналом значащего разряда каждогоиэ управляющих регистров 23 производитсяопрос соответствующего разряда адресногорегистра 19, Бслп в опрошенном разрядеадресного регистра 19 была записана единица, то выходной сигнал этого разрядавозбуждает подключенную к нему адреснуюшину 24 и проходит через элемент ИЛИ 26на шину управления 28 выдачей числа разрядного регистра 18 и на вход элементазадержки 27 создающей задержку на одинтакт Как упоминалось ранее, в каждом разрядном регистре 18 находится не болееОднОГО знача шел О разряда к только Б томслучае если в соответствующей матрицепамяти 14 имеется хотя бы одно лезанятое разрядное сечент е, Поэтому при опросе каждого иэ раэряднь 1 х регистров 18 сигналом, поступающим по шине управления28, единичный выходной сигнал может появиться не более, чем в одной разряднойшине 30, наличие в 1-ой матрице памяти14 возбужденных 3-Ой адресной 24 и,О -ойразоядной 30 шин вызывает запись единицыв,б -ый разряд 3-ой многоразряднойячейки памяти 25, что отражает присвоение временного приоритета, численно равного а,1) -Ому значащему разряду словазапроса Э; ( 7 + 1).Б этом же такте в числовых линейках,соответствующих тем из 1-ых ( 1 = 1,Й )разрядов регистра признаков Обращения 10.в которых содержатся единицы, производитсязались единиц в разряды, соответствующие значащему разряду регистра слова 12,В тридцать шестом такте управляющиесигналы поступают го шинам управления 35,36 41, 42, 43 и 52, В устройстве выполчяется сдвиг содержимого регистра слова 12 и регистра признаков обрашения 10на один разряд в сторону старших разрядов,а содержимого управляющих регистров 23 в сторону младших разрядов,В этом же такте под воздействием выходных сигналов тех элементов задержки27, на входы которых в предыдущем тактепоступили единичные сигналы, производитсясдвиг содержимого соответствуюшчх разрчдных регистров 18 на один разряд в сторонумладших разрядов.Операции по тридцать пятому и тридцатьшестому тактам повторяются и раз.В результате в каждой 1 -ой числовойлинейке,1 будет сформирован двоичный код1числа 2 -1, т.е. будет осуществлена реген рация содержимого этих числовых линеек, а содержимое многоразрядных ячеекпамяти 25 каждой из матриц памяти 14отражает распределение временных приоритетов между значаппвюи разрядами:оответствуюшего слова запроса 2 ( Т + 1).В тридцать садыком такте управляющие5сигналы подаются по шинам управления35, 36, 41 и 45. Производится записьединиц в П-ый, ( П + 3)-ий и в ( П + 4)-ый разряды регистра признаков обрашения10,МВ тридцать восьмом такте настройкаустройства выполняется сигналами, поступаюшими по шинам управления 36, 40, 41,46 и 50, Сигналы с инверсных выходоврегистра слова 12 и с выходов П-го, ( П + 5+ 3)-го и ( ч + 4)-го разрчдов регистрапризнаков обращения 10 подаются соответственно в разрядный 7 и адресный 9 блоки управления:; возбуждают все разрядные3 и п-ую, ( 11 + 3)-ью и ( и+ 4) уюлинейные 6 шины считывания. Выполняетсяисчитывание двоичного кода числа 2 - 1из П -ой и считывание содержимого иэ( П+ 3)-ей и ( П + 4)-ой числовых линеек 1. В результате возбуждаются всеЗЬусилители чтения 8, и сигналы с их вьтходов производят запись единиц во все разряды блока регенерации 11 и адресных регистров 19.В тридцать девятом такте управляюшие фсигналы поступают по шинам управления35, 36, 41 и 45, Выполняется запись нулей в ( и + 3)-ий и ( и + 4)-ый разрядырегистра признаков обрашения 10,В сороковом такте по сигналам в шинах 4 буправления 36, 41,47, 54 и 59 в устройстве осуществляется передача выходныхсигналов блока регенерации 11 и т) -го разряда регистра признаков обрашения 10 вразрядный 7 и адресный 9 блоки управления ЬфФчто вызывает возбуждение всех разрядных2 и П -ой линейной 5 шин записи. В результате в П-ой числовой линейке 1 выполняется регенерация двоичного кода числа2 -1, %В этом же такте выходные сигналы адресных регистров 19 вызывают возбуждениевсех адресных шин 24, ивматрицах памяти14 производится опрос содержимого многоразрядных ячеек памяти 25, выходные сиг- фф налы старших разрядов которых поступаютна управляющие выходы 33. Номер М возбужденного управляюшего выхода 33 каждойиз матриц памяти 14 равен номеру тогозначащего разряда соответствуюшегс словазапроса 2 ( Т + 1), которому в данном цикле функционирования устройства присвоеннаивысший в данном слове запроса Э (2++ 1) временный приоритет.В сорок первом такте управляюшие сигналы поступают по шинам управления 35,36, 41, 44 и 45. В устройстве производится прием по шинам признаков обрашения 15 в регистр слова 12 слов запросаЭ; ( Г + 1), содержаших более одногоразряда, в ( Т 1 + 3)-ий разряд регпстрапризнаков обрашения 1 О по шинам записи17 заносится единица, а ( и + 4)-ый ив П -ый разряды - нули.В сорок втором такте по сигналам вшинах управления 36, 41 и 37 в устройстве происходит передача выходных сигналов регистра слова 12 и ( П + 3)-го ра.ряда регистра признаков обрашения 10соответственно в разрядный 7 и адресный9 блоки управления, что вызывает возбуждение разрядных шин записи 2, соответствуюших значащим разрядам двоичного кода, хранимого в регистре слова 12, и (П++ 3)-ей линейной шины записи 5, Б результате в ( П + 3)-ью числовую линейку 1будут записаны слова запроса 2( Т + 1).На этом цикл функционирования логического запоминаюшего устройства заканшвается,ф ормула изобретения1. Логическое запоминаюшее устройство, содержашее числовые линейки, подключенпые соответственно через разрядный и адресный блоки управления к регистру слова и регистру признаков обрашения и через усилители чтения - к входам выходного элемента ИЛИ и блока ретенерации, выходы которого соединены с входамн разрядного блока управления, подключенными к выходам регистра признаков обрашения, и шины признаков обрашенияо т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства, оно содержит матрицы памяти, входы которых цодключены к выходам усилителей чтения, а выход - к входам регистра слова, и элементы ИЛИ, выходы которых соединены с входами регистра признаков обращения, а входы - с шинами признаков обрашения, к которым подключены входы регистра слова,2. Устройство по п . 1, о т л и ч аю ш е е с я тем, что каждая матрица па