Генератор кодового слова

тора кодов на 2 " - 1, вход кода номера установленного бита кодового слова которого подключен к одно" именному выходу узла установки и индикации номера бита, входы кода номера текущего бита псевдослучайной последовательности компараторов ,кодов на 2 д - в - 1 разрядов и 2 -1 разрядов подключены к выходу счет О цика по модулю 2 - п - 1, входикода номера текущего бита кодового слова компаратора кодов на 2 и - 1 разрядов подключен к информационному выходу счетчика по модулю и, счетный вход которого подключен к счети ному входу счетчика по модулю 2 и " 1, вход "Равно" компаратора кодов на 2 " - п - 1 разрядов подключен к выходу компаратора кодов на п разрядов, вход кода номера установленного бита псевдослучайной последовательности компаратора кодов на . 1755269 202 " - и - 1 разрядов подключен к одноименному выходу узла установки ииндикации номера бита, информационный вход коммутатора обратной связии вход дешифратора состояния регистра подключены к выходу разрядовсдвигового регистра, выход коммутатора обратной связи подключен квходу сумматора по модулю два, выходкоторого подключен к первому входуэлемента ИЛИ, второй вход которогоподключен к выходу дешифратора состояний регистра, выход элемента ИЛИподключен к входу записи псевдослучайной последовательности сдвигового регистра, выход первогоэлемента И подключен к второмувходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,выход которого подключен к второмувходу элемента И, выход которогоподключен к выходу генератора.17 Б 2 б 9 Режин ВВод 1 а от 70ренин генгр слое.сиен лоб сл пс 7 тлсдсл мвпсп воа 1 ба иипульсприРенин ст и генераиии и код.сл. Ремин генпСПпослекьо каналии устко о ого сло а ене.ко.сл. рбтлгтнлст 7 ггкр псп л слггнтПгскпсп гена сл лнопки 1 брос Онпульс при накати икнопки . СлартпЮьтк.бл,б и ггнкод.сл.с т ггн с 7 т Вых.блВ Обнокр. Сднар Вых,бл.тл с т ссбпаВыход Рвриггера уэла лог.7 мо 77 б 2лог,7 лог,Выл. 7 бт,77 сиенол раэ 7 кшения ьсл киА т 7 бл 777 бита Зопрепт ки рэ ббал Запрет Модо ошибок апрел о а ей.дбь 2 В Ъапрещ Ввода ошибок тт Вых Л Лл В+Вкаипа раптора коно пЪ 7 оэ бл.23 сигнал ПСПlкод сл. на дбх Триггера рек генер. бл. 9 код.а Тт Выл Л тЬС конпоратора кодоВ на 2" 7 разр./блЪ) Фиг,2 Редактор И.КасардаЗаказ 2893 ТиражПодписноеВНИИПИ Государствеццого комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская цаб д, 4/5 Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина, 101 йг ал, эргшениегане о ииУст, содержанияцнпульспуск"77 нпульсы ВЛЛ Д.ЛА .Л Пйнпульс эоп касод р ания ил 4 Онпильс но Выходел: кпама ораВьтхбл 77 онпульсно ык едэла эаписи со.ермания била. 77 НПУЛЬС На Ыла СВых.бт.7 бдэла форпирабанияинп, эаписи М,тх,7 бл Ул птр ра Запрет генер. ПСУпаратор 23 кодов на 2" - и -разрядов,компаратор 24 кодов на 2 и - 1разрядов, узел 2 переключения структуры последовательности, второй элемент И 26, элемент ИСКЛОЧАЮЩЕЕ ИЛИ 27,Функционирование ГКС возможнов четырех независимых режимах.1, Установка содержания и генерация кодового слова, состоящегоиз и бит информации.2, Генерация псевдослучайной последовательности (ПСП) после выдачилюбого из битов кодового слова свозможностью индикации содержанияпоследовательности.3. Генерация ПСП с введением вструктуру последовательности одиночных или периодически бинарныхошибок или блоков (сегментов) из"0", начиная с определенного номерабита,Генерация сложного сигнала соструктурой - сначала кодовое слово,затем ПСП, затем кодовое слово, выбранное по номеру бита из ПСП.Работа в первом режиме регенерации происходит следующим образом,Узел задания режимов (блок 9,фиг.1) в этом случае вырабатываетна своем седьмом выходе сигнал "0",подключающий выход разряда и регистра памяти (блок 4) на первыйинформационный вход первого разрядаэтого регистра и запрещающий приемвыходного сигнала элемента ИЛИ (бло18) на второй информационный входпервого разряда сдвигового регистра 4 10 15 20 25 30 35 40Для обеспечения работы ГКС в первом режиме генерации кодового слова, содержащего и бит информации, необходимо записать произвольную комбинацию из "1" и "0" в сдвиговый45 регистр 4 на и разрядов. Для этого на вход узла 8 запуска генерации кодового слова выдается импульс сброса с выхода узла 9 задания режимов, который вырабатывается, напри" мер, при нажатии кнопки "Сброс", входящей в состав узла 9, После прихо" да импульса сброса с выхода узла 8 выдается низкий уровень сигнала "Разрешение генерации" (фиг.2), запре" щающий генерацию кодового слова с тактовой частотой Е , разрешающий установку содержания кодового слова с высокой частотой Ги закрывающий клапанирующую смему И 3, запрещаявыдачу кодового слова с генератора впроцессе установки содержания. ВыЬоримпульсов с частотой следования1 т и Г осуществляется в зависимости от поступающего сигнала "Разрешение генерации",После этого с помощью узла 9 задания режимов и узла 10 установкии индикации номера Ьита устанавли-вается номер выбранного для записибита,Параллельный код номера устанавливаемого бита с выхода узла 10поступает на компаратор кодов 14, покоторому контролируют установкуномера бита. После этого устанавливают содержание бита, которое необходимо записать в выбранный разряд"1 - 0" узла 9. Импульс "1 - 0" поступает на вход узла 6 и устанавлива-ет его вход в другое, отличное отпервоначального, состояние ("1" или"0"); Напряжение "1" или "0" с выхода узла 6 поступает на узел 13 установки текущего бита. При этомсветодиодный индикатор "1 - 0" узла6 служит для визуального контроляустанавливаемого содержания битакодового слова,Далее осуществляется Формирование на. выходе узла 9 импульса раз"решение установки бита (например,при помощи кнопки фПуск"), которыйпоступает на вход узла 5 формированияимпульса "Пуск". Узел формирования импульса "Пуск" вырабатываетимпульс "Пуск" необходимой длительности, который поступает на входузла 12 запуска установки бита.На выходе узла 12 при поступлениина его вход импульса "Пуск" по переднему Фронту импульса высокой частоты Г формируется сигнал запускаустановки содержания бита, постуйающий на вход "А = В" компаратора 14кодов для разрешения процессасравнения кодов номеров текущегобита (А) и номеров устанавЛиваемогобита (В). Сигнал с выхода узлазапуска установки содержания выра35 батывается по переднему фронту сиг"нала высокой частоты для привязкиначала процесса сравнения параллель"ного кода номера устанавливаемогоЬита (В) с параллельным кодом текущего бита (А) в компараторе кодовк высокой частоте.Параллельный код номера текущегобита поступает на группу входовА компаратора кодов с выхода непре;рывно работающего счетчика по мбдулюи с предустановкой. Когда код нагруппе выходов счетчика по модулюи с предустановкой станет равенкоду номера устанавливаемого бита(К-й бит на фиг,2) на выходе компаратора кодов появится потенциал "1",который поступает на вход узла 17записи бйта, При появлении переднего фронта сигнала "Л = В" на выходеузла 17 появляется фронт импульсазаписи содержания бита при условии,если на втором входе узла 17 имеетсясигнал разрешения установки бита, 25поступающий с выхода узла 11 выборачастоты. Задний Фронт импульса установки содержания бита, который пос"тупает на вход узла 13, формируетсяузлом 17 спустя неЬольшой промежуток времени, меньший или равный,длительности импульса сигнала высокойчастоты Г (фиг:2). На второй входузла 13 поступает сигнал содержания"1" или "0" устанавливаемого битас выхода узла 6,Если на выходе узла Ь имеетсяпотенциал "0", то импульс записибита пройдет через узел 13 навход "В" 0-триггера разряда сдви Огового регистра 4 и установит содержание текущего бита К кодовогослова в состояние "О", Если навыходе узла 6 имеется потенциал"1", то импульс записи бита пройдет 5через узел 13 на вход "БЪ-триггераразряда и сдвигового регистра 4 .и .установит содержание текущего битаК кодового слова в состояние "1",Правильность установки содержания 5 Овыбранного бита К, номер которогопоступает на группу входов "В" компараторов кодов, достигаетсяза счетсинхронной работы счетчика 7 по модулю и с предустановкой и сдвиговогорегистра 4 на и разрядов.Потенциал "1" на выход"А = В"компаратора 14 кодов поступает также на вход узла 16 Формирователя импульсов записи, на другой входкоторого поступает сигнал высокойчастоты Гс выхода узла 11. Навыходе узла 16 по, фронту инверти"рованного сигнала высокой частотыЕ Формируется фронт импульса записи Ьита, поступающий на вход узла12 запуска установки Ьита и на входузла 15 индикации Ьита в момент, когда на выходе "А = В" узла 14имеется потенциал "1".Потенциал "1" с выхода узла 16поступает на вход сброса узла 12запуска установки бита, после чегона выходе узла 12 формируется задний фронт импульса установки бита.Потенциал "О", поступающий на входкомпаратора кодов 14, вызовет появ"ление заднего фронта импульса сравнения кодов "А = В" на выходе узла14, который поступает на вход сброса узла 16. По заднему Фронту импульса "А = В" узел 16 вырабатываетзадний фронт импульса записи (фиг.2)и заканчивает процесс установкисодержания Ьита К.На информационный вход узла 15индикации блока поступает сигналсодержания с выхода разряда и регистра 4 на и разрядов. На синхровходузла 15 приходит сигнал записи Ьитас вь 1 хода узла 16, который переписывает содержание бита К в П-триггерузла 15 индикации Ьита,Длительность импульса записи бита на выходе узла 16 будет определяться суммой времен задержки переключения узла запуска установки бита,компаратора кодов, узла 16. Послеустановки содержания бита К устройство находится в режйме ожидания либодо следующей записи содержания какого-либо 1-го бита кодового слова,либо до начала генерации кодовогослова. Для начала генерации кодового слова необходимо подать с выхода узла 9 на вход узла 8 запуска генерации кодового слова импульс "Старт", выработанный, например, при нажатии соответствующей кнопки. По фронту импульса "Старт" узел запуска генерации кодового слова вырабатывает фронт импульса "Разрешение генерации" (Фиг.2), разрешающий появление импульсов с частотой следования Г на выходе узла 11 и запрещающий1755269 выраЬотку сигнала записи бита в уз"ле 17,После этого, выполняя описанныеоперации и нажимая кнопку "Пуск"можно, проконтролировать содержание5выбранного Ьита в момент появленияего на выходе элемента И 3, так какпри нажатии этой кнопки не Ьудетосуществляться выработка импульса;записи бита в момент равенства кодов на группах входов "А" и "В" компаратора кодов, а сигнал эайиси со"держания в 3-триггере узла индикации бита выраЬатываться будет. Навход клапанирующего элемента Иподан сигнал раэрешения. генерациис выхода узла 8. Поэтому сигнал свыхода П"триггера разряда п сдвигового регистра на п разрядов черезэлемент И 3 пройдет на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 27.,Сигналами на восьмой группе выходов узла задания режимов 9 запрещается работа счетчика по модулю 22 - и - 1, а сигналами "0".на девятой группе выходов узла 4 (сигналыразрешения ввода ошибок и разрешенияавода нулей) запрещается ввод ошибок в структуру ПСП и ввод в структуру ПСП сегментов нулей. При этомна втором, выходе узла 25 имеетсясигнал уровня "1", запрещающий вводнулей припомощи схемы И (Ьлок 26),а на третьем выходе узла 25 при-.сутствует сигнал "0" .запрещающий1ввод бинарных ошиЬок в структуруПСП при помощи элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 27, Сигнал кодового словавыдается на выход устройства ГКС 4через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 27и второй элемент И 26, представляю"щие собой повторители информации,приходящей с выхода первого элемента И 3. В этом режиме узел 4задания режимов 9 при помощи узла10 установки и индикации номерабита устанавливает на третьей груп"пе входов компаратора кодов нав2 - и - 1 разрядов 23 сигналы уровВВ 0 н 1 О 35 55 Счетчик 22 по модулю 2 - и - 1 с предустановкой выдает на первую группу входов компаратора 23 кодов на 2" ви - 1 разрядов сигналы уровня "0", что заставляет этот компаратор 23 пропускать сигнал "А = В" с выхода компаратора 14 кодов на и разрядов 14 на третий вход узла 16 формирования импульса, записи, котораявырабатывает короткий импульс записи бита кодового слова в триггереузла 15 индикации бита при совпадении сигналов на втором и третьемвходах, где присутствует сигнал"А = В", поступающий с выхода компаратора 14, что позволяет индициро-вать содержание любого бита кодового слова в момент появления егона выходе устройства ГКС,Работа в режиме генерации ПСП,после выдачи любого из битов кодового слова с возможностью индикациисодержания последовательности производится следующим образом. Сигналами на шестой группе выходов узла9 задания режимов, включающего исигнальных линий, выбирается требуе"мая для генерации ПСП конфигурациясигналов обратной связи в коммута 5 торе 19 обратной связи.Коммутатор 19 обратной связипредставляет собой набор из и элементов И, на первый вход каждогоиз которых подключен один иэ выходов разрядов сдвигового регистра 4памяти на .и разрядов, а на второйвход этих элементов И коммутатора19 обратной связи подключен соответствующий сигнал выбора конфигурации обратной связи с шестойгруппы выходов узла 9. При этом навход сумматора 21 по модулю двапроходят только те сигналы с выходов разрядов регистра 4 памяти,на разрешающем входе элементов Икоторых в коммутаторе 19 обратнойсвязи имеется сигнал "1", поступающий по соответствующей линии конфигурации обратной связи иэ узла 9.5 .На входы сумматора 21 по модулю дваприходят через коммутатор 19 обратной связи сигналы с выходов техразрядов регистра 4 памяти, которыеразрушень 1 сигналами уровня "1",поступающими с шестой группы выходовузла 9 на первую группу входов конфигурации обратной связи коммутатора19, а на другие входы сумматора 21по модулю два поступают сигналыуровня "0" и не участвуют в операции сложенияСигнал суммы по модулю два выбранных разрядов регистра. 4 с выходасумматора 21 поступает на первыйвход элемента ИЛИ 18, на второй вход которого поступает сигнал с выхода дешифратора 20 состояния регистра, который вырабатывает сигнал уровня "1" в случае, если на всех и выходах регистра 4 памяти имеются сигналы уровня "0".Таким образом, на выходе элемента ИЛИ 19 появится сигнал суммы по модулю два содержания разрядов регистра 4, выбранных коммутатором обратной связи, если состояние хотя бы одного разряда регистра 4 памяти представляет собой "1", или сигнал уровня "1", если состояние всех разрядов регистра 4 представ; ляет собой "0", Дешифратор 20 состояния регистра памяти и элемент ИЛИ 18 позволяют ликвидировать запрошенную комЬинацию состояния регистра 4 памяти, когда содержание всех его разрядов соответствует "0".На пятый вход регистра 4 памяти подается сигнал "0" после нажатия 25 кнопки "Сброс" узла 9, для подключения сигнала обратной связи с выхода разряда и на вход "Д" первого разряда регистра памяти, а на второй вход счетчика 22 по модулю 2 л - и - 1 с предустановкой поступает с восьмого узла 9 сигнал сброса.При этом разрешается установка содержания регистра 4 памяти под управлением схемы выборочной побитной установки содержания кодового слова, которая включает узел 5 Формирования импульса "Пуск", узел 12 запуска установки бита, узел 8 запуска генерации кодового слова, узел 6 установки и индикации бита, узел 10 установки и индикации номера бита , узел 11 выбора частоты, узел 13 установки текущего бита, узел 17 записи бита, узел 16 формировайия импульса записи, узел 15 индикации бита. По импульсу "Сброс" узла 9 узел 8 запуска генераций кодового слова запрещает выдачу сигналов кодового слова через элемент И и разрешает установку содержания при помощи ее выходного сигнала "Разрешение генерации", поступающего на узел 11, элемент И 3 и узел 12 запуска установки бита и имеющего уровень "0", Далее при помощи импульсов "1 - 0" на третьем выходе узла 9 устанавливается требуемое содержание "0" или "1" при помощи узла 6 установки и индикации содержания "1" и "0", а при помощи импульсов . и " - " устанавливается код номера устанавливаемого бита на первом выходе узла 1 О установки и индика.ции номера бита и йажимается кнопка "Пуск" узла 9; с выхода узла 11 навходы синхрониэацйи регистра 4 па" мяти на и разрядов счетчика 7 по модулю и с предустановкой и узла1 Ь подключается сигнал высокойчастоты Г с выхода генератора 2импульсов высокой частоты, чтогарантирует синхронную работу этих узлов устройства ГКС. Импчпьс "Пуск", нормированный по длительности и амплитуде в узле 5 форми" рования импульса "Пуск", поступаетна узел 12 запуска установки Ьита, вызывает ее срабатывание и появление на входе разрешения сравнения кодов компаратора кодов на и раэ" рядов сигнала уровня "1".1После этого в момент совпадения кода на выходе счетчика 7 по модулю и с предустановкой с кодом номерабита на первом выходе узла 10 осуществится процесс записи содержания "1 - 0" выбранного бита при помощи узла 17 записи бита, который вырабатывает короткий импульс запйси Сита по Фронту сигнала нА = В", поступающего с выхода компаратора 14 кодов на и разрядов; импульс записи бита, меньший или равный по длительности половине периода сигна" ла Гв, поступает через узел 13 на"К"-вход 0-триггера разряда и регистра 4 памяти, если на выходе узла 6 установки и индикации содержания "1 -0" имеется сигнал " - 0" уровня "0", .или на "Бвход 0-триггера разряда и регистра 4 памяти, если на выходе узла 6 имеется сигнал "1 - 0" уровня "1", и устанавливает содержание "1 - 0" выЬранного "го Ьита кодового слова в моментпоявления его на выходе разряда и регистрапамяти. После этого .по срезу сигна" ла Гв узлом 16 формируется импульс индикации Ьита, меньший или равный половине периода сигнала Кв, поступающий на синхровход узла 15 индикации бита для переписи содержания -го бита в регистр узла 15 и на вход сброса узла 12 запуска установ" ки Ьита для Формирования среза сигна25 ла разрешения сравнения кодов, поступающего на вход компаратораТаким же образом осуществляетсяустановка содержания всех остальныхбитов кодового слова, содержаниекоторых контролируется по состоянию,1узла 15 индикации Ьита.Набранное кодовое слово являетсяначальным состоянием регистра 4,памяти для генерации сигналов ПСП.Переход к генерации ПСП осуществляется следующим образом.Переключатель ффПСП/кодовое словомузла управления генерацией устанавливается в положение "ПСП", чтосоответствует появлению сигналауровня "1" на Ъ"-входе Р-триггераустановки режима генерации узла 9,на "Си-вход которого подключен20сигнал "Строб" с выхода узла 25,а на "й"-вход подается импулЬс"Сброс",Сигнал с выхода Р-триггера узла9 поступает на вход переключенияинформационных входов первогоразряда регистра 4 сдвига на и разрядов, После этого нажимается кнопка"Старт", которая генерирует импульсзапуска генерации, поступающий навход узла 8 и на "Б"-вход первоготриггера узла 25, который переклю"чается в состояние разрешения стар"та ПСП, когда на его выходе присутствует сигнал уровня "1". Узел 8 запуска генерации кодового слова вырабатывает сигнал нРазрешение генерации" уровня "1", по которому осуществляется подключение к синхровходам блоков 4, 7, 16 вместо сигнала частоты Г , сигнала тактовойчастоты й и открывается первыйэлемент И 3. По сигналу "Старт" снимается сигнал сброса со счетчика22 по модулю 2 1 - и - 1 с .предуста 45новкой, который включен каскадносо счетчиком 7 по модулю и спредустановкой. Вместе эти два счетчика представляют собой счетчик помодулю 2"- 1 с предустановкой.Код текущего бита А с выходасчетчика 7 по модулю и с предустановкой поступает на вход компаратора4 кодов на и разрядов, а код "Яс выхода счетчика по модулю 2 - и -с предустановкой поступает на первыйвход компаратора 23 кодов на 2 -и - 1разрядов. Эти компараторы включеныкаскадно и их можно рассматривать как один компаратор кодов на 2 " - 1разрядов, на вход которого подключенкод "А + А" с выхода каскадногосчетчика (блоки 7 и 22),Код текущего бита с выхода каскадного счетчика (блоки 7 и 22)."А + А " поступает также на второйи третий входы компаратора 24 кодовна 2" - 1 разрядов. На вторые группы входов каскадного компаратора(блоки 14 и 23) поступает код ".В + В"номера устанавливаемого бита свыхода узла 1 О установки и индикацииномера бита, который в этом режимепредставляет собой код номера битакодового слова, лежащий в пределахот 0 до и, по которому осуществляется запуск генерации ПСП в регистре4 памяти. Когда код "А + А" станетравен коду "В + В " на втором входе(икаскадного компаратора (блоки 14 и23), на выходе компаратора 23 кодов.ина 2 - и - 1 разрядов появитсяфронт импульса совпадения кодов+ АВ + В равного по длительности периоду тактовой частотыГ , который поступит на синхровходР-триггера узла 25 и установит еговыход в состояние "1". На выходеР-триггера узла 25 появится фронтсигнала "СтроЬ", поступающий насинхровход Р-триггера установкирежима генерации узла 9, на выходекоторого появится сигнал уровня"1", поступающий на вход первогоразряда регистра 4 памяти для коммутации информационных входов этогоразряда,Таким образом, в регистре 4 памяти начнется процесс генерации ПСП припоявлении на выходе разряда и этогорегистра бита кодового слова, номеркоторого был установлен ранее припомощи узла 10 установки и индика"ции номера бита на втором входе "В"компараторе 14 кодов на и разрядов.Сигнал ПСП проходит без изменениячерез элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 27и второй элемент И 26 на выход элемента 26, который является выходомустройства ГКС.В этом режиме возможна индикациясодержания любого К-го бита кодовогослова в момент его появления на выходе устройства ГКС. Для этого номерК наЬирается при помощи кнопок "т"и ," узла 9 , в узле 10 установкии индикации номера бита, откуда код1755269 го Ьита и. 55 этого номера через группы выходов "В" и "В " подается на вход "В - Р каскадного крмпаратора кодов (Ьлоки 14 и 23). После этого нажимается кнопка "Пуск" Когда код текущего номера бита "Л + А" на выходе каскадного счетчика по модулю 2 -. 1 с предустановкой (блоки 7 и 22) совпадает с установленными В + В на вы О ходе компаратора кодов на 2 " - и - 1 разрядов появится импульс длитель- ностью 1/Бт, поступающий на третий вход узла 16, на втором входе которого обязательно присутствует такой 15 же импульс с выхода компаратора ко" 1дов на и разрядов.По совпадению сигналов на этих входах узла 1 б со срезом сигнала тактовой частоты Г , узел 16 выдает короткий, импульс записи бита на входы узла 12 запуска установки бита и узла. 15 индикации бита. фронтом импульса записи содержания бита содержание К-го бита К = 1,2, :2 - 1) 25 будет переписано в регистр индикации в узле 15 индикации бита и проиндицировано при помощи точецного свето- диодаРежим генерации кодового словаЗО с введением в структуру ПСП одиночных и периодических бинарных ошибок или сегментов из "0" производится после перевода устройства ГКС в режим генерации ПСП. Дле генерации ПСП с бинарнымиошибками узел 9 вырабатывает сигнал уровня "1". "Введение ошибок", поступающий на вход элемента И узла 25. Элемент И узла 25 про- . пускает сигнал "Строб" на второй 40 вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 27;цля. инвертирования ПСП, что соответствует введению бинарных ошибок.Для введения в структуру ПСП сегментов "0" на вход элемента И-НЕ 45 узла 25 с выхода узла 9 подается сигнал "Ввод нулей" уровняцто позволяет пропустить сигнал"Строб" на выход элемента И-НЕ, откуда инвертированный импульс "Строб"50поступит на вход второго элементаИ 2 Ь, запрещая выдачу ПСП на выходустройства ГКС во время его действия. Сигналы "Ввод нулей" и "Ввод ошибок" могут быть сформированы при помощи двух кнопок, снабженных антидреЬезговыми схемами, выходные им" пульсы которых подключены на синхровходы соответствующих счетных триггеров, выходные сигналы которыхподаются на входы узла 25, При первом нажатии кнопки на выходе соответствующего счетного триггера появится сигнал "1", а при повторном.нажатии"0",Сигнал "Строб" формируется припомощи каскадного счетчика по модулю2 - 1 с предустановкой (блоки 7и 22), каскадного компаратора кодовна 2 " - 1 разрядов (блоки 14 и 23),компаратора 24 кодов на 2 д - 1 разрядов узла 10 установки и индикацииномера бита 1 О и узла 25. Для этогопри помощи кнопок и "4 узла9 устанавливается начальный кодномера битана выходах "В" и "В" этого узла, подключенных к каскадномукомпаратору кодов (блоки 14 и 23)и конецный код номера бита ш навыходе С узла 10, подключенномк первому входу компаратора 24кодов на 2 - 1 разрядов.Нажимается кнопка "Пуск". На .входе разрешения сравнения кодовкаскадного компаратора кодовна2" - 1 разрядов (блоки 14 и 23)появляется сйгйал уровня "1". Когдакод на выходе каскадного счетчика(Ьлоки 7 и 22) станет равен коду номера бита 1, на выходе каскадногокомпаратора (Ьлоки 14 и 23) появится импульс "А + А = В + В ", равный по длительности периоду сигналатактовой частоты Ет, который поступает на синхровход Р-триггера узла25, на Р-вход которого подан сигналуровня "1" с выхода ВЯ-триггераэтой схемы.По фронту сигнала "А + А = "В +Вгн на выходе Р-триггера 25 будетсформирован Фронт сигнала "Строб",срез которого Ьудет сформированпо Фронту импульса "Я + А = С",поступающему с выхода компаратора24 кодов на 2 - 1 разрядов в момент,когда текущий код номера Ьита навыхода каскадного счетчика (блоки7 и 22) станет равен коду конечноДлительность импульса "СтроЬ"будет кратна периоду сигнала Ет, чтопозволяет использовать его длявведения блоков бинарных ошиЬок илинулей в структуру выходной ПСП,69169, сигнал "Строб", поступающий с выхода узла 29.В режиме генерации сложного сигна"ла регистр памяти разрядов будет генерировать кодовое слово, когдасигнал "Строб" ииеет "О", или ПСП,когда сигнал "Строб" будет иметь уровень "1". Выбирается режим однократного запуска генерации сложного сигнала или режим периодической егогенерации при помощи сигнала режима"Периодический/однократный",При помощи схемы установки и индикации номера бита устанавливаютсякод З номера бита начала генерацииПСП на группе выходов "В + .В" узла1 О и код тп на группе выходов "С"номера бита конца генерации ПСП всоставе сложного сигнала с цикломповторения 2 1 - 1 тактовых интерва"Цлов. Нажимается кнопка "Пуск", послечего начинается выработка сложногосоставного сигнала, Причем послевыдачи отрезка ПСП регистр 4 памяти будетгенерировать кодовоеслово, соответствующее содержаниюпоследнего случайного числа,Формируемого в этом регистрев режиме генерацйи ПСП, а следующийпроцесс начала генерации ПСП послевыдачи отрезка кодового слова эапус"тится с этого же случайного числа,если интервалвыдачи кодового словабудет кратен длине регистра 4паияти на и" разрядов 1552В однократном режиме ввода ошибок после выработки сигнала "А+А= = В + В" срабатывают узел 16 формирования импульса и узел 12 запуска установки бита и снимают сигнал раз 5 решения сравНения кодов уровня "1" с входа каскадного компаратора (блоки 14 и 23). На этои однократный ввод бинарных ошибок или нулей в ПСП 10 заканчивается до следующего наиатия кнопки "Пуск". Периодический ввод в структуру ПП 1 блоков бинарных ошибок йли нулей осуществляется при помощи коммутатора-узла 9 подклю чающего на вход схемы .нормирования импульса "Пуск" наряду с импульсом кнопки "Пуск". узла 9 сигнал "Строб" с выхода узла задания режимов 25.Схема формирования импульса / 20 11 н. Пуск в многократном режиме форми- . руется импульс "Пуск" по длительности и аиплитуде при наличии на ее входе сигнала "Строб" в режиме периодического ввода ошибок или . 25 нулей или "Пуск" в режиие однократного ввода. При этом период ввода блоков бинарных ошибок или нулей в структуру ПСП будет составлятьо2 - 1 тактовых интервалов, а 30 начало. этого периодического процесса будет инициироваться нажатием кноп" ки нПуск". Сигнал режима "Периодический/од".нократный" может быть подан с соответствующего счетного триггера узла 9, состояние которого иожетизменяться сигналом соответствующейкнопки..40Режим генерации сложного сигналатипа кодовое слово - ПСП " кодовоеслово, выбранное по номеру бита изПСП, реализуется следующим образом.При помощи схемы побитной зыборочнойустановки содержания кодового слова(узлы 5, 12, 8, 11, 6, 7, 14, 13, 1 С, .15, 16, 17) устанавливается и-разрядное кодовое слово в регистре 4 памятиГКС.ЮПри помощи кнопки и счетного .триггера установки режииа генерациисложного сигнала генерируется сигнал уровня "1" на входе коммутатора режима узла управления генерацией, который подключает к входу выбора информацйонного входа" первого разряда регистра,4 памяти вместо сигнала с выхода стартового КБ-триггера узла Формула изобретения Генератор- кодового слова, содер,жащий генератор импульсов высокой частоты, делитель частоты с переменным коэффициентои деления, первый элемент И, сдвиговый регистр счетчик по модулю и, узел установки и индикации номера бита, узел установки и индикации бита, узел задания ре" жимов, узел Фориирования импульса "Пуск", узел запуска установки бита, узел запуска генерации кодовогослова, компаратор кодов на 6 разрядов узел индикации бита, узел записи бита, узел выбора частоты, узел установки текущего бита, узел формирования импульса записи, причем выход генератора высокой частоты подключен к информационному входу делителя частоты с переменным коэффициентом деления, выход переклюки бита и входу управления узла и. дикации бита, информационный вход которого и второй вход первого элемента И подключены к выходу сдвигового регистра, входы установки и сброса текущего бита которого подключены соответственно к выходам уста-новки и сброса узла установки текущего бита, о т л и ч а ю щ и й с я тем, что, с целью расширения класса решаемых задач за счет увеличения набора выходных кодовых последователь" ностей, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй элемент И, узел переключения структуры последовательности, компаратор кодов на 2" - 1 разрядов, компаратор кодов на 2 И - и - 1 разрядов, счетчик по модулю 2 - и - 1 по модулю два, дешифратор состояний регистра, элемент ИЛИ и коммутатор обратной связи, причем вход выбора сигналов обратной связи коммутатора обратной ,связи подключен к выходу задания сигналов обратной связи узла задания режимов, выход выбора режимов псевдослучайная последовательность - кодовое слово:которого подключен к входу выбора режимов псевдослучайная последовательность " кодовое слово сдвигового регистра, выход разрешения счета узла задания рехимов подключен к входам разрешения счета счетчика по модулю и и счетчика по модулю 2- и - 1 с предустановкой, выход разрешения выдачи ошибок и нулей узла задания режимов подключен к взводу переключения узла переключенйя структуры последовательностИ, выход сигнала врезки нулей которого подключен к первому входу второго элемента И, выход управления кбммутацией сложного сигнала узла переключенйя структуры последовательности подключен к входу разрешеНйя переключения узла задания режимов выход разреше" ния ввода "бшибок узла переключения структуры последовательности подключен к первому входу элемента ИСКЛЮЧАОЦЕЕ ИЛИ, выход иРавно" компаратора кодов на 2 - и - 1разрядов подключен к одноименным входам узла формирования импульса записи и узла переключения структуры последовательности, вход равенства текущего и установленного битов которого подключен к выходу компара 35 17 1755269чения состояния узла задания режимовподключен к входу переключениясостояния узла установки и индикациибита, выход установки номера бита 5узла задания режимов подключен квходу установки номера бита узлаустановки и индикации номера бита,выход задания коэффициента деленияузла задания режимов подключен к 10управляющему входу делителя частоты с переменным коэффициентом деления, выход узла запуска генерациикодового слова подключен к входууправления узла выбора частоты, первому входу первого элемента И,входу разрешения запуска узла запуска установки бита, тактовый вход.которого и первый информационныйвход узла выбора частоты подключе" 2 Оны к выходу генератора импульсоввысокой частоты, выход делителячастоты с переменным коэффициентомделения подключен к второму входуузла выбора частоты, выход разре- .шения установки бита которого подключен к входу управления узла задания бита, вход "Равно" которогои вход "Равно" узла формированияимпульса записи подключены к сост О:ветствующему выходу компаратора кодов на й разрядов, первый и второйинформационные входы которогоподключены соответственно к выходуузла установки и индикацииномера. бита и выходу счетчика по модулюи, счетный вход которого, тактовыйвход сдвигового регистра и тактовыйвход узла формирования импульсазаписи подключены к выходутактовой 40частоты узла выбора частоты, выходпуска узла задания режимов подключенк входу узла формирования импульса"Пуск", выход которого подключен "к входу пуска узла запуска установки бита, выход которого подключенк входу разрешения сравнения компаратора кодов на и разрядов, входуправления узла запуска генерациикодового слова подключен к выходуначальной устайовки узла заданиярежимов, выход узла установки и индикации бита подключен к входу установки текущего бита узла установкитекущего бита, вход разрешения установки которого подключен к выходу "55узла. записи бита, выход узла формирования импульса записи подключенк входу сброса узла запуска установ