Устройство для кусочно-линейной аппроксимации

(2 (2 (4 (7 раж 7 А нко,(5 НЕЙ ике и льзоания ости вас тение о ельной но для с высок стей зн осится к автоматике хнике и может быть ормирования гене- точностью последочений различных ычисли льз ри овани ва ельн фу кций,1а н ус ма эн ВТОРСКОУУ СВИД) Московский институт инженеровнской авиации) Изобретение относится к автоматчислительной технике и может испоься для формирования и генерироысокой точностью последователь Целью изобретения является расширекласса решаемых задач за счет дополельной возможности формирования роксимирующего сигнала.На фиг.1 приведена структурная схема ройства для кусочно-линейной аппроксиии; на фиг.2 - структурная схема блока лиза; на фиг.3 - структурная схема блока авления; на фиг.4 - структурная схема ифратора; на фиг,5 - структурная схема ройств сравнения, входящих в состав ков анализа,1837272 А 1 значений сигналов. Целью изобретения является расширение класса решаемых задач за счет дополнительной воэможности формирования аппроксимирующего сигнала, Устройство содержит генератор тактовых импульсов, шест элементов И, управляемый делитель частоты, четыре счетчика, блок сравнения, блок памяти, группу блоков анализа, три элемента ИЛИ, два элемента задержки, два регистра, дешифратор, мультиплексор и блок управления, Устройство позволяет расширитвозможности генерирования аппроксимирующих сигналов за счет обеспечения воспроизведения сигналов с требуемыми временными и амплитудными масштабами и постоянной времени. 2 з.п. ф-лы, 5 ил,Устроиство для кусочно-линейной аппроксимации содержит генератор 1 тактовых импульсов, управляемый 2 делитель частоты, первый 3 (реверсивный), второй 4, третий 5 и четвертый 6 счетчики, блок 7 памяти, группу блоков 8 анализа погрешности, элементы И 9-14- соответственно с первого по шестой, дешифратор 15, аналого-циФровой 16 преобразователь, первый 17 и второй 18 регистры, блок 19 управления, первый 20 и второй 21 элементы задержки, первый 22, второй 23 и третий 24 элементы ИЛИ, мультиплексор 25 и блок сравнения 26. Информационный 27 вход устройства соединен с информационным входом. блока 16, Группы 28 и 29 входов устройства являются соответственно первой и второй группами установочных входов устройства и соединены соответственно с информационными входа 8372721837272Составитель С. Кишенский редактор Н.Коляда Техред М.Моргентал Корректор Е.Пап Заказ 2865 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб., 4/5роизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101ми блоков 5 и 3, Вход задания режима работы 30 соединен с первым входом элемента И 9, с первыми входами элементов И 11, 12 и 14, и блока 19 управления, Вход 31 запуска устройства соединен с вторым входом блока 19. Вход 32 останова устройства соединен с третьим входом блока 19 и с первым входом элемента 24 через элемент 21, а также с информационным входом блока памяти 7. Выход 33 элемента 10 и выход 34 элемента 13 соединены соответственно с четвертым и пятым входами блока 19; выход элемента 14 соединен также с входом сброса блока 4 и с первым входом элемента 13, Первый 35 выход блока 19 соединен с первыми входами всех блоков 8, и с входами элементов 11 и 23, а также - с входом разрешения записи блока 5, Второй 36 выход блока 19 соединен с входом элемента 9. Седьмой "А" выход блока 19 соединен с синхровходами регистров 17 и 18, и третий 37 - со счетным входом блока 6, а также - с входом элемента 12, Четвертый 38 выход блока 19 соединен с вторыми входами блоков 8, пятый 39 выходс третьими входами блоков 8, Шестой 40 выход блока 19 соединен с четвертыми входами блоков 8, с входами элементов 20 и 24. Выходы 41 блока 5 соединены с адресными входами блока 7. Выходы 42 блока 6 соединены с второй группой входов информационных блока 7. Выходы 43 блока 3 являются выходами устройства, Выходы 44 блока 15 соединены с первой группой информационных входов блока 7, Выходы 45 и 46 - соответственно блоков 17 и 18 соединены соответственно с первыми и вторыми группами входов блоков 8, Выходы 47 блока 25 соединены с третьими группами входов блоков 8, Первые выходы 48 блоков 8 соединены с входами элемента 10, Вторые 49 выходы блоков 8 соединены с входами блока 15. Группы выходов блоков 8 - выходы 50 - соединены с информационными группами входов блока 25. Выход блока 1 соединен с входом элемента 9. Выход блока 2 соединен со счетным входом блока 3. Выходы счетчика 4 соединены с первой группой входов блока сравнения 26. Первая и вторая группы выходов блока 7 соединены соответственно с управляющими входами блока 2 и с второй группой входов блока 26. Первый и второй выходы блока 7 соединены соответственно с входом управления направлением счета блока 3 и с входом элемента 13. Выход элемента 9 соединен с тактовым входом блока 2, Выходы элементов 11 и 12 соединенысоответственно с входом разрешения записи блока 3 и со счетным входом блока 4.Выхбд элемента 14 соединен с входом элемента.22, Выходы АЦП 16 соединены с информационными входами блока 17, выходыкоторого соединены (выходы 45) с информационными входами блока 18, Выход элемента 20 соединен с входами элементов 22 и 23,5 выходы которых соединены соответственносо счетным входом блока 5 и с входом сброса блока 6. Выход элемента 24 соединен свходом записи блока 7, Выход блока 26 соединен с входом элемента И 14,10 Каждый блок анализа погрешности 8(фиг.2) содержит мультиплексор 51, регистр52, алгебраический сумматор 53, первое 54и второе 55 устройства сравнения, триггер56, элемент ИЛИ 57 и элемент И 58. Входы15 45 блока 8 соединены с первой группой входов устройства сравнения 54. Входы 46 блока 8 соединены с первой группой входовблока 55 и с второй группой информационных входов блока 51. Группа 47 входов бло 20 ка 8 соединена с второй группой (Д 2, а по,нумерации - с третьей) информационныхвходов блока 51, Вход 35 блока 8 соединенс первым входом элемента ИЛИ 57 и с первым управляющим входом блока 51, Вход 3925 соединен с первым входом элемента И 58.Вход 38 соединен с входом разрешения записи блока 52. Вход 40 соединен с вторымуправляющим входом блока 51 и с вторымвходом элемента ИЛИ 57. Выходы блока 5130 соединены с информационными входамиблока 52, выходы которого соединены с первой группой входов блока 53, выходы которого соединены с второй группой входовблока 54 и с первой (ДО) группой информа 35 ционных входов блока 51. Выход блока 54соединен с информационным входом триггера 56: выход блока 55 является выходом49 блока 8. Прямой выход триггера 56 является выходом 48 блока 8, а инверсный выход40 соединен с вторым входом элемента 58,выход которого подключен к тактовому входутриггера 56. Выход элемента ИЛИ 57 соединен с входом сброса триггера 56. Входы 59(вторая группа входов) блока 54 являются45 установочными входами блока 8, код на нихиндивидуален для каждоо блока 8 (данныевходы блока 8 - входы 59 не показаны нафиг.1). Выходы блока 52 соединены также спервой группой входов блока 55 и являются50 выходами 50 данного блока 8.Блок 19 управления (фиг.З) содержитпервый 60 и второй 61 формирователи импульсов; первый 62 и второй 63 элементыИЛИ, триггер 64, генератор тактовых им 55 пульсов 65, первый 66, второй 67 и третий68 элементы задержки, элемент 69 И. Вход30 соединен с первым (инверсным) входомэлемента 69, вход 33 - с вторым входомэлемента 69. Вход 31 соединен с входомтриггера 64 - (с единичным входом), и с510 15 20 25 30 35 40 45 50 ходом формирователя 60, Вход 32 останоа соединен с первым входом элемента 62,второму входу которого подключен выход 4, а выход элемента 62 соединен с входом броса триггера 64, прямой выход которого одключен к управляющему входу генератоа 65, выход которого соединен с входом лемента 63. Элементы 63, 66, 67, 68, 69 и 1 соединены последовательно. Выход элеента 69 соединен также с вторым входом лемента 63. Выходы блоков 60, 64, 65, 66, 7 и 61 являются соответственно выходами 5, 36, 37, 38, 39 и 40 блока 19.Блок 15 - дешифратор - содержит групу 702 - 70 к (где К - количество блоков анаиза 8) элементов И и шифратор 71, причем ход 491 блока 15 соединен с первым вхоом блока 71, выходы элементов 70 соедиены с соответствующими входами блока 1, выходы которого являются выходами 44 лока 15. Вход 491 блока 15 соединен с пряым входом (кроме первого входа 49) соотетствующего элемента 70 и с инверсными ходами элементов 70 с 70+1 по 70 к. Неисользованные входы блока 71 заземлены.Устройство сравнения 54 (55) блока 8 одержит (фиг,5) вычитатель 72, выходы коорого соединены с первой группой входов лока сравнения 73, выход которого являетя выходом устройства 54 (55); вторая груп- а входов блока 73 соединена с становочными входами устройства 54 (55); ти установочные. входы всех устройств 54 и 5 всех блоков 8 обьединены и являются вхоамл установки допустимой погрешности апроксимации (не показаны на фиг.1 и 2).Устройство для аппроксимации работат в двух режимах. В первом режиме произодится формирование по исходному нформационному сигналу аппроксимирущей функции. Процесс осуществляется в бщем плане следующим образом. По запуку устройства в блоках анализа формирутся линейной изменяющиеся коды, оделирующие линейно изменяющиеся игналы, Эти сигналы в каждом такте сравиваются с текущим значением входного нформационного сигнала; если погрешость аппроксимации в каком-либо блоке ревышает допустимый уровень, этот блок тключается, В какой-либо момент остаютя один или два блока анализа, в который в екущий момент погрешность аппроксимаии находится в допустимых границах, а в ледующий такт - превышает эти границы.этом случае в блок памяти записывается омер блока анализа, в котором сигнал ольше всех соответствовал допустимой поешности аппроксимации (этот номер сответствует значению производной данного интервала (цикла) аппроксимации), а также - число тактов, в течение которых проходил данный цикл аппроксимации; в блоки анализа записывается текущее - новое, из этого последнего блока анализа - начальное значение аппроксимирующего сигнала, и начинается новый цикл аппроксимации аналогичным образом, Останов происходит также по внешнему сигналу, причем в моментостанова записывается соответствующая информация в блок памяти по прерванному интервалу аппроксимации с указанием служебного символа конца аппроксимации данного информационного сигнала в целом, При этом, после каждого цикла аппроксимации наращивается содержимое счетчика адреса блока памяти, обеспечивая запись информации по каждому интервалу аппроксимации в свою ячейку памяти, начальный адрес при этом задается извне.Второй режим - режим генерирования аппроксимирующего сигнала. При этом аналогично устанавливается начальный адрес блока памяти, начальное значение аппроксимирующего сигнала (известное пользователю при формировании аппроксимирующего сигнала, например, путем запоминания в дополнительном блоке памяти, не показанном на графиках), и из блока памяти извлекается первое значение реализации - производной аппроксимирующего сигнала, а также количество тактов, в течение которых аппроксимирующий сигнал изменяется с данным значением производной, По истечении этого количества тактов (первого интервала), в течение которого реализуется изменение выходного сигнала от начального значения с соответствующим значением производной, производится считывание следующей ячейки памяти блока памяти с новыми информационными значениями и процесс генерирования аппроксимирующего сигнала продолжается аналогично. При достижении ячейки, в которой в соответствующем разряде записан признак конца аппроксимации, устройство по истечение последнего интервала аппроксимации переходит в исходное состояние (останавливается).1) Рассмотрим работу устройства более подробно, Устройство работает следующим образом,В режиме формирования аппроксимирующего сигнала устройство обеспечивает запись в блок памяти (в его соответствующие ячейки) значений производных (равных номерам блоков анализа) и чисел тактов, в течение которых данные производные не меняются (для каждого интервала аппрок 183727250 симации). В течение всего режима работы по формированию аппроксимирующей функции на входе задания режима работы устройства - входе 30 - .нулевой потенциал. В исходном состоянии триггер 64 блока 19 в нулевом состоянии, в нулевом состоянии и все остальные последовательностные блоки (счетчики, триггеры, регистры) устройства (соответствующие цепи начальной установки не показаны на чертежах),Перед подачей сигнала запуска на вхо. ды 28 устройства устанавливается адрес начальной ячейки блока 7 памяти, в которую будет записана информация по первому интервалу аппроксимации, Ха входах 29 ин. формация произвольна (в этом режиме совокупность узлов генерации аппроксимирующего сигнала не работает).Еще до подачи сигнала запуска, при включении устройства, начинает вырабатывать импульсы генератор 65 в блоке 19; эти импульсы, поступая на синхровходы блоков 17 и 18 продвигают в них коды, отсчетов квантованного входного сигнала с выхода аналого-цифрового преобразователя (АЦП) 16. Импульсы с выхода "А" генератора 65 формируются постоянно; однако, на выходе 37 генератора 65 импульсы начнут формировэться синфазно с импульсами на выходе "А" лишь при включении триггера 64 (для этого генератор 65 может содержать элемент И, не показанный на чертежах, на входы элемента И генератора 65 поданы выход "А" генератора и прямой выход триггера 64).Сигнал запуска устройства в режиме формирования аппроксимирующей функции подается в виде положительного импульса на вход 31 устройства, По этому сигналу триггер 64 устанавливается в единичное состояние, устанавливает управляющим сигналом в начальное состояние фазу импульсов генератора 65 и открывает упомянутый выше элемент И генератора 65, так что последующие импульсы генератора 65 будут поступать на выход 37. Импульс запуска, поступая в блок 5, осуществляет запись в него начального адреса ячейки блока памяти 7. Кроме того,через формирователь импульса 60 блока 19 сигнал,по выходу 35 через элемент ИЛИ 23 устанавливает счетчик 6 в нулевое состояние (счетчик 6 подсчитывает число тактов генератора 65, в течение которых длится текущий интервал (цикл) аппроксимации),Сигналом с формирователя импульсов 60 в блоках анализа 8 устанавливаются в нулевое состояние триггеры 56 и подачей управляющих сигналов на первые управляющиевходы блоков 51 они переводятся в состояние, при котором коммутируют на выходы 5 10 15 20 25 30 35 40 сигналы с выхода регистра 18(текущий отсчет), Длительность импульса с выхода формирователя 60 несколько больше, чем от синхронизации генератора 65 сигналом с триггера 64 до формирования сигнала на выходе 38, чтобы обеспечить запись в регистры 52 блоков 8 начальных значений сигнала информационного из регистра 18; и также - для исключения подсчета первого тактового импульса счетчиком 6, который в момент первого сигнала на выходе 37 продолжает удерживаться сигналом с выхода 35 в нулевом состоянии. Первый после импульса запуска тактовый импульс продвигает очередной отсчет из АЦП 16 в регистр 17 и далее - отсчет, записанный ранее в регистре 71 - в регистр 18; таким образом, для корректной работы устройства в каждом такте используются; отсчет, называемый в дальнейшем "текущим" - содержащийся в регистре 18, и отсчет, называемый в дальнейшем "следующим" - в регистре 17, Сигнал с выхода 37 в первом такте не оказывает влияния на работу узлов устройства, Сигналом с выхода 38 в регистры 52 блоков 8 записывается начальное значение информационного сигнала аппроксимации из регистра 18 (по управляющему сигналу с выхода 35, соответствующим образом обеспечивающего коммутацию мультиплексоров 51), После этого сигнал на выходе 35 снимается и больше не формируется до окончания режима,На в:;оды 59 сумматоров блоков 8 подаются индивидуальные коды для каждого блока 8, определяющие скорость изменения аппроксимирующего сигнала на каждом блоке анализа (его производную). Сумматоры 53 являются алгебраическими, то есть, на выходах они формируют сумму входных кодов с учетом их знаков. Рассмотрим принцип формирования сигналов (кодов) на входах 50 блоков 8,Пусть число блоков 8 ("К" равно семи, Тогда на входы 59 блоков 8 подаются соответственно трехразрядные коды, старший разряд которых является знаковым (естественно, что старший разряд чисел, содержащихся в блоках 16 - .18, 52, 53 - также - знаковый). На вход 59 блока 81 подается код "000" (соответствующий нулевой производной аппроксимирующего сигнала); на вход 592 - код "001"; соответствующий положительной производной с минимальным градиентом; на вход 59 з - код "010", 594 - "011", соответствующий положительной производной с максимальным градиентом, на вход 595 - код "101", с учетом старшего знака определяющий отрицательную про 1837272 10Сигналы с триггеров 56 ло выходам 48 оступают на входы элемента И 10. Если всетлоки анализа принимают решение (оли , анным выше образом), что дальнейшие - оследующие - отсчеты выходят за границы опустимой погрешности, то на выходе элеента И 10 формируется единичный сигнал.сли же хотя бы один из блоков анализа 5 опускает последующую аппроксимацию сигнал с триггера - нулевой), то нулевой игнал с выхода элемента И 10, поступая ло ыходу 33 в блок 19, закрывает элемент И 69 препятствует формированию импульса заиэводную аппроксимирующего сигнала с минимальным градиентом; на вход 596 - код "110", на вход 59 т - код "111" - отрицательная производная с максимальным градиентом. Эти коды определяют знак и значение градиентов изменения сигналов (аппроксимирующих) в блоках 8, и - также - номера (в десятичном эквиваленте) входов шифратора 71 и блока 15 и групп информационных входов мультиплексора 25 устройства.Таким образом, на выходах сумматоров 53 формируются экстраполированные для каждого блока анализа значения следующих отсчетов соответствующих аппроксимирующих сигналов. Зти значения сравниваются в устройствах сравнения 54 с значением следующего отсчета из резистора 17. Если разность(ее абсолютная величина, без учета знака), этих значений в некотором блоке анализа превышает допустимую погрешность аппроксимации, (напомним, для следующего отсчета (, то с выхода блока сравнения 73(фиг,4) формируется единичный сигнал. Этот сигнал физически свидетельствует о том, что для данного значения производной текущий отсчет я вляется последним, при котором погрешность аппроксимации находится в пределах допуска, а далее данная "ветвь" аппроксимации должна быть."отвергнута",С задержкой относительно импульса на выходе 38, формируется импульс на выходе 39 в блоке 19, который передним фронтом через элемент И 58 записывает значения сигналов с выходов блоков 54 в триггеры 56, будучи в начальном состоянии - в нулевом состоянии, эти триггера положительными потенциалами на инверсных выходах разрешают прохождение сигнала с выхода 39 через элементы И 58; однако, в каждом канале при установке триггера 56 в единичное состояние, дальнейшее прохождение импульсов на их тактовый вход запрещается нулевым сигналом с инверсного выхода до окончания данного интервала (цикла) аппроксимации,писи в блок памяти и перезаписи начального значения в регистры 52 блоков 8.Аналогично продолжается процесс дляпоследующих тактов работы устройства, 5 при этом включается в работу счетчик 6,подсчитывающий число тактов данного интервала аппроксимации.На некотором такте аппроксимациивсе триггеры 56 кроме одного или двух 10 (смежных по значениям производной) устанавливаются в единичное значение; в дальнейшем, достигается такт, на котором все триггеры 56 УСТАНАВЛИВАЮТСЯ В ЕДИНИЧНОЕ значение, что свидетельству ет о том, что ни одно значение производнойне обеспечивает заданной точности аппроксимации (напомним, что это сравнение производится для следующих эа текущими отсчетами). При этом устройство организу ет процесс записи данных по текущемуинтервалу аппроксимации. Это осуществляется следующим образом. При наличии всех единичных сигналов с триггеров 56, с одного или двух смежных (по значениям 25 производных) устройств сравнения 55 блоков 8 формируются сигналы управления дешифратором 15, Принцип работы устройств 55 аналогичен принципу работы устройств 54, однако, устройства 55 анализируют вы полнение условия: "разность текущего аппроксимирующего значения и текущего входного значения меньше допустимой погрешности аппроксимации", в этом случае на выходе блока 55 формируется единичный 35 сигнал. Таким образом, при принятии решения об окончании текущего интервала аппроксимации (появление сигнала на выходе элемента И 10), один или два смежных сигнала с выходов блоков 55 - выходов 49 - 40 имеют единичные значения; эти сигналы определяют новый начальный уровень аппроксимирующего напряжения на следующем интервале аппроксимации, Поступая на входы блока 15, данные сигналы преобразу ются на выходах элементов 70 И в позиционный единичный код, причем позиция единицы определяет номер блока анализа, который имеет новое начальное значение аппроксимирующего сигнала для устройст- О ва в следующем интервале аппроксимации(возвращаясь к описанию работы устройства ло тактам каждого интервала аппроксимации, добавим, что в каждом такте по, выходному сигналу с выхода 38 блока 19 в 5 регистры 52 записывается в каждом блоке 8новое значение аппроксимирующего сигнала, сформированное на выходах сумматора 53, которые подключаются к информационным входам регистра 52 мультиплексором 51 лри нулевых уровнях сигналов на обоихуправляющих входах мультилексора 51), что обеспечивает формирование в каждом блоке анализа изменяющегося аппроксимирующего сигнала в соответствии с присущим данному блоку анализа значением производной аппроксимирующей функции), Включение выходов 49 в последующие инверсные входы элементов 70 И последующих каналов аппроксимации обеспечивает единственность единичного значения сигнала на совокупности входов шифратора 71 даже в том случае, когда при единичном сигнале на выходе элемента И 10, имеют место два сигнала единичных с выходов 49 блоков 8,Шифратор 71 предназначен для преобразования позиционного единичного кода на входах в эквивалентный двоичный код на выходах. Так, в приведенном выше примере, при семи блоках анализа, выходы 49 соединены с входами блока 71 следующим образом: выход 491 (с нулевым значением производной) - с входом нулевым шифратора 71, выход 492 - через элемент И 702 (как и все остальные - через одноименные элементь 1 И 70) - с 1-ым входом блока 71, выход 49 з - с 2-м входом, выход 494 - с 3-м входом, выход 495 - с 5-м входом, выход 496 - с 6-м входом, выход 497 (код градиента производной - "111") - с 7-м входом блока 71. Четвертый вход блока 71 заземлен, Таким образом обеспечивается (для любого конкретного числа блоков анализа) соответствие номеров каналов (блоков анализа) значениям производной, которые записываются с выхода 44 блока 15 в соответствующую ячейку блока памяти 7,Номера групп информационных входов мультиплексора 25 подключаются к выходам 50. блоков 8 совершенно аналогично принципу подключения выходов 49 к входам блока 71.Разрешающий сигнал с выхода элемента И 10 совместно с разрешающим сигналом на выходе 30 (входе режима работы, имеюшем нулевое значение в режиме формирования) открывают элемент И 69 блока 19, в результате чего с задержкой относительно сигнала с выхода 39, на его выходе появляется, сигнал, запускающий формирователь 61, с выхода которого сигнал 40 через элемент ИЛИ 24 передним фронтом записывает в заданную ячейку блока памяти 7 значение производной текущего (эаканчиваюцегося) интервала аппроксимации из блока 15, количество тактов данного интервала аппроксимации из счетчика б, переключает мультиплексоры 51 блоков 8 сигналом на втором управляющем входе таким образом, что на выходы мультиплексоров комму 15 го, заканчивающегося интервала аппрокси 25 лей 61. Сигналом с вьхода 39 триггеры 56 30 35 50 5 10 40 45 тируется выходной сигнал мультиплексора 25 (к настоящему моменту времени дешифратором 15 на выходах мультиплексора 25 формируется текущий код аппроксимирующего сигнала того канала, который выбран для начального значения следующего интервала аппроксимации). Сигнал с выхода элемента И 69 через элемент ИЛИ 63 формирует следующий импульс, проходящий вслед за тактовым через элементы 66 - 68, и по выходам 37 и 38 записывающий в регистры 52 новое начальное значение аппроксимирующей функции (являющееся, естественно, конечным значением текущемации). Сигнал с выхода 40 блока 61 должен иметь длительность, несколько большую, чем интервал времени от момента записи до новой установки регистров 52 блоков 8; этот сигнал сбрасывает триггеры 56 через элемент ИЛИ 57, однако к моменту формирования сигнала на выходе 39 сигнал с выхода 40 должен быть снят; это организуется выбором параметров формироватеустанавливаются (или нет) уже для нового начального значения следующего интервала а пи роксима ции.С задержкой, определяемой элементом 20 (обеспечивающим корректную запись в блок памяти 7), счетчик 5 инкрементируется, задавая новую ячейку, в которую будет записана информация для следующего интервала аппроксимации, а счетчик тактов сбрасывается в исходное состояние, для подсчета числа тактов следующего интервала аппроксимации, соответственно сигналами через элементы ИЛИ 22 и 23.Далее аппроксимация по новому интервалу осуществляется совершенно аналогичным образом.Пользователь определяет конец аппроксимации данного входного сигнала в целом следующим образом: на вход останова 32 подается в произвольный момент времени положительный сигнал, Этот сигнал поступает на дополнительный (признаковый) разряд соответствующей ячейки памяти блока 7, и с задержкой, определяемой блоком 21, через элемент ИЛИ 24 формирует сигнал записи; при этом в блок памяти 7, в последнюю ячейку данного аппроксимирующего сигнала записывается вся информация, как и в конце каждого интервала аппроксимации; кроме того, записывается"единица" в старший разряд данной ячейки (эта единица при генерировании будет служить для ограничения генерирования). (Для снятия требований к продолжительности сигнала останова, на входе 32 может бытьв еден формирователь импульса, не показ нный на чертеже), Этот же сигнал с выход 32.возвращает триггер 64 в нулевое с стояние, заканчивая процесс формирован я аппроксимирующей функции для заданн го входного сигнала,Заметим, что информация, эаписываеая в блок памяти с выходов 44 однозначно о ределяет знак (старший разряд) и значен е (остальные разряды) производной апп-. роксимирующего сигнала для каждого к нкретного интервала аппроксимации.Рассмотрим далее работу устройства в р жиме генерирования аппроксимирующей ункции,Перед началом работы устройства на в од 30 подается единичный потенциал, кот рый поддерживается в течение всего вреени работы устройства в данном режиме, а входы 28 аналогично режиму формирования подается код начальной ячейки блокаамяти, в которой ранее была записана треГуемая функция аппроксимации; на входы 29 подается код определяющий начальный у овень аппроксимирующего сигнала (какыло указано ранее, для абсолютно точного ачального значения этот код должен быть запомнен в дополнительном блоке памяти,е показанном на чертежах - для каждого аппроксимируемого входного сигнала; одако, выбор по желанию пользователя прозвольного начального значения ополнительно позволяет расширить функиональные возможности заявляемого устойства, так как позволяет по заданию егулировать постоянную составляющую аппроксимирующего сигнала.Сигналом запуска на 31 входе 64 - тригг р устанавливается в единичное состояие, разрешая формирование импульсов на ыходе 37 в данном режиме сигналы на выодах 38 и 39 не имеют значения, а сигнал а выходе 40 не формируется, так как на нверсном входе элемента И 69 - единичый сигнал с входа 30 устройства,Сигнал с выхода 35 осуществляет заись начальной информации в блоки Э и 5; бнуляет блок 6 (в данном режиме это не меет значения); так как в данном режиме е осуществляется запись в блок 7, процесы, происходящие в блоках, описываемых в редыдущем режиме (формирования) также е имеют значения.Положительный потенциал с выхода триггера 64 - с выхода 36 - открывает элеент И 9, через который импульсы с генераора 1 начинают поступать на управляемый елитель частоты, коэффициентделения коорого таков, (как и в прототипе), что с его ыхода импульсы на счетный вход счетчика3 (реверсивного) поступают пропорционально значению производной (ее градиенту) для данного (начиная с первого) интервалов генерирования аппроксимирующей функции. Направление счета счетчика 3 соответствует сигналу знака производной текущего интервала аппроксимации, также снимаемого с выхода блока 7 (напомним, он был записан, как старший разряд кода с выхода 44 блока 15), Сигналы тактовых импульсов с выхода 37 блока управления 19 поступают на счетный вход счетчика 4 (в исходном состоянии (в исходном состоянии - имеющем нулевое содержимое, цепь обнуления не показана, как и некоторые другие 5 10 15 теля 2 (коэффициента его деления, то есть, принципа управления им), можно по желанию пользователя регулировать размах и временной масштаб генерируемого аппроксимационного сигнала, в частности, обеспечить полное соответствие этого сигнала записанному в блоке памяти.Таким образом, наряду с сохранением 50 достоинства прототипа, заключающемся в точности аппроксимации и значительном сокращении объема блока памяти, заявляемое устройство позволяет расширить возцепи начальной установки; начальная установка данного счетчика может быть осуществлена, например, сигналом, укороченным дополнительным формирователем с выхода 20 35 устройства, объединенным на элементеИЛИ с сигналом с выхода блока 14), и, с его выходов код числа текущих тактов поступает на первый вход блока сравнения 26, на второй вход которого поступает код числа 25 тактов данного интервала аппроксимации ссоответствующих выходов блока 7 памяти, При достижении числом тактов генератора 65 соответствующего значения. равного коду с выхода блока 7, блок 26 срабатывает, 30 сигнал с его выхода через открытый элементИ 14 обнуляет счетчик 4, через элемент ИЛИ 22 инкрементирует счетчик 5, задавая адрес следующей ячейки памяти блока 7 для формирования нового интервала аппроксима ции; после чего начинается новый интервалгенерирования аппроксимирующего сигнала.На последнем интервале генерирования аппроксимирующего сигнала на выходе 40 признака окончания блока памяти 7 появляется единичный потенциал, и после срабатывания блока 26 появляется сигнал на выходе 34 элемента И 13, который сбрасывает триггер 64 через элемент ИЛИ 62, воз вращая устройство в нерабочее состояние.Таким образом, в данном режиме сигнал .останова формируется автоматически.Подбором частоты генератора 1, дели 1837272можности генерирования аппроксимирующих сигналов, во-первых, за счет обеспечения возможности формирования аппроксимирующих сигналов, как описано выше; и, во-вторых, за счет обеспечения по желанию пользователя воспроизведения аппроксимирующих сигналов с требуемыми временными и амплитудными масштабами, а также с требуемой постоянной времени.Формула изобретения 1, Устройство для кусочно-линейной аппроксимации, содержащее генератор тактовых импульсов, первый элемент И, управляемый делитель частоты, два счетчика, блок сравнения и блок памяти, причем выход генератора тактовых импульсов соединен с первым входом первого элемента И, выход которого соединены с тактовым входом управляемого делителя частоты, управляющие входы которого подключены к выходам первой группы блока памяти, выходы второй группы которого соединены с входами первой группы блока сравнения, выход управляемого делителя частоты соединен со счетным входом первого счетчика, выходы которого являются информационными выходами устройства, о т л и ч а ю щ ее с я тем, что, с целью расширения класса решаемых задач за счет дополнительной возможности формирования аппроксимирую 1 цего сигнала, в него введены группа блоков анализа погрешности, с второго по шестой элементы И, три элемента ИЛИ, два элемента задержки, третий и четвертый счетчики, два регистра, дешифратор, мультиплексор и блок управления, причем информационный вход устройства подключен к информационному входу первого регистра, выход которого соединен с информационным входом второго регистра и входами первой группы всех блоков анализа погрешности, выходы второго регистра соединены с входами второй группы всех блоков анэлиза погрешности, выходы первой, второй и третьей групп которых соединены соответственно с входами второго элемента И, входами дешифратора и информационными входами мультиплексора, адресные входы которого соединены с выходами дешифратора, и информационными входами первой группы блока памяти, вход задания режима работы устройства соединен с одноименным входом блока управления, вторым входом первого элемента И и первыми входами третьего, четвертого и шестого элементов И, выход блока сравнения соединен с вторым входом шестого элемента И, выход которого соединен с входом сброса второго счетчика и первыми входами пятого элемента И и первого элемента ИЛИ, второй вход которого подключен к выходу первого элемента задержки и первому входу второго элемента ИЛИ, выходы первого и второго элементов ИЛИ соединены со счетным входом третьего счетчика и входом сброса четвертого счетчика, выходы которого подключены к информационным входам второй группы блока памяти, адресные входы которого соединены с выходами третьего счетчика, информационные входы третьего и первого счетчиков соединены с установочными входами соответственно первой и второй групп устройства, первый и второй выходы блока памяти соединены соответственно с входом направления счета первого счетчика и вторым входом пятого элемента И, выход которого и выход второго элемента И соединены соответственно с входами формирования нового интервала аппроксимации и входом разрешения записи блока управления, выходы третьего и четвертого элементов И соединены соответственно с синхровходом первого счетчика и счетным входом второго счетчика, выходы которого подключены к входам второй группы блокасравнения, выход третьего элемента ИЛИ соединен с входом разрешения записи блока памяти, вход запуска устройства соединен с одноименным входом блока управления, вход останова устройства соединен с входом останова блока управления с информационным входом блока памяти и входом второго элемента задержки, выход которого подключен к первому входу третьего элемента ИЛИ, первый выход блока управления соединен с входами установки всех блоков анализа погрешности, синхровходом третьего счетчика и вторыми входами второго элемента ИЛИ и третьего элемента И, второй выход-стретьим входом первого элемента И, третий выход - со счетным входом четвертогб счетчика, вторым входом четвертого элемента И, четвертый выход - с входами разрешения записи погрешности всех блоков анализа погрешности, пятый выход - с входами начальной установки нового интервала аппроксимации всех блоков анализа погрешности, шестой выход-с входами управления всех блоков анализа погрешности, вторым входом третьего элемента ИЛИ и с входом первого элемента задержки, седьмой выход - с синхровходами первого и второго регистров, выходы мультиплексора соединены с входами третьих групп всех блоков анализа погрешности,2. Устройство по и, 1, отл и ча ю щеес я тем, что блок управления содержит первый и второй формирователи импульсов, первый и второй элементы ИЛИ, генераторактовых импульсов, триггер, первый, втоой и третий элементы задержки, элемент , первый вход которого соединен с выхоом третьего элемента задержки, а второй ход и инверсный третий являются соответтвенно входом разрешения записи и вхоом задания режима блока, вход запуска лока соединен с входом первого формироателя импульсов и Я-входом триггера, Я- вход которого подключен к выходу первого элемента ИЛИ, первый и второй входы ко 1 торого являются соответственно входом ост нова и входом формирования нового интервала аппроксимации блока, выход т иггера подключен к входу генератора тактовых импульсов, выход которого соединен с первым входом второго элемента ИЛИ, в орой вход которого подключен к выходу э емента И и входу второго формирователя и пульсов, выход второго элемента ИЛИ сое инен с входом первого элемента задержк , выход которого соединен с входом в орого элемента задержки, выход которого и дключен к входу третьего элемента задерж и, выходы первого формирователя ими льсов, триггера, генератора тактовых и пульсов, первого и второго элементов зад ржки, второго формирователя импульсов и ополнительный выход генератора тактов х импульсов являются выходами блока с ответственно с первого по седьмой.3. Устройство по и. 1, о тл и ч а ю щ е естем, что блок. анализа погрешности содржит мультиплексор, регистр, алгебраический сумматор, первую и вторую схемы с авнения, триггер, элемент ИЛИ и элемент И, причем входы первых групп первой и второй схем сравнения являются соответственно входами первой и второй групп блока, выход регистра подключен к входам второй 5 группы второй схемы сравнения и первомувходу алгебраического сумматора, второй вход которого подключен к входу установки блока, а выход - к входам второй группы второй схемы сравнения и информацион ным входам первой группы мультиплексора,выход которого подключен к информационному входу регистра, управляющий вход которого является входом разрешения записи блока, установочный вход блока соединен с 15 первым входом элемента ИЛИ и первым управляющим входом мультиплексора, второй управляющий вход которого соединен с вторым входом элемента ИЛИ и является управляющим входом блока, первый вход 20 элемента И соединен с входом начальнойустановки нового интервала аппроксимации блока, второй вход-подключен к инверсному выходу триггера, а выход - к тактовому входу триггера, прямой выход ко торого соединен с выходом первой группыблока, выход второй схемы сравнения соединен с информационным входом триггера, вход сброса которого подключен к выходу элемента ИЛИ, выходы первой схемы срав нения и регистра соедин ны соответственно с выходом второй и третьей групп блока, входы второй схемы сравнения соединены с входами второй группы мультиплексора, информационные входы группы которого яв ляются третьими входами третьей группыблока.