Устройство для измерения характеристик синусоидального сигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1758575 А 5115 6 0 ПИСАНИЕ ИЗОБРЕТЕНИЯ К нков, Г.К. Кальянов,Савицкий3289,льство СССР23/00, 1987,Я ИЗМЕРЕНИЯ ХАОИДАЛЬНОГО СИГосится к цифровой й технике и может ри создании универГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР РСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛРАКТЕРИСТИК СИНУСНАЛА(57) Изобретение отнэлектроизмерительнобыть использовано и сальных цифровых приборов для измерения характеристик синусоидальных сигналов. Цель изобретения - повышение точности и быстродействия измерений. Она достигается тем, что в устройство введены второй счетчик 9 адреса, второе оперативное запоминающее устройство 7, три селектора- мультиплексора 3, 4, 14, три селектора-демультиплексора 2, 10, 11, цифровой рекурсивный фильтр 15, сумматор 12 и вычитатель 13, Устройство также содержит аналого-цифровой преобразователь 1, счетчик 9 адреса, оперативное запоминающее устройство 6, элемент ИЛИ 5. блок 16 вычислений и блок 17 индикации. 3 ил.мого триггера соединен с первым входом десятого элемента И, второй вход которого соединен с третьим выходом делителя частоты. а выход - с третьим входом шестого элемента ИЛИ, выход которого соединен с первыми входами седьмого и восьмого элементов И, прямой выход шестого триггера соединен с вторыми входами третьего и четвертого элементов ИЛИ, а инверсный выход - с вторыми входами второго и пятого элементов ИЛИ, выходы второго и третьего элементов ИЛИ соединены соответственна, с Я- и Я-входом четвертого триггера, выходы четвертого и пятого элементов ИЛИ соединены соответственна с Б- и В-входом пятого триггера, прямой выход четвертого триггера соединен с вторым входам седьмого элемента И, прямой выход пятого триггера соединен с вторым входом восьмого элемента И, выход седьмого элемента И соединен с первым входом пятого элемента И и шестым выходом блока управления. выход восьмого элемента И соединен с первым входом шестого элемента И и седьмым выходом блока управления, вторые входы пятага и шестого элементов И соединены с инверсным выходам первого триггера, выход пятого элемента И через третий элемент задержки соединен с восьмым выходом блока управления и входом второго элемента задержки, выход шестого элемента И через пятый элемент задержки соединен с де 8 ятым вьхадам блока управления и входом четвертого элемента задержки, выходы второго и четвертого элементов задержки соединены с двумя входами первого. элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И, десятый, одиннадцатый и двенадцатый выходы блока управления соединены соответственна с инверсным выходом второго триггера, с инверсным выходом шестого триггера и четвертым выходом делителя частоты, вход делителя частоты соединен с выходом генератора импульсов, третий вход второго элемента ИЛИ соединен с шиной сброса,1758575 ставитель А. Дворниковхред М,Моргентал едактор С. Лисина Те Корректор Н. Ревска Производственно-издательский комбинат "Патент", г, Уж ул. Гагарина, 101 аказ 2997 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб 4/5Изобретение относится к цифровойэлектроизмерительной технике, а именно к измерению амплитуды, фазы и частоты синусоидальн ых сигналов.Цель изобретения - повышение точности и быстродействия измерений.Принцип действия устройства основанна использовании соотношенияД Д21 12 (1)где(4)у)2 =- (1 - ), (5)где Ц 1) - измеряемое напряжение, представляющее собой гармонический сигнал,параметры которого измеряются, с аддитивной помехой;в - круговая частота;Т - время измерения;Оя = О(1 с - мгновенные значения (илиотсчеты) напряжения в моменты времениили моменты дискретизацииТ1 Ч=2 И Ч Ц=12 К2 К - число отсчетов напряжения Ц 1)КЯ = т,е.есумме нес) =- Ч =-с) АОучить) ваетсся член (ц = О). Для сущности изобретения это не имеет значения, но привыбранной конкретной схеме реализации(это относится к оперативным запоминающим устройствам со счетчиком адреса) несколько упрощается схема управлениясчетчиками адреса при определении симметричной и антисимметричной составляющих сигнала.В данном устройстве, перестраивая частоту в по определенной программе, добиваются максимума функционала Г(в), т. е,Г)4 акс(во). Значение во при котором наступает этот максимум, представляет результат измерения круговой частотынапряжения О(1), а по значениям С = ч,( в)и В = чз(во ) при ю= во находят амплитудуи фазу напряжения О(1) по известным формуламум = +Се, (6)о =агсц С,В(7)где С = чтпсозтр и В = часта и р вещественная (синфазная) и мнимая (квадратурная) составляющие амплитуды гармоническогосигнала.Отличие данного устройства состоит вопределении величин чс и чз, Поясним его.5 Представим выражения (2) и (3) в видет)г трЧ е-О(ццС-ц) Нй.- Ф)с оц 1,а)е ет)г т)г10у - ОЯ-ф 1151 тты 1 Н. - СЧ 51 ттсоЫ С 9)5 тгде ч(1) = О(1) + Щ) (1 О)- симметричная составляющая сигналаЦ 1);ч(1) = О(1) - О(-1) (11) 15 -антисимметричная составляющая сигнала Ц 1).Зто позволяет вначале вычислить четную или нечетную составляющие сигналовч(1) и в (1), после чего обьем вычислений 20 сокращается вдвое, что является одним изважнейших преимуществ данного способаобработки.С этой целью выражения (8) и (9) запишем следующим образом:25 т)г-т)г30 В силу симметрии функции н(1) и антисимметрии функции в(1) имеемт)2 т 12у(е)5)естссс=0,ет 1 с)ссест1=0.т(2- отфильтрованный сигнал ч(1), т. е, сигнал на выходе фильтра,Аналогично получим55а Ст(2Ч,= - ,Ы(1)ц,(Ц,) (16)ров 3 и 4 соответственно. Второй вход селектора-мультиплексора 3 соединен с выходом блока 12 суммирования, а второй вход селектора-мультиплексора 4 - с выходом блока 13 вычитания,Управляющие входы селекторов-мультиплексоров 3 и 4 и управляющий вход(вход реверса) счетчика 8 адреса объединены и подключень", к пятому выходу блока 18 управления, Счетный вход счетчика 8 адреса соединен с шесть:м выходом блока 18 управления, а счетный вход счетчика 9 адреса - с седьмым выходом блока 18 управления.(одовые выходы счетчиков 8 и 9 адреса подключены к адресным входам ОЗУ 6 и 7 соответственно, информационные входы которых соединены с выходами селекторов- мультиплексоров 3 и 4, первые управляющие входы (входы записи) обьединены между собой и соединены с выходом элемента ИЛИ 5, а вторые управляющие входы (входы списывания) подключены соответственно к восьмому и девятому выходам блока 18 управления.Выходы ОЗУ 6 и 7 соединены с информационными входами селекторов-демультиплексоров 10 и 11, управляющие входы которых объединены между собой и подключены к десятому выходу блока 18 управления. Первые выходы селекторов-демультиплексоров 10, 11 соединены с входами блока 12 суммирования и блока 13 вычитания, а вторые выходы - с первым и вторым информационными входа" ми селектора-мультиплексора 14. управляющий вход которого подключен к одиннадцатому выходу блока 18 управления. а его выход соединен с первым информационным входом блока 16 вычислений и входом цифрового рекурсивного фильтра 15, выход которого подключен к второму информационному входу блока 16 вычислений. Первый управляющий вход цифрового рекурсивного фильтра 15 соединен с двенадцатым выходом блока 18 управления, а второй управляющий вход, обьединен с входом блока 18 управления и соединен с управляющим выходом блока 16 вычислений, Управляющий вход блока 16 вычислений подключен к второму выходу блока 18 управления, а информационный выход - к блоку 17 индикации,Блок управления содержит схему 19 пуска, счетчик 20 отсчетов, счетчик 21 тактов, шифратор 22, генератор 23 импульсов, делитель 24 частоты, триггеры 25- 34, элементы И 35 - 44, элементы ИЛИ 45 - 52, элементы 53 - 57 задержки,Выход схемы 19 пуска соединен с шиной сброса (на схеме не показана) и через 5 10 15 20 25 30 35 элемент 53 задержки с Я-входом триггера 25, прямой выход которого подключен к пятому выходу блока 18 управления и к первому входу элемента И 35, Второй вход элемента И 35 соединен с первым выходом делителя 24 частоты, а его выход подключен к первому выходу блока 18 управления и первым входам элементов ИЛИ 50 и 51.Вход делителя 24 частоты соединен с выходом генератора 23 импульсов. Выход элемента ИЛИ 51 подключен к входу счетчика 20 отсчетов, выход которого соединен с первыми входами элементов И 36 и 37. Второй вход элемента И Зб обьединен с десятым выходом блока 18 управления и подключен к инверсному выходу триггера 26, прямой выход которого соединен с вторым входом элемента И 37,Выход элемента И 36 подключен к входу счетчика 21 тактов, кодовый выход которого соединен с шифратором 22. Первый выход шифратора 22 подключен к Я-входутриггера 34 и первым входом элементов ИЛИ 47 и 48, Прямой выход триггера 34 является третьим выходом блока 18 управления.Второй выход шифратора 22 срединен с В-входом триггера 25, первым входом элемента ИЛИ 46 и Я-входом триггера 31. Третий выход шифратора 22 подключен к Я-входу триггера 26, В-входу триггера 27, К-входу триггера 31, первому входу элемента ИЛИ 49 и первому входу элемента ИЛИ 52, второй вход которого подключен к входу блока 18 управления, а выход соединен с Я-входом триггера 32, подключенного своим В-входом к второму выходу блока 18 управления и инверсному выходу триггера 33. Счетные входы триггеров 30 и ЗЗ объединены между собой и подключены к выходу элемента И 37, Прямой выход триггера 31 соединен с первым входом элемента И 43, второй вход которого подключен к второму выходу делителя 24 частоты, а выход - к второму входу элемента ИЛИ 50,Прямой выход триггера 32 соединен с первым входом элемента И 44, второй вход которого подключен к третьему выходу делителя 24 частоты, а выход - к третьему входу элемента ИЛИ 50, выход которого соединен с первыми входами элементов И 41 и 42. Инверсный выход триггера 30 соединен с вторыми входами элементов ИЛИ 46 и 49 и одиннадцатым выходом блока 18 управления, а прямой выход - с вторыми входами элементов 47 и 48. Выходы элементов ИЛИ 46, 47 подключены к 3- и В-входам триггера 28, а выходы элементов ИЛИ 48, 49 - к Я- и й-входам триггера 29.Прямой выход триггера 28 соединен с вторым входом элемента И 41, а прямойвыход триггера 29 - с вторым входом элемента И 42, Выход элемента И 41 подключен к шестому выходу блока 18 управления и первому входу элемента И 39. Выход элемента И 42 подключен к седьмому выходу блока 18 управления и первому входу элемента И 40, Вторые входы элементов И 39 и 40 обьединены между собой и подключены к инвпрсному выходу триггера 25, Вьход элемента И 39 через элемент 55 задержки соединен с восьмым входом блока 18 управления и входом элемента 54 задержки. Выход элемента И 40 через элемент 57 задержки соединен с девятым выходом блока 18 управления и входом элемента 56 задержки. Выходы элементов 54 и 56 задержки подключены к двум входам элемента ИЛИ 45, выход которого соединен с первым входом элемента И 38, подключенного своим вторым входом к прямому выходу триггера 27, а его выход служит четвертым выходом блока 18 управления, двенадцатый выход которого соединен с четвертым выходом делителя 24 частоты,Устройство работает следующим образом.Условно можно выделить три рабочих такта; измерение кодов мгновенных значений или отсчетов Оч входного сигнала Ц 1) определение величин чфч и вфла, онределение параметров гармонического сигнала (сначала частоты, после этого амплитуды и фазы).В исходном состоянии устройство АЦП 1 находится в ждущем режиме: селектор-демультиплексор 2 сигналом с третьего выхода блока 18 управления установлен в первое состояние, при котором он открыт по первому выходу(или каналу), соединенному с первым информационным входом селектора-мультиплексора 3. Селекторы-демультиплексоры 10 и 11 сигналом с десятого выхода блока 18 управления открыты по первому информационному выходу (или каналу); селекторы-мультиплексоры 3 и 4 сигналом с пятого выхода блока 18 управления, а селектор-мультиплексор 14 сигналом с одиннадцатого выхода блока 18 управления открыты по второму входу (или каналу).Реверсивный счетчик 8 адреса сигналом с пятого выхода блока 18 управления установлен в режим суммирования и находится в нулевом состоянии. В вычитающий счетчик 9 адреса записано число отсчетов К. Блок 12 суммирования, блок 13 вычитания, цифровой рекурсивный фильтр 15 и блок 16 вычислений находятся в нулевом состоянии. В блоке 18 управления в вычитающий счетчик 20 отсчетов записано число М. Сум 5 10 15 20 25 30 35 40 45 50 55 мирующий счетчик 21 тактов находится в нулевом состоянии, ни на один из трех выходов шифратора 22 нет разрешающих сигналов. Триггеры 25. 26, 29, 30, 31, 32, 33, 34 установлены в нулевое состояние, а риггеры 27, 28 - в единичное состояние, Сигналами низкого уровня с прямых выходов триггеров 25, 26, 29, 31, 32 закрыты по одному из входов алел,енты И 35, 37, 42, 43, 44, сигналами высокого уровня с прямых выходов триггеров 27 и 28 открыты по одному из входов элементы И 38 и 41, сигналами высокого уровня с инверсного выхода триггера 25 открыты элементы И 39, 40, а сигналом высокого уровня с инверсного выхода триггера 26 - элел 1 ент И 36.В исходное состояние устройство устанавливается выходным импульсом, формируемым схемой 19 пуска, которая переводится в режим измерений или кнопкой "Пуск" (при единичных измерениях), или генератором импульсов запуска (при автоматических измерениях), Импульс с выхода схемы 19 пуска поступает по шине сброса на соответствующие узлы и триггеры устройства, устанавливая их в исходное состояние. Этот же импульс выполняет функцию пускового импульса И (момент времени т 1 на фиг, 3, а), для чего через элемент 53 задержки он подается на 3-вход триггера 25, переводя его в единичное состояние.Сигналом низкого уровня с инверсного выхода триггера 25 закрываются элементы И 39, 40. а сигналом высокого уровня с прямого выхода этого же триггера открывается элемент И 35, Кролле того, сигнал по пятому выходу блока 18 управления подается на управляющие входы селекторов-мультиплексоров 3 и 4, переводя их в другое состояние, при котором они открыты па первому входуС этого момента времени 11 до момента времени 12 (фиг, 3, а) выполняется первый такт измерений, в течение которого с помощью АЦП 1 получают 2 И отсчетов напряжения Оя и записывают их в ОЗУ 6, 7: первые Ы отоветов ц = 1,М) в ОЗУ б, е вторые К отсчетов (ц = М+ 1, 2 М) - в ОЗУ 7, причем адреса отсчетов, записываемых в ОЗУ 6 и 7, задаются счетчиками 8 и 9 адреса в обратном порядке, что упрощает в последующем вывод этих кодов для формирования симмеричной чя и антисимметричной соя составляющих сигнала. Такая запись кодов Оя в ОЗУ 6 и 7 обеспечивается противоположными режимами работы счетчиков 8 и 9 адреса (суммирование и вычитание) при записи кодов Оя и одинаковыми режимами (в данном5 10 15 20 25 30 случае вычитание, но можно и суммирование) при описывании кодов Оя с ОЗУ 6 и 7,Импульсы с первого выхода делителя 24 частоты, следующие с заданным интервалом (или периодом) дискрнетизации Тд(фиг, 3, а) входного сигнала и О(т) через открытый элемент И 35 и элемент ИЛИ 51 поступают на счетчик 20 отсчетов, по первому выходу блока 18 управления на вход запуска АЦП 1, на сигнальный (или инФормационный) вход которого подается измеряемый сигнал О, и через элемент ИЛИ 50 на первые входы элементов И 41, 42, Поскольку элемент И 42 закрыт сигналом низкого уровня с прямого выхода триггера 29, то импульсы с выхода элемента И 35 через него не проходят, В то же врегля эти иглпульсы поступагот через открытый элемент И 41 по шестому выходу блока 18 управления на счетный вход счетчика 8 адреса и на первый вход элемента И 39, через который они не проходят, так кэк он закрыт по второму входу сигналом низкого уровня с инверсного выхода триггера 25,Импульсы, поступающие с первого выхода блока 18 управления на вход запуска АЦП 1, переводят его в рабочее состояние, и на информационном(или кодовом) выходе АЦП 1 образуются коды мгновенных значений (или отсчеты) Оп сигнала О(1) в моменты дискретизации тп, Эти коды через селектордемультиплексор 2 и селектар-мультиплексор 3 паступэот на информационные входы ОЗУ б, адреса ячеек памяти которого задаются кодам счетчика 8 адреса, подаваемым на адресный вход ОЗУ б. Состояние счетчика 8 адреса последовательно увеличивается на единицу иглпульсами, поступающими на его счетный вход с шестого выхода блока 18 управления синхронно с импульсами запуска АЦП 1, Запись кодов О с АЦП 1 в ОЗУ б осуществляется импульсами "Конец прсабразования", которые подаются с одноименного выхода АЦП 1 через элемент ИЛИ 5 на входы записи ОЗУ б, 7. Так устройство работает до получения М отсчетов Оя (г = 1,И), т. е, в течение импульсов запуска, подсчитываемых счетчиком 20 отсчетов. После этого счетчик 20 обнуляется и на его выходе образуется импульс Ч 2 (момент времени т 2 на фиг, 3, а), который восстанавливает исходное состояние счетчика 20 и через открытый элемент И 36 подается на счетчик 21 тактов, записывая в него единицу, На первом выходе шифратора 22 формируется высокий уровень сигнала, который поступает на Я-вход триггера 34, через элемент ИЛИ 47 на Я-вход триггера 28 и через элемент ИЛИ 48 на 5-входтриггера 29. Триггер 34 устанавливается в единичное состояние, сигнал высокого уровня с его прямого выхода поступает по третьему выходу блока 18 управления на управляющий вход селектора-демультиплексора 2 и переводит его в другое состояние, при котором он закрывается па первому выходу и открывается по второму выходу. Триггер 28 возвращается в исходное состояние, закрывая элемент И 41, а триеггер 29 переключается в единичное состояние, открывая элемент И 42.После этого с момента времени 12 до момента времени 1 з (фиг. З,а) импульсы с выхода элемента И 35 продолжают поступать на запуск АЦП 1 по первому выходу блока 18 управления, а также через элемент ИЛИ 50 и элемент И 42 по седьмому выходу блока 18 управления на счетный вход счетчика 9 адреса. Коды с выхода АЦП 1 через селектар-демультиплексар 2 и селектор- мультиплексор 4 подэтюся на информационный вход ОЗУ 7, адреса которого задаются кодом вычитающего счетчика 9 адреса, С получением очередных М отсчетов Оя = (с =- =И + 1, 2 ч) на выходе счетчика 20 образуется импульс ЧЗ (момент времени тз на фиг, 3, а), который через элемент И 36 записывается в счетчик 21 тактов, На втором выходе шифратора 22 образуется сигнал.высокого уровня, который поступает на В-вход триггера 25, на Б-вход триггера 31 и через элеглент ИГ 1 И 46 на 8-вхад триггера 28, Триггер 25 возвращается в исходное состояние, закрывая элемент И 35 и открывая элементы И 39, 40, а также сигналом по пятому выходу блока 18 управления переключает селекторы-мультиплексоры 3 и 4, открывая их по второму входу, и устанавливает счетчик 8 адреса по его управляющему входу (входу реверса) в режим вычитания, К этому моменту в счетчик 8 адреса будет записано число Й и оно сохраняется, В счетчике 9 адреса также восстанавливается число К его выходным импульсом после того, как в предыдущем такте на него поступило К импульсов с седьмого выхода блока 18 управления,С момента времени тз до момента времени тл (фиг. 3, б) выполняется второй такт измерений, паи котором осуществляется вычисление кодов симметричной чч и анти- симметричной соя составляющих сигнала па отсчетам Оя, записанным в ОЗУ б и 7. Причем в этом, вычислительном такте списывания кодов Оя может производиться с высокой частотой, ограничиваемой только быстродействием выполнения операций в блоке 12 суммирования и в блоке 13 вычитания. Зти импульсы подаются с второго выхода делителя 24 частоты через открытыйэлемент И 43, через элемент ИЛИ 50 и через элементы И 41 и 42 по шестому и седьмому выходам блока 18 управления на счетные входы счетчиков 8 и 9 адреса, Оба счстчика работают в одном направлении, а следовательно, адреса кодов Оя в ОЗУ б и 7 изменяются симметрично относительно границы, разделяющей 1 х на две половины Оя (ц = =1,М) и О.я (а = И 1, 2 М) (момент времени 12 на фиг, 3, а), что достигается, как указывалось., противоположным изменением адресов кодов Оя в одном из ОЗУ, в данном случае в ОЗУ 6, при их записи и списывании, С некоторой задержкой по отношению к входным импульсам счетчиков 8, 9 адреса на выходах элементов 55 и 57 задержки формируются импульсы, поступзющие по восьмому и девятому выходам блока 18 управления на вхоры списывания ОЗУ б, 7. Коды Оя с ОЗУ б через селектор-демультиплексор 10, открытый по первому входу, подаются на первые входы блока 12 суммирования и блока 13 вычитания, а коды О-я с ОЗУ 7 через селектор-демультиплексор 11, также открытый по первому входу, поступают на вторые входы блока 12 суммирования сумматора и блока 13 вычитания,В блоке 12 суммирования и блоке 13 вычитания согласно соотношениям (24) и (25), коды чя и вя которые через селекторы- мультиплексоры 3 и 4, открытые па вторым входам, подаются на информационные вхоры ОЗУ 6 и 7, т. е, для хранения кодов чя и вя используются те же ОЗУ 6 и 7, для чего они записываются в ячейки памяти списанных кодов Оя и О-я, Поскольку число кодов чя и ая равно М(ц = 1, М), та обьем каждого ОЗУ 6 и 7 позволяет записать раздельно все кОДы чя и ЮяЗапись кодов чя, вя осуществляется импульсами, поступающими по четвертому выходу блока 18 управления через элемент ИЛИ 5 на обьединенные входы записи ОЗУ б и 7. Эти импульсы образуются на выходе элемента ИЛИ 45 с некоторой задержкой, задаваемой элементами 54 и 56 задержки по отношению к импульсам списывания на выходах элементов 55 и 57, задержки. Выходные импульсы элемента ИЛИ 45 подаются через открытый элемент И 38 на четвертый выход блока 18 управления и через элмент ИЛИ 51 на счетчик 20 отсчетов. С поступлением М импульсов списывания (и записи) в ОЗУ б, 7 будут записаны коды ч, щя (ц = 1,М) и в этот момент в очередной раз обнулится счетчик 20 отсчетов. Его третий выходной импульс Ч 4 (момент времени 14 на фиг, 3, б) через открытый элемент И 36 поступит в счетчик 21 тактов и на третьем 5 10 15 20 25 30 40 45 50 55 выход шифратора 22 образуется сигнал, который порается на Я-вход триггера 26, нз К-вход триггера 27, через элемент ИЛИ 49 нз В-вход триперз 29. на Р-г.хс:Д г:.41 ггерз 31 и через элемент ИЛИ 52а Ь-вход хрип ерз 32.Триггер 26 устанавливается в единичное состояние, закрывая элемент И 36 и открывая элемент И 37, Кроме того, сигнал с инверсного выхода триггера 26 поступает по десятому выходу блока 18 управления на управляющие входы селекторов-демул ьтиплексоров 10, 11, открывая из по второму выходу. Триггеры 27, 29 и 31 возвращаются в исходное состояние, закрывая элементы И 38, 42 и 43 соответственна, Триггер 32 устанавливается в единичное состояние, Открывая элемент И 44 для прохождения импульсов с третьего выхода делителя 24 частоты.На этом ззвершаетсся второй такт измерений и начинается третий такт измерений, в течение которого производится определение частоты, в соответствии с известным, как и в прототипе, критерием (1), но величины чс и ч в отличие от прототи 2па, находят с применением цифрового рекурсивного фильтра 15 согласно выражениям (20), (22), В свою очередь третий такт рабаты устройства выполняется за несколько одинаковых циклов вычислений,Рассмотрим первый цикл вычислений, Импульсы с третьео выхода делителя 24 частоты поступают через открытый элемент И 44, элемент ИЛИ 50 и открытый элемент И 41 по шестому выходу блока 18 управления нз счетный вхаД счетчика 8 зД реса, задавая последовательно адреса кодов в ОЗУ 6. Списывание кодов чп осуществляется теми же импульсами с выхода элемента И 41, которые подаются через открытый элемент И 39 и элемент 55 задержки по восьмому выходу блока 18 управления на вход списывания ОЗУ 6, Коды чя с выхода ОЗУ б через селектор-демультиплексор 10 и селектор-мультиплексор 14 поступают на вход цифрового рекурсивного фильтра 15 и на первый информационный вход блока 16 вычислений, Работа цифрового рекурсивного фильтра 15 синхронизируется импульсами, поступающими на него по двенадцатому выходу блока 18 управления с четвертого выхода делителя 24 частоты, Частота этих импульсов выбирается исходя из быстродействия цифрового рекурсивного фильтра 15. После завершения вычисления кода чфп этот код с выхода фильтра 15 вводится в блок 16 вычислений по его второму информационному входу, Коды ч и5 10 15 20 25 30 35 40 45 50 55 мфц (ц = 1 Я) записываются в ОЗУ блока 16 вычислений. После получения всех К кодов чфц на выходе счетчика 20 отсчетов образуется импульс У 5 (мамент времени т на фиг, 3, в), который через открытый элемент И 37 поступает на счетные входы триггеров 30 и 33, устанавливая их в единичное состояние. Сигнал высокого уровня с прямого выхода триггера 30 подается через элементы ИЛИ 47 и 48 на Я-вход триггера 28 и на Я-вход триггера 29. Триггер 28 устанавливается в нулевое состояние, закрывая элемент И 41, а триггер 29 переключается в единичное состояние, открывая элемент 42, Тем самым устройства переводится в режим вычисления кодов афц,В этом режиме импульсы с третьего выхода делителя 24 частоты поступают через открытый элемент И 44, элемент ИЛИ 50 и открытый элемент И 42 по седьмому выходу блока 18 управления на счетный вход счетчика 9 адреса, задавая последовательно коды вц вОЗУ 7,Списываниекадовшц с ОЗУ 7 осуществляется импульсами, поступающими на его вход списывания по девятому выходу блока 18 управления с выхода элемента 57 задержки, Эти же импульсы через элемент 56 задержки, элемент ИЛИ 45 и элемент ИЛИ 51 подаются на вход счетчика 2 = 0 отсчетов. Коды ац через селектор-демультиплексор 11 и селектор-мультиплексор 14 поступают в цифровой рекурсивный фильтр 15 и в блок 16 вычислений, В цифровом фильтре 15 образуются коды вфц, которые с выхода фильтра подаются в блок 16 вычислений. Коды ац и афц записываются в ОЗУ блока 16 вычислений. После получения всех К кодов вфц импульс Чв (момент времени т 6 на Фиг. 3, г) с выхода счетчика 20 отсчетов, поступая через открытый элемент И 37 на счетные входы триггеров 30 и 33, устанавливает их в нулевое состояние. Сигнал высокого уровня с инверсного выхода триггера 30 подается через элемент ИЛИ 46 на Я-вход триггера 28 и через элемент ИЛИ 49 на В-вход триггера 29. Триггер 28 устанавливается в единичное состояние, открывая элемент И 41, а триггер 29 устанавливается в нулевое состояние, закрывая элемент И 42. Тем самым устройства снова переводится в режим вычисления величин чфц при новом значении опорной частоты ШОднако сэм процесс вычисления новых величин чфц и вфц задерживается на время вычисления функционала в по формуле (1) в блоке 16 вычислений, Это обеспечивается тем, что сигналом высокого уровня с инверсного выхода триггера 33, поступающим на В-вход триггера 32, последний устанавливается в нулевое состояние и закрывает элемент И 44, прекращая поступление тактовых импульсов на описывание кодов чц и вц, В та же время сигнал высокого уровня с инверсного выхода триггера 33 поступает по второму выходу блока 18 управления в блок 16 вычислений, переводя его в режим вычислений.Блок 16 вычислений приступает к цифровой обработке введенного в него массива данных в следующем порядке: вычисляет величины 11 и Л 2 по формулам(4)(5); определяет величины чс и ч, по формулам (20),2 2(22); вычисляет функцию в по формуле (1).После завершения процесса вычислений в блоке 16 вычислений в нем задается новое значение частоты в, а ега выходной сигнал Ч 7 (момент времени т 7 на фиг, 3, д) подается на входы цифрового рекурсивного фильтра 15 и блока 18 управления, В цифровом рекурсивном фильтре 15 устанавливается значение Ла = иЛ 1, а в блоке 18 управления сигнал через элемент ИЛИ 52 поступает на 3-вход триггера 32, переводя его в единичное состояние и открывая элемент И 44. После этого полностью повторяется цикл вычислений величин чфц и вфц (фиг, 3, в, г), а затем функции Гв Аналогично выполняются последующие циклы вычислений для других значений частотыддо получения условия Г(и 0) = макс при некотором значении частоты во которое принимаетсяя за резул ьтат измерен ия.После этого в блоке 16 вычислений как и в прототипе, определяется амплитуда и фаза сигнала по формулам (6), (7),Таким образом, использование изобретения при построении цифровых приборов для измерения характеристик синусоидального сигнала позволяет повысить точность и уменьшить время измерения,Формула изобретения 1, Устройство для измерения характеристик синусоидального сигнала, содержащее аналого-цифровой преобразователь, последовательно соединенные первый счетчик адреса и первое оперативное запоминающее устройство, блок вычислений, блок управления, блок индикации и элемент ИЛИ, причем первый вход аналого-цифрового преобразователя соединен с входом устройства, а второй вход - с первым выходом блока управления, второй выход которого подключен к управляющему входу блока вычислений; выход блока вычислений соединен с входом блока индикации, о т л и ч а ющ е е с я тем, что, с целью повышения точности и быстродействия измерений, внего введены второй счетчик адреса, второе оперативное запоминающее устройство, три селектора-мультиплексора, три селектора-демультиплексора, цифровой рекурсивный фильтр, блок суммирования и блок вычитания, причем первый выход аналогоцифрового преобразователя соединен с информационным входом первого селектора-демультиплексора, управляющий вход которого соединен с третьим выходом блока управления, второй выход аналого-цифрового преобразователя соединен с первым входом элемента ИЛИ, второй вход которого соединен с четвертым выходом блока управления, первый и второй выходы первого селектора-демультиплексора соединены соответственно с первыми информационными входами первого и второго селекторов-мультиплексоров, второй информационный вход первого селектора- мультиплексора соединен с выходам блока суммирования, второй информационный вход второго селектора-мультиплексора - с выходом блока вычитания, управляющие входы первого и второго селекторов-мультьиплексоров и управляющий вход первого счетчика адреса обьединены и соединены с пятым выходом блока управления, шестой выход которого соединен со счетным входом первого счетчика адреса, а седьмой выход - со счетным входом второго счетчика адреса, выходы первого и второго селекторов-мультиплексоров соединены соответственно с информационным входами первого и второго оперативных запоминающих устройств, первые управляющие входы которых обьединены и соединены с выходом элемента ИЛИ, вторые управляющие входы первого и второго оперативных запоминающих устройств соединены соответственно с восьмым и девятым выходами блока управления, а их выходы соединены соответственно с информационными входами второго и третьего селекторов-демультиплексоров, управляющие входы которых объединены и соединены с десятым выходом блока управления, первые выходы второго и третьего селектора-демультиплекасоров соединены с входами блока суммирования и блока вычитания, вторые выходы которых соединены с первым и вторым информационными входами третьего селектора-мультиплексора, управляющий вход которого соединен с одиннадцатым выходом блока управления, выход соединен с первыми информационными входами блока вычислений и цифрового рекурсивного фильтра, первый управляющий вход которого соединен с двенадцатым выходом блока управления, отарой управляющий вход - с 5 10 15 20 25 30 35 40 45 50 55 управляющим выходом блока вычислений и входом блока управления, выход цифрового рекурсивного фильтра соединен с вторым информационным входом Ька ; чиснений, а выход второго счетчика адреса соединен с адресным входал второго оперативного запоминающего устройства,2, Устройство по и, 1, о т л и ч а ю щ е ес я тем, что блок управления содержит схему пуска, счетчик отсчетов, счетчик тактов, шифратор, генератор импульсов, делитель частоты, десять триггеров, десять элементов И, восемь элементов ИЛИ, пять элементов задержки, причем выход схемы пуска соединен с шиной сброса и через первый элемент задержки с Я-входам первого триггера, прямой выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым выходол делителя частоты, а его выход соединен с первым выходом блока управления и первым входом шестого и седьмого элементов ИЛИ, выход седьмого элемента ИЛИ соединен с входом счетчика отсчетов, выход которого соединен с первыми входами второго и третьего элементов И, второй вход второго элемента И соединен с инверсным выходом второго триггера, прямой выход которого соединен с вторым входом третьего элемента И, выход второго элемента И соединен с входам счетчика тактов, кодовый выход которого соединен с кодовым входом шифратора, первый выход котоао а соединен с Я-входом десятого триггера и первыми входами третьего и четвертого элементов ИЛИ, второй выход шифратора соединен с В-входом первого триггера, первым входом второго элемента ИЛИ и 3-входом седьмого триггера, третий выход шифратора соединен с Я-входом второго триггера, Я-входами третьего и седьмого триггеров и первыми входами пятого и восьмого элемента ИЛИ, второй вход которого соединен с входом блока управления, а выход - с Я-входом восьмого триггера, В-вход которого соединен с прямым выходом девятого триггера и вторым выходом блока управления, третий выход которого соединен с прямым выходом десятого триггера, четвертый выход блока управления через четвертый элемент И соединен с прямым выходом третьего триггера, а пятый выход соединен с прямым выходом первого триггера, счетные входы шестого и девятого триггеров соединены с выходом третьего элемента И, прямой выход седьмого триггера соединен с первым входом девятого элемента И, второй вход которого соединен с вторым выходом делителя частоты, а выход - с вторым входом шестого элемента ИЛИ, прямой ьыхад вось