Аналого-цифровой преобразователь

)5 Н 03 М 1/6 ПИСАНИЕ ИЗОБРЕТЕНИВТОРСКОМУ СВИДЕТЕЛЬСТВУ ествляется изтывания релейтва, что привоажающего воздей ительных связеи осу менение порогов сра ных элементов устро т к компенсации зныи сигнал ильтра ия на озволяет повь верхних частот. Это сить точность преоб ных импульсных сиги воздействия низкоча зования непрерьов в условиях тнои и высокоФ-лы, 5 ил. астотнои помех, 1 з Изобретен преобразован информации и в системах и Формации для ных, существ е относится к средств я формы представления может быть использовано редачи и обработки инпреобразования непрерыв нно изменяющихся в прозования сигналов в двонный код в условиях воз очастотной и высокочасессе преобр чный позици ействия низ отной помех ения является повыреобразования непресущественно измеЦелью изобрешение точности рывных сигналов няюгИхся в проц ссе преобразования ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(71) Рязанский радиотехнический институт(56) Авторское свидетельство СССР Р 1181116, кл, Н 03 М 1/48, 1982,Авторское свидетельство СССР У 1215164, кл, Н 03 1 д 160, 1983, (54) АНАЛОГО-ЦИФРОВОР ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к средствам преобразования информации и может быть использовано в системах передачи и обработки непрерывных изменяющихся сигналов в двоичный позиционный код в условиях воздействия низкочастотной и высокочастотной помех, Цель изобретения - повышение точности преобразования непрерывных сигналов, существенно изменяющихся в процессе преобразования в код в услови воздействия низкочастотной и высоко частотной помех, Цель достигается тем, что в устройство, содержащее вычитатель, Фильтр верхних частот, инвертор, два сумматора, два вероят ностных реле, два ключа, два компар тора с.гистерезисными характеристиками, цифроаналоговый преобразователь, реверсивный счетчик, введен 1 два инвертора, два переключателяблок управления. За счет введения этих дополнительных блоков и дополв код в условиях воздействия низкочастотной и высокочастотной помех,На Фиг 1 представлена блок-схе ма преобразователя; на Фиг. 2 и 3 временные диаграммы его работы;на Фиг, 4 и 5 - блок-схема входящего в состав устройства блока управления и временные диаграммы его работы.устройство состоит из вычитателя 1, Фильтра 2 верхних частот, первого инвертора 3, сумматоров 4 и 5, вероятностных реле 6 и 7, ключей 8 и 9, компараторов О и 11 с гистерезисныьа характеристиками, второго 12 и тре 1640823/ЛосГЛ тавитель В. Махнред М Моргентал Т сауленко оррек азаренко е 22 Тиражосударственного комитета п 113035, Москва, Итент", г. У арина, 101 ин оизводственно-издательски обретениямРаушская н Подписноекрьггиям при Гд. 4/5тьего 13 инверторов, реверсивногосчетчика 14, цифроаналогового преобразователя 15, блока 16 управления,переключателей 17 и 18,Блок,.16 управления состоит изтриггера 19, первого элемента И 20,Ьлементов ИЛИ-НЕ 21, ИСКЛЮЧАЮЩЕЕ ИЛИ22, И-НЕ 23, ИЛИ 24, второго элемента И 25, расширителя 26 импульсов иэлемента 27 задержки. Причем входэлемента 27 задержки и первый входэлемента И-НЕ 23 объединены и являются первым входом блока 16 управле ния15На фиг, 2 а изображен входной полезный сигнал Ч(с) (ломаная 1), искаженный высокочастотной помехойЯ (ломаная 2) и низкочастотнойпомехой Х(г) (кривая 3), На Фиг. 2 бломаной 1 изображен входной полезныйсигнал 7(й), а ломаной 2 - сигналР(й) с выхода ЦАП 15. На фиг, 2 вломаной 1 изображен сигнал с выходавычитателя 1, представляющий собойаддитивную смесь полезного разностного сигнала Е (С), низкочастотнойпомехи Х и высокочастотной помехи 8(Т), а кривой 2 изображена низкочастотная помеха Х(й), На фиг. 2 г.на фиг, 2 д - сигнал "Сброс", нафиг, 2 е - сигнал с первого выходаблока 16 управления, на фиг, За -сигнал с выхода сумматора 4, а нафиг. Зб - сигнал с выхода второго35сумматора 5. На фиг. Зв изображенсигнал с выхода вероятностного реле6, а на фиг, Зд - сигнал с выходавероятностного реле 7. На фиг. Зг40изображен сигнал с выхода компаратора 11, а на фиг, Зе - сигнал с выходакомпаратора 10. Сигналы с выходовинверторов 13 и 12 изображены соответственно на фиг. Зж, и, Сигналы с45выходов реверсивного счетчика 14изображены на фиг. Зк,на фиг. 5 асигнал "Сброс", на фиг. 5 б - сигналс выхода компаратора 10, на фиг. 5 н -сигнал с выхода инвертора 13, а на50фиг, 5 г -. сиГнад с выхода инвертора12., На фиг. 5 д изображен сигнал с выхода элемента, ИЛИ-,НЕ 21, на фиг. 5 е -сигнал с выхода расширителя 26 импульсов, а на фиг, 5 ж - сигнал .с выхода элемента И 25. На фиг. 5 и изображен сигнал с выхода элемента ИСКЛ 10 ЧАЮ 111 ЕЕ, ИЛИ 22, на фиг, 5 к - сигналс выхода элемента И-НЕ 23, на фиг,5 м - сигнал с выхода элемента ИЛИ24, на фиг, 5 л - сигнал с выходаэлемента И 20, На фиг, 5 н изображенсигнал с первого выхода (выхода )триггера 19, а на фиг, 5 п - сигналс второго выхода (выхода ) триггера19. Первый и второй выходы триггера19 являются соответственно первыми вторым выходами блока 15 управления.Преобразователь работает следующим образом.В исходном состоянии реверсивныйсчетчик 14 сигналом "Сброс" (фиг.2 д),поступившим в момент С с шины "Сброс"опроизводится в начальное состояние,при этом во всех его разрядах записывается "0". Нулевой код соответствует нулевому потенциалу с выходаЦАП 15,После окончания импульса "Сброс" (фиг, 2 д) при нулевом полезном сигнале 7 на входе устройства (фиг. 2 а, ломаная 1) и наличии только низкочастотной помехи Х(1) (фиг, 2 а, кривая 3) и высокочастотной помехи В(й) (фиг, 2 а, ломаная 2) на выходе компаратора 10 (фиг. Зг, б) и 11 (фиг, Зе) формируются сигналы логических "О", близких к нулевому потенциалу, Ключи 8 и 9 разомкнуты под воздействием нулевых сигналов с выходов компараторов 10 и 11. Сигналы логических "0" поступают соответственно на вход инверторов 12 и 13, на выходах которых формируются сигналы логических 1" (фиг, Зи, ж). Сигналы логических "1", поступающие с выходов инверторов 12 и 13 соответственно на первый вход (вычитания) и второй вход (суммирования) реверсивного счетчика 14, обеспечивают неизменность нулевого состояния его (фиг. Зк). Кроме этого, сигналы логических "1" с выходов инверторов 12 и 13 поступают соответственно на первый и второй входы блока 16 управления, на третьи входы которого поступает нулевой код с выхода реверсивного счетчика 14, а на четвертый вход блока 16 поступает сигнал логического "0" с выхода компаратора 10. Под действием этих сигналов на первом выходе блока 16 формируется сигнал логического "0" (фиг, 2 е), а на втором выходе сигнал логической "1".16408 10 15 20 25 30 40 50 55 Формирование таких сигналоВ происходит следующим образом. При приходе сигнала "Сброс" (фиг, 5 а) в момент С . на выходе реверсивного счетчика 14 формируется нулевой код (фиг. Зк), который поступает навходы элемента ИЛИ-НЕ 21. Под действием нулевого кода на выходе элемента ИЛИ-НЕ 21 формируется сигнал логической "1" (фиг., 5 а). Этот сигнал поступает на первый вход элемента ИСКЛРЧАР 1 ЕЕ ИЛИ 22 и на первый вход элемента И 25, Сигнал логической "1" с выхода инвертора 12 (фиг. Зд) поступает на первый вход элемента И-НЕ 23 и через элемент задержки 27 (фиг 5 г) на первый вход элемента ИЛИ 24, Сигнал логического "0" с выхода компаратора 10 (фиг.Зе, 5 б) через расширитель 26 импульсов (фиг, 5 е) поступает на второй вход элемента И 25, на выходе которого под действием этого сигнала формируется логический "0" (фиг, 5 ж). Логический "0" с выхода элемента И 25 поступает на второй вход элемента ИСКЛЮЧ 1 АВЕЕ ИЛИ 22 и на второй вход элемента ИЛИ 24, на выходе которого под действием сигнала логической "1" с выхода элемента задержки сформирован сигнал логической "1" (фиг. 5 м). Сигнал логической "1" с выхода элемента ИЛИ 24 поступает на Р-вход (вход установки "0") триггера 19, На выходе элемента ИСКЛОЧА 3 МГЕЕ ИЛИ 22 под действием сигнала логической "1" с выхода элемента ИЛИ-НЕ 21 и логического "0" с выхода элемента И 24 формируется сигнал логической "1" (фиг, 5 и), Под действием сигнала логической "1" с выхода элемента ИСКЛК)ЧАИ"ЕЕ ИЛИ 22, поступающего на второй ввод элемента И-НЕ 23, и сигнала логической "1" с выхода инвертора 12,на выходе элемента И-НЕ 23 формируется сигнал логического "0" (фиг 5 к), который затем поступает на первый вход элемента И 20, на второй вход которого поступает с выхода инвертора 13 сигнал логической "1" (фиг. 5 в). Под действием этих сигналов на выходе элемента И 20 формируется сигнал логического "0" (фиг 5 л), который прступает на Б-вход (установки "1") триггера 19. На выходе триггера 19,являющемся первым выходом блока 16, под действиемлогического "0" с выхода элемента 236И 20 и сигнала логической "1" с выхода ИЛИ 24 формируется сигнал логического "0" (фиг, 5 н), а на .выходеО триггера 19, являющемся вторым входом блока 16 в , сигнал логической"1" (фиг, 5 п),Под воздействием логического "0",поступающего на управляющий вход пер -вого переключателя 17 с первого вы.хода блока 16, переключатель 17 закрыт по первому информационному входу и открыт по второму информационному входу, при этом на его выходе устанавливается нулевой потенциал. Поддействием сигнала логической "1",поступающего на управляющий входвторого переключателя 18 с второговыхода блока 16, переключатель 18закрыт по второму информационномувходу и открыт по первому информационному входу, при этом на его выходе устанавливается напряжение дополнительного смещени одоп,смФильтр 2 подавляет низкочастотнуюпомеху Х(С) и пропускает практическибез изменений высокочастотную помехуЯ(й) (фиг, 2 г), которая поступает натретий вход сумматора 5 и через инвертор 3 на первый вход сумматора 4.На вторые входы сумматоров 4 и 5поступает напряжение смещения Бнеобходимое для обеспечения работывероятностного реле 7 на сигналыотрицательной полярности и для обеспечения работы вероятностного реле6 на сигналы положительной полярности, Для этой же цели, а также длятого, чтобы применять одинаковыевероятностные реле, используетсяинвертор 3 Для обеспечения измененияуровней срабатывания вероятностныхреле б и 7 на четвертые входы сумматоров 4 и 5 поступают сигналы соответственно с выходов переключателей17 и 18. На третий вход сумматора4 и первый вход сумматора 5 поступают сигналы логических "0", близкиек нулевому потенциалу с выходов соответственно компараторов 10 и 11.На четвертый вход сумматора 4 поступает нулевой потенциал с выхода первого переключателя 17, а на четвертыйвход сумматора 5 с выхода переключателя 18 поступает напряжение дополнительного смещения УА , Сигналыс выходов сумматоров 4 (фиг, За) и5 (фиг, Зб) поступают соответственнона выходы вероятностных реле 6 и 7.50 вероятностное реле 6 определяет положение Входного сигнала 7(С) по отношению к положительному порогуа" И - , ПАоп,си) П, где с 1 - шагквантования, о ) Б 4 п с,А . Вероятностное реле 7 определяет положениЕ сигнала 7(С) на входе по отношению к отрицательному порогу -а.=(Ч + БДп,см )/2. При этом на 10выходе вероятностного реле 6(фиг, Зв) и на выходе вероятностногореле 7 (Фиг, Зд) формируются сигналы, пропорциональные вероятностипребывания входного сигнала соответственно выше положительного порога а и ниже отрицательного порога-а . Вероятность пребывания высокочастотной помехи Я(С) вьппе положительного порога а, близка к нулю,,поэтому на выходе вероятностногореле б формируется потенциал, близкий к нулю (Фиг, Зв) . На выходеблока 7 также Формируется потенциал,близкий к нулю (Фиг. Зд). 25На вторые входы компараторов 10и 11 с гистерезисными характеристиками подается опорное напряжение0 и, необходимое для обеспечениянужных режимов работы Поскольку 30на первые входы компараторов 10 и 11поступают сигналы, близкие к нулюи не превосходящие первых уровнейсрабатывания Б п (Фигс Зв, д), тоони не изменяют своего состояния ина их выходах остаются сформированные сигналы логических "0" (фиг. Зг,е). Параметры фильтра (постояннаявремени) выбираются исходя из частотных свойств помехи Х(С), а значе-.ние Бвыбирается исходя из параметров полезного сигнала Ч(С), в зависимости от скорости его изменения,При поступлении на вход устройства в момент С переднего Фронтаполезного импульса положительной полярности 7(С) с наложенной на негонизкочастотной помехой Х(С) и высокочастотной помехой Б(С) (Фиг. 2 а)фильтр подавляет низкочастотную помеху Х(С), пропускает практическибез искажений ВЧ помеху и искажаетпри этом полезный сигнал Ч(С)(Фиг, 2 г), Сигнал Ч(С) (Фиг. За, ломаная 1) и полеэньй разностный сиг 55нал 2 (С) = 7(С) - Р(С), который Формируется на выходе вычитателя 1,(фиг. 2 в) на первом такте идентичны,так как сигнал Р(С), поступающий с выхода ЦАП 15 на второй (инвертирующнй) вход вычитателя 1, равен нулю (Фиг. 2 б, ломаная 1). Искажения полезного разностного сигнала Е (С) фильтром 2 верхних частот можно оценить рдзницей между полезным разностным сигналов Е (С) и сигналом С(С) с выхода фильтра (Фиг. 2 г). Эта разница растет и достигает максимума,с Равного Бш = Б 4 п д/2 в момент с срабатывания вероятностного реле .6.Ба первьп вход сумматора 5 поступает "0" с выхода компаратора 11, на второй вход поступает напряжение смещения У, на третий вход поступает аддитивная смесь сигнала С(С) и помехи Я.(С) (фиг. г), а на четвертьп вход поступает напряжение дополнительного смещения Б,оп смс выхода переключателя 18, Сигнал с выхода сумматора 5 (Фиг, Зб) поступает на вход вероятностного реле 7, Вероятность пребывания сигнала положительной полярности, искаженного ВЧ-помехой Б(С) на входе вероятностного реле 7 ниже порога отрицательной полярности -а (Фиг, Зб), близка к нулю, поэтому вероятностное реле 7 не изменяет своего срстояния и с его выхода на вход компаратора 10 поступает сигнал О(С), близкий по своему значению к нулю (фиг. Зд), 1(омпаратор 10 также не изменяет своего состояния, на его выходе остается сигнал логического "0" (фиг.Зе), Аддитивная смесь сигнала (:(С) из высокочастотной помехи поступает также с выхода Фильтра 2 через инвертор 3 на первьп вход сумматора 4, на второй вход сумматора 4 поступает напряжение смещения Ущ, на третий вход поступает 10" с выхода компаратора 10, а на четвертьп вход с выхода переключателя 17 поступает нулевой потенциал, Сигнал с выхода сумматора 4 поступает на вход вероятностного реле б, Вероятность пребывания сигнала положительной полярности выше положительного порога авозрастает с нарастанием полезного разностного сигнала (фиг. 2 г), поэтому сигнал О(С) на выходе,вероятностного реле б отрицательной полярности, пропорциональньп этой вероятности, также возрастает по своему абсолютному значению (фиг.Зд). Временная диаграмма для случая инвертирования полезного разностногосигнала Е(й) с наложенной помехой8(1) и потенциалом либо олибо нуль на входе вероятностногореле 6 приведена на Фиг. За. Кактолько сигнал достигнет значения,соответствующего вероятности 0,5(фиг. Зв), на выходе компаратора11 в момент й появляется сигналлогической "1" (фиг. Зг), Этот сиг 10нал поступает на вход инвертора 13,где инвертируется (Фиг. Зж), на управляющий. вход ключа 9 и на первьпвход сумматора 5, Ключ 9 замыкаетсяи сигнал 0(й) с выхода вероятност 15ного реле 6 спадает со значения,соответствующего вероятности 0,5,до значения, соответствующего вероятности,О (Фиг, Зв) за время разр == сопз, которое обусловлено внутренним сопротивлением ключа 9 В моментравенства нулю сигнала Я(Т)(фиг. Зв) компаратор 11 с гистерезисной характеристикой вновь срабатывает и на его выходе формируется сигнал логического "0" Таким образом,на выходе компаратора 11 Формируется импульс, которьп поступает напервый вход сумматора 5 и этим блокирует вероятностное реле 7 на время 30своего существования и р (Фиг,Зб),Влокировка вероятностного реле 7необходима для того, чтобы избежатьего ложного срабатывания в моментзаписи нового значения кода на выходе реверсивного счетчика 14, когдаполезньп сигнал нарастает,Под воздействием сигнала логического "0" с выхода инвертора 13, поступающего В момент 1 Й на Второй 40вход (вход суммирования) реверсивного счетчика 14, на выходе его Формируется код с 1" в младшем разряде, а в остальных разрядах - "О"(фиг. Зк), Под действием полученного 45кода, поступающего на третьи входыблока 16, потенциала логической "1"с выхода инвертора 12 (Фиг. Зи), поступающего на первый вход блока 16,потенциала логического "О" с выхоцакомпаратора 10 (Фиг, Зе), поступаю 50щего на четвертьп вход блока 16,и короткого импульса логического"0" длительностью и пр с выходаинвертора 13 (фиг Зж) блок 16 остается в первоначальном состоянии. Приэтом с его первого выхода поступаетпотенциал логического "0" (Фиг, 2 е),а с второго выхода - логической"1" (Фиг. 2 ж), Такие сигналы с выхода блока 16 формируются следующим образом. Под действием полученного "нулевого" кода с выхода реверсивного счетчика 14 (Фиг. Зк) на выходе элемента ИЛИ-НЕ 21 Формируется сигнал логического "0" (Фиг, 5 д), который поступает на первые входы элемента ИСКЛОЧАИПЕЕ ИЛИ 22 и 25, Нулевой потенциал с выхода компаратора 10 (фиг. Зе) поступает через расширитель 26 импульсов (фиг. 5 е) на второй вход элемента И 25. Под воздействием сигналов логических "О" элемент И 25остается в прежнем нулевом состоянии (фиг, 5 ж), Сигнал логическойс выхода инвертора 12 (Фиг. 5 и) поступает через элемент задержки 27 (фиг, 5 г) на первый вход элемента ИЛИ 24, Под действием сигнала логической " 1" с выхода элемента задержки 27 и логического "О" с выхода элемента И 25 элемент ИЛИ 24 остается в прежнем "единичном" состоянии (фиг. 5 м). Под действием нулевых сигналов с выходов элемента ИЛИ-НЕ 21 (фиг, 5 д) и элемента И 25 (фиг, 5 ж) на выходе элемента ИСКЛЮЧА 101 ЕЕ ИЛИ 22 формируется сигнал логического "0" (Фиг. 5 и) . Под действием этого сигнала, поступающего на второй вход элемента И-НЕ 23, и логической "1" с выхода инвертора 12 на выходе элемента И-НЕ 23 формируется сигнал логической "1" (Фиг. 5 к), Элемент И 20 под воздействием "единичного" сигнала с выхода элемента И-НЕ 23 и сигнала логического "0" с выхода инвертора 13 (Фиг, 5 в) остается в прежнем нулевом состоянии (Фиг,5 л) до окончания импульса логического "0" длительностью рп с выхода инвертора 13. Под воздействием исходных сигналов с выходов элементов И 20 и ИЛИ 24 триггер 19 остается также в исходном состоянии. После окончания импульсов логического "О" с выхода инвертора 13 (Фиг 5 в) на выходе элемента И 20 Формируется сигнал логической "1" (Фиг, 5 л), который поступает на Б- вход триггера 19. Состояние выходов триггера 19 Я (второй выход) - "единичное" и О (первьп выход) - "нулевое" не изменяется. Значит и не изменяются исходные состояния переключателей 17 и 18. Код с выходов реверсивного счетчика 14 поступает также на соответствующие входы АП 15.35 Под действием кода с "1" в младшемразряде и "О" в остальных разрядахна выходе ПАП 15 Формируется потенциал Р(С), соответствующий единицемладшего разряда (Фиг. 2 б, ломаная 1).5Этот потенциал поступает на второй(инвертирующий) вход вычитателя 1,На выходе вычитателя 1 формируетсяполезный разностньп сигнал Е(С)10= 7(С) - Р(С) с наложенной на негонизкочастотной помехой Х(С) и помехой Я(С), который поступает на вход Фильтра 2 верхних частот (фиг. 2 в). учитывая, что передний Фронт скачка напряжения Р(С) = о пройдет через фильтр 2 практически без искажений, то на выходе фильтра 2 в момент С будет сформирован сигнал С(С) амплитудой (с 1 Ъп,см)/2 с 1 = (Ч + + Пм ) /2 с наложенной на него помехой Я (С) (фиг, 2 г) . Так как сигнал С(С) = .ф + 00,1 )/2 по абсол 1 отноц величине больше величиныотрицательного порога -а = -(1 -25 - здор м) /2 срабатывания реле 7(фиг, Зб) на величину О А 0 п с м, то для тогр, чтобы вероятностное реле 7 определяло вероятность пребывания сигнала Е(С) ниже отрицательного порога -а = -(Ч + Пдоп.см )/2, на2третий. вход сумматора 5 с выхода переключателя 18 поступает напряжение дополнительного смещения Пд,м После окончания импульса с выхода компаратора 11 (Фиг, Зг) в моментснимается блокировка реле 7, Прийдальнейшем нарастании полезного сигнала 7(С) а следовательно, и полезУ( ного разностного сигнала 7. (С) на 40 выходе сумматора 5 в момент С будет сформирован сигнал, искаженный.помехой Я(С) с амплитудой по абсолютной величине меньше отрицательного поро.га -а 1= -(ц - Б и м)/2 срабатывания 4 реле 7 (фиг, Зб), Поэтому вероятность пребывания сигнала отрицательной полярности, искаженного помехой Я(С) с выхода сумматора 5, ниже отрицательного порога -а = - (а - 11 домм) /. /2 будет меньше 0,5, а сигнал О(С) с выхода реле 7, пропарциональньп этой вероятности, меньше уровня О 6 (фиг. Зд). Поскольку сигнал 0(с) меньше уровня 00 срабатывания компа О,Я55 ратора 10, то он не изменит своего первоначального нулевого" состояния, Следовательно, все устройство после окончания импульса, с выхода компаратора 11 не изменит своего состояния. В момент С окончился(первый цикл работы устройства, При дальнейшем нарастании полезного сигнала Ч(С) устройство работает аналогично, как на первом цикле. При этом реверсивный счетчик 14 на своем выходе формирует код, соответствующий числу импульсов, поступающих на его вход суммирования, а на выходе 1 ВП 15 Аормируется потенциал Р(С), соответствующий коду с выхода реверсивного счетчика 14. При спаде полезного разностного сигнала (Фиг. 2 в), т,е. при спаде полезного сигнала 7(С) (Аиг. 2 б, ломаная 2) устройство работает аналогично, Сигнал О(С) с выхода филЬтра 2, искаженньп ВЧ-помехами, также спадает (фиг. 2 г). Вероятность пребывания этого сигнала выше положительногопорога а уменьшается, поэтому сигнал (С) на выходе вероятностного реле 6, пропорциональный этой вероятности, уменьшается по абсолютной величине до нуля (Аиг. Зв), Вероятность превышения сигнала отрицательной полярности с выхода сумматора 5 (фиг, Зб) ниже отрицательного порога -а увеличивается, а следовательно, сигнал О(С) с выхода вероятностного реле 7, пропорциональньп этой вероятности, растет по абсолютной величине (Аиг. Зд) При достижении сигналом уровня 0 , соответствующего вероятности 0,5, на выходе компаратора 10 с гистерезисной характеристикой в момент С формируется сигнал логической "1" (фиг, Зе), а на выходе инвертора 12 - сигнал логического "О" (Фиг, Зи), Под воздействием сигнала логического "0" с выхода инвертора 12 на выходе реверсивного счетчика 14 Формируется код на "единицу" меньше предыдущего значения (фиг, Зк), Блок управления с задержкой СЗ формирует под воздействием поступающих на него сигналов в момент Ссигнал логичесэкой "1" с первого выхода (Аиг. 2 е) и сигнал логического "01 с второго выхода (Аиг, 2 ж), Такие сигналы с выходов блока 16 формируются следующим образом. Сигнал логической 1", сЬормированньп в момент С на выходе компаратора 10 (Аиг. 5 б) поступает. через инвертор 12 на вход элемента задержки и первый вход элемента И-НЕ 23, на вход расширителя 26 импульсов.Код с выхода счетчика 14 (фиг. Зк) поступает на входы элемента ИЛИ-НЕ 21, Если хотя бы в одном,из разрядов кода присутствует логическая "1", то на выходе элемента ИЛИ-НЕ 21 сформиро 5 ван сигнал логического "0" (фиг, 5 д), который поступает на первые входы элемента ИСКЛБЧЛ 10 ЕЕ ИЛИ 22 и элемента И 25. Сигнал логической "1" длительностью С яд Р с выхода расширителя 26 импульсов (фиг, 5 е) поступает на второй вход элемента И 25, который остается в первоначальном нулевом состоянии (Лиг, 5, ж), Задержанньп на вреия С зп сигнал логи - ческого "0" (фиг. 5 г) поступает на четвертьп вход элеиента ИЛИ 24. Под воздействием сигналов логического "0", поступающих с выходов элементов 25 и 27, ца выходе элемента ИЛИ 24 в момент С з формируется сигнал логического "0" (фиг. 5 и), которьп поступает на В-вход триггера 19, Под воздействием нулевых сигналов с выходов элементов И 25 и ИЛИ-НГ 21 элемент ИСКЛОАИпГГ ИЛИ 22 це изме 30 няет своего нулевого состояния (фиг 5 и), Элемент И-НГ 23 не изменит своего единичного состояния (фиг, 5 к), Под действием сигнала логической "1", поступающего с выхода элемента И-НЕ 23 ца первьр вход элемента И 20 и с выхода ицвертора 13 на второй вход элемента И 20, элемент И 20 остается в прежнем единичном состоянии (фиг. 5 л), Триггер 19 изменяет свое состояние под действием сигнала логической "1", поступающей с выхода элемента И 20 ца Я вход (установки " 1") триггера 19, и сигнала логического 0, поступающего с выхода элемента ИЛИ 24 на Н-вход (установки "0") триггера 19 При этом на выходе О триггера 19, являющемся 45 первым выходом блока 16, в моментформируется сигнал логической "1" (фиг 5 и), а на выходе 0 триггера 19, являющемся вторым выходом блока 16, - сигнал логического "0" (фиг, 5 п). Под воздействием этих сигналов, поступающих соответственно на управляющие входы переключателей 17 и 18, переключатель 17 открывается по первому входу и закрывается по второму, переключатель 18 закрывает 55 ся по первому входу и открывается по второму. При этом с выхода переключателя 17 поступает потенциал Опп.сма с выхода переключателя18 - нулевой потенциал, Поэтому далеевероятностное реле 6 определяет положение входного сигнала 7(й) по отно.шению положительного порога а =йИ + Б 0 п.си )/2, а вероятностноереле 7 по отношению к отрицательномупорогу -а= -(а - 14 рсм ) /2. Далееустройство работает аналогично, какна возрастание сигнала Ч(й) на входеустройства.С окончанием импульса с выхода1компаратора 10 в момент й заканчивается цикл работы устройства при спаде полезного сигнала 7, При дальнейшем спаде сигнала 7(й) циклы преобразования сигнала 11 в код повторяются до тех пор, пока код на выходе реверсивного счетчика 14 в момент С 4. не станет нулевки,Особенности работы устройства напоследнем цикле связаць с работойблока 16 с момента 4, поэтому рассмотрим его работу и последнем цикле При поступлении нулевого кодав момент ь 4 (фиг. Зк) с выхода реверсивного счетчика 14 ца вход элемента ИЛИ-НЕ 21 ца его выходе формируется сигнал логической "1" (фиг.5 д),который поступает на первые входыэлементов И 25 и ИСКЛИЧАКЩЕЕ ИЛИ 22.Сфориировацньп в момент С 4 сигналлогической "1" с выхода компаратора10 поступает ца первьп вход расппрителя импульсов 26, где "расширяется" (фиг 5 е) и через ицвертор 12,где инвертируется (фиг. Зи), - ца входэлемента 27 задержки и ца первьпвход элемента И-НЕ 23 Сигнал логической " 1" длительностью Тамп.р свыхода расширителя 26 импульсов по 1ступает на второй вход элемента И 25,а сигнал логического "0" с выходаинвертора 12 задерживается ца время1 пд элементом 27 задержки (Фиг., 5 г),а затем поступает ца первьп вход элемента ИЛИ 24, На второй вход элементаИЛИ 24 поступает сигнал логической1 ц1 длительностью й и,чп,р с выходаэлемента И 25 (фиг, 5 ж). Гдиничноесостояние элемента ИЛИ 24 (фиг, 5 м) неизменяется, Сигнал логической "1" свыхода элемента ИЛИ 24 поступает наВ-вход триггера 19. Задержка сигналалогического "О" .с выхода инвертора 12до появления сигнала логической "1"свыхода элемента И 25 необходима длятого, чтобы на выходе элемента ИЛИ 2450 исключить появление в интервале вре"мени от С до Т,1 сигнала логического "0", Сигнал логической "1" свыхода элемента И 25 поступает такжена второй вход элемента ИСКЛЮЧАЮЮЕИЛИ 22, При неодновременном появлении сигналов логической "1" на первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22 в момент, близкий к С,на выходе этого элемента возникаеткороткий импульс логической "1"(фиг. 5 и), Длительность этого импульса обусловлена разностью задержкицепочки, состоящей из инвертора 12,реверсивного счетчика 14, элементаИЛИ-НЕ 21, и цепочки, состоящей израсширителя 26 импульсов и элементаИ 25, Этот импульс приходит на входэлемента И-НЕ 23 с задержкой по срав 20нению с приходом на другой его входсигнала логического "0" с выхода инвертора 13, Поэтому "единичное" состояние элемента И-НЕ 23 в момент,близкий к й, не изменяется, а сле довательно, не изменяется единичноесостояние элемента И 20, на оба входа которого поступают сигналы логической "1" с выхода элемента И НЕ 23 и инвертора 13, Не изменяется сос" тояние триггера 19, поскольку на его Е- и Я-входы поступают сигналы логических "1" с выходов элементов ИЛИ 24 и И 20, После окончания сигнала логической "1" длительностьюимп.рс выхода расширителя 26 импульсов (фиг, 5 е) на выходе элемента И 25 в момент С формируется сигнал логического "О" (фиг, 5 ж), а на выходе элемента ИСКЛЮЧАЮ 111 ЕЕ ИЛИ 22 - сигнал логической "1" (фиг.5 и). Поскольку Йурп 1)рто к этомУ моменту на выходе инвертора 12 сформирован сигнал логической "1" (фиг, Зи) который поступает на перУ45 вый вход элемента И-НЕ 23 и через элемент 27 задержки на первый вход элемента ИЛИ 24. Единичное состояние элемента ИЛИ 24 не изменяется (фиг. 5 м), а на выходе элемента ИЛИ-НЕ 23 формируется сигнал логического "0" (фиг, 5 к), которйй поступает на первый вход элемента И 20, На выходе элемента И 20 формируется сигнал логического "0" (фиг. 5 л), ко 55 торыйпереводит тригг ер 19 в друг ое состояний, при этом на его выходеформируется сигнал логического О а на выходе 1 - сигнал логической"1". Под воздействием сигналов с выхода триггера 19 переключатель 17 закрывается по первому входу и открывается по второму, а переключатель 18 закрывается по второму входу и открывается по первому. Устройство перешло в исходное состояние и готово к преобразованию следующего информационного импульса 7(й), искаженного ВЧ-помехой Я(й) и НЧ-помехой Х(1).Формула изобретения1. Аналого-цифровой преобразователь, содержащий фильтр верхних частот, первый инвертор, первый и второй сумматоры, первое и второе вероятностные реле, первый и второй ключи, первый и второй компараторы с гистерезисными характеристиками, цифроаналоговый преобразователь, реверсивный счетчик и вычитатель, первый вход которого .является входной шиной, выход соединен с входом фильтра верхних частот, а второй вход - с выходом цифроаналогового преобразователя входы которого соединены с соответствуюпими выходами реверсивного счетчика, которые являютсязвыходными шинами, первый вход первого сумматора соединен с выходом первого инвертора, второй вход является шиной напряжения смещения, третий вход объединен с управляющим входом первого ключа и соединен с выходом первого компаратора с гистерезисной характеристикой, а выход соединен с входом первого вероятностного реле, первый вход второго компаратора с гистерезисной характеристикой объединен с информационным входом второго ключа н соединен с выходом первого вероятностного реле, а второй вход является шиной опорного напряжения управляющий вход второго ключа объединен с первым входом второго сумматора и соединен с выходом второго компаратора с гистерезисной характеристикой, второй вход второго сумматора .является шиной напряжения смещения, а выход соединен с входом второго вероятностного реле, первый вход первого компаратора с гистерезисной характеристикой объединен с информационным входом первого ключа и соединен с выходом второго вероятностного реле, второй вход первого компаратора с гистерезисной характе 17 1640823ристикой является шиной опорного напряжения, а выходы первого и второго ключей являются шинами нулевого потенциала, о т л и ч а ю щ и й с я тем, что, с целью повышения точности5 преобразования непрерывных сигналов, существенно изменяющихся в процессе преобразования в код в условиях воздействия низкочастотной и высокочас 1 О тотной помех, в него введены второй и третий инверторы, первьп и второй переключатели и блок управления, причем вход вычитания реверсивного счетчика объединен с первым входом блока5 управления и соединен с выходом второго инвертора, вход суммирования объединен с вторым входом блока управления и соединен с выходом третьего инвертора, а вход установки является шиной Сброс , кодовые входы1 и 20 блока управления объединены с входами цифроаналогового преобразователя соответственно, третий вход блока управления объединен с входом второго инвертора и подключен к выходу первого компаратора с гистерезисной характеристикой, первьп выход соединен с управляющим входом первого переключателя, а второй выход " с управляющим входом второго переключателя, третий вход второго сумматора и вход первого инвертора объединены и соединены с выходом фильтра верхних частот, вход третьего инвертора подключен к выходу второго компаратора с гистереэисной характеристикой, выход первого переключателя соединен с четвертым входом первого сумматора, а выход второго переключателя - с четвертым входом второго сумматора, первые информационныевходы первого и второго переключателей являются шиной напряжения дополнительного смещения, а вторые информационные входы - шиной нулевогопотенциала.2. Преобразователь по п, 1, о т -л и ч а ю щ и й с я тем, что блокуправления содержит два элементаИ, элементы И-НЕ, ИЛИ-НЕ, ИЛИ,ИСКЛЮЧА 01 ЕЕ ИЛИ, элемент задержки,расширитель импульсов и триггер,причем вход элемента задержки и первьп вход элемента И-НЕ объединены иявляются первым входом блока, выходэлемента задержки соединен с первымвходом элемента ИЛИ, второй входэлемента И-НЕ соединен с выходом элемента ИСКЛ 1 ОЧИОЩЕЕ ИЛИ, а выход - спервым входом первого элемента И, второй вход которого является вторымвходом блока, а выход соединен с 3 входом триггера, Р-вход которого соединен с выходом элемента ИЛИ, О- иС-вход триггера объединены и являотся ппной нулевого потенциала, а инверсный и прямой выходы являются первым и вторым выходами блока, входыэлемента ИЛИ-НЕ являются кодовымивходами блока, первьп вход второгоэлемента И и первьп вход элементаИСКЛЮЧАИНЕЕ ИЛИ объединены и соединены с выходом элемента ИЛИ-НЕ, входрасширителя импульсов является третьим входом блока, а выход соединен с вторым входом второго элемента И, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второй вход элемента ИЛИ объединены и соединены с выходом второго элемента И.