Устройство для нормализации двоичных чисел

(51)4 С 06 Р 7 Оп ЗОБРЕТЕНИ ВУ К АВТОРСКОМ я ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(71) Институт проблем моделированв энергетике АН УССР(54) УСТРОЙСТВО ДЛЯ НОРМАЛИЗАЦИИДВОИЧНЫХ ЧИСЕЛ(57) Изобретение относится к вычислительной. технике и может быть использовано при создании высокопроизводительных вычислительных устройств. Цель изобретения - повьзпение быстродействия. Поставленная цель достигается тем, что устройство для нормализации двоичных чисел, содержащее коммутатор 1, преобразователь 2 количества нулевых старших разрядов в двоичный код, сдвигатель 3, сумматор 6 нормализации, блок 7 элементов И, содерзит сумматор 4 порядков и сумматор 5 ненормированности с соответствующими связями. 3 ил.7011 131 08 старших разрядов в двоичный код, сумматор нормализации, сдвигатель и блок элементов И, причем входы мантиссы и порядка операнда устройства соединены соответственно.с первым информационным входом коммутатора и первым входом блока элементов И, второй вход которого соединен с управляющим входом коммутатора и спервым входом задания режима устройства, вход 10 операнда которого соединен с вторым информационным входом коммутатора, выход которого соединен с информационным входом сдвигателя и с входом преобразователя количества нулевых 15 старших разрядов в двоичный код, инверсный выход которого соединен с в входом первого слагаемого сумматора нормализации, вход второго слагаемо- го которого соединен с выходом, блока 20 элементов И, выход сдвигателя является выходом результата устройства,05 18о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит сумматор порядков и сумматор ненормированности, причем выход сумматора нормализации соединен с входом первого слагаемого сумматора порядков, вход второго слагаемого и выход которого соединены соответственно с входом постоянного порядка устройства и с выходом постоянного порядка устройства, прямой выход преобразователя количества нулевых старших разрядов в двоичный код соединен с входом первого слагаемого сумматора ненормированности, вход второго слагаемого и выход которого соединены соответственно с входом ненормированности устройства и входом величины сдвига сдвигателя, вход задания режима работы которого сое" динен с рторым входом задания режима устройства.(ОЛ 7 Б Ог) 77 йЮ 78 Составитель А.КлюевРедактор Е.Копча Техред Н.Глущенко КорректорИ.Демчик Заказ 2350 Тираж 672 Подписное ВНИИПИ Государственного комитета СССР по деламизобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5(1 ВттоОт Вта яоау ут 4 7 Б 45 й 45 Аг 41 д У) уг Аб 47 АБ 5 44 48 47 41 40 У 1 Уг 48 47 Б 5 44 А.т г АО уг аб а 7 аб а 5 а 4 И аг а 7 О а 7 аб а 5 аФ ОЗначениевходов 0 1 2 3 4 5 6 7 8 9 А В С Р Е Г 0 7 Р 83 86 86 89 89 89 89 8 С 8 С 8 С 8 С 8 С 8 С 8 С 8 С 1 РР РГ РР РР РГ РР РР ГР РР РР РГ РР РГ РР ГР ГР 7 8 9 А В С П Е Г 00 РГ РР РР РР РР РР РР РР РР РР РР ГР ГР ГР РР РР 01 РЕ РЕ ГЕ РЕ РЕ РЕ РЕ РЕ РР РР РР ГР РГ ГР ГГ РГ 02 РС РС РС РС РП РР РП РП РЕ РЕ РЕ РЕ РР РР РР ГГ 03 ГВ Р 8 Р 9 Р 9 РА РА РВ РВ РС РС РП РР ГЕ РЕ ГГ РГ 04 РО Р 1 Р 2 РЗ Р 4 Р 5 Рб Р 7 Р 8 Р 9 РА РВ РС ГР ГЕ ГГ 05 ЕО Е 2 Е 4 Еб Е 8 ЕА ЕС ЕЕ ГО Г 2 Р 4 Рб Г 8 РА ГС ГЕ 1 131Изобретение относится к цифровойвычислительной технике а именно кустройствам для вычисления операцийнад машинными числами, и может бытьиспользовано при создании высокопроизводительньм вычислительных устройств,.Цель изобретения - повышение быстродействия.На фиг. 1 изображена схема устройства для нормализации двоичныхчисел; на фиг. 2 - схема преобразователя количества нулевых старшихразрядов в двоичный код и его связис сумматором нормализации; на фиг.3 - схема сдвигателя,На .фиг. 1-3 Пифрами в скобках,стоящих около линий и стрелок, обозначены порядковые номера соответственно входов и выходов.Устройство для нормализации двоичных чисел (фиг, 1) содержит коммутатор 1, преобразователь 2 количества нулевых старших разрядов в двоичный код, сдвигатель 3, сумматор 4порядков, сумматор 5 ненормированносСдвигатель (фиг. 3) содержит эле" менты 50-57 памяти, входы 58-69 разрядов информации сдвигателя, элемент 70 памяти, входы 71-78 элемента 70 памяти, .входы 79-83 величины сдвигаЗначениевходов О 1 2 3 4 5 6 0805 2ти, сумматор б нормализации, блок 7элементов И, вход 8 постоянного порядка устройства, первый вход 9задания режима, второй вход 10 задания режима устройства, вход 11 не,нормированности устройства, выход 12результата устройства, выход 13постоянного порядка устройства, вход14 операнда устройства.10 Преобразователь 2 количества нулевых старших разрядов в двоичныйкод (фиг. 2) содержит элементы 15-17памяти.На фнг, 2 также обозначены вход 15 18 логической единицы, входы 19-22разрядов сумматора 6 нормализации,входы 23-34 разрядов преобразователя 2 количества нулевых старших разрядов в двоичный код, выходы 35-39 20 разрядов сумматора 2 нормализации,выходы 40-49 разрядов преобразователя 2 количества нулевых старших разрядов в двоичный код.Элементы 15-17 памяти реализованына ППЗУ, имеющих следующую кодировку: сдвигателя, выходы 84-99 разрядов сдвигателя,Элементы 50-57 и 70 памяти реализованы на ППЗУ. Элемент 50 памяти имеет следующую кодировку:3 30805 4СО С 4 С 8 СС ПО П 4 П 8 ПС ЕО Е 4 Е 8 ЕС РО Р 4 Р 8 РС 06 80 88 90 98 АО А 8 ВО ВВ СО В 8 ПО П 8 ЕО Е 8 ГО Р 8 07Л08 00 10 20 30 40 50 60 70 80 90 АО ВО СО ПО ЕО РО 09 00 20 40 60 80 . АО СО ЕО 00 20 40 60 80 АО СО ЕО ОА 00 40 80 СО 00 40 80 СО 00 40 80 СО 00 40 80 СО ОВ 00 80 ОО 80 00 80 00 80 ОО 80 00 80 00 80 00 80 ГР ГГ РР РР РГ РР РГ ГР ГР ГР ГГ РГ ГР ГГ ГГ ГР 10-14 15 ГЕ ГЕ РЕ РЕ РЕ РЕ РЕ РЕ РГ РГ РГ ГР РР ГР РР РР РС РС РС РС РП РП РП ГП РЕ РЕ РЕ РЕ ГР РГ РГ ГР 17 Р 8 Р 8 Р 9 Р 9 РА РА РВ РВ . ГС РС РП РП ГЕ ГЕ РР РР 18 РО Р Р 2 ГЗ Р 4 Р 5 Гб Р 7 Р 8 Р 9 РА РВ РС РП РЕ РГ 19 ЕО Е 2 Е 4 Еб Е 8 ЕА ЕС ЕЕ РВ Р 2 Р 4 Рб Р 8 ГА РС РЕ СО С 4 С 8 СС ПО П 4 П 8 ПС ЕО Е 4 Е 8 ЕС РО Р 4 Р 8 РС 1 А 1 В 80 88 90 98 АВ А 8 ВО В 8 СО В 8 ПО П 8 ЕО Е 8 ГО Р 8 1 С 00 10 20 30 40 50 60 70 80 90 АО ВО СО ПО ЕО РО 1 П 00 20 40 60 80 АО СО ЕО 00 20 40 60 80 АО СО ЕО 1 Е00 40 80 СО 00 40 80 СО 00 40 80 СО 00 40 80 СО 1 Р 00 80 00 80 00 80 00 80 00 80 00 80 00 80 00 80 Элемент 51 памяти имеет следующуюкодировку: Значениевходов 0 1 2 3 4 5 6 7 8 9 А В С П Е Р 00 РР РР ГР РГ РР РР РР РР ГГ РГ РР РР РР РР РР ГР 01 РЕ РЕ РЕ РЕ РЕ РЕ РЕ РЕ РР РР РР РР РР РР РР РР 02 ГС РС РС РС РП ГП РП РП РЕРЕ ГЕ РЕ РР РР РР РР 03 Г 8 Р 8 Р 9 Р 9 ГА РА РВ РВ РС ГС РП РП РЕ РЕ РР ГР 04 ГО Р 1 Р 2 РЗ Р 4 Р 5 Гб Р 7 Р 8 Р 9 РА РВ РС РП ГЕ РР 05 Е ЕЗ Е 5 Е 7 Е 9 ЕВ ЕП ЕР Р 1 РЗ Р 5 Г 7 Г 9 РВ РП РР 06 СЗ С 7 СВ СР ПЗ П 7 ПВ ПГ ЕЗ Е 7 ЕВ ЕР ГЗ Р 7 РВ РГ ОС-ОГ 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 005310805 6 07 87 8 Р 97 9 Р А 7 АР ВУ ВР С 7 СР Э 7 ЭР Е 7 ЕР Р РР08 ОР 1 Р 2 Р ЗР 4 Р 5 Р 6 Р 7 Р 8 Р 9 Р АР ВР СР ЭР ЕР РР 09 1 Р ЗР 5 Р 7 Р 9 Р ВР ЭР РР 1 Р ЗР 5 Р 7 Р 9 Р ВР ЭР РР ОА ЗР 7 Р ВР РР ЗР УР ВР РР ЗР 7 Р ВР РР ЗР 7 Р ВР РР ОВ 7 Р РР 7 Р РР 7 Р РР 7 Р РР 7 Р РР 7 Р РР 7 Р РР РР РГ 1 П 1 Р ЗР 5 Р 7 Р 9 Р ВР ЭР РР 1 Р ЗР 5 Р Р 9 Р ВР ЭР РР 1 Е ЗР 7 Р ВР РР ЗР 7 Р ВР РРЗР 7 Р ВР РР ЗР 7 Р ВР РР 1 Р 7 Р РР 7 Р РРЭлемент 52 памяти имеет щую,кодировку:Значениевходов 0 1 2 3 7 Р РР 7 Р РР УР РР 7 Р РР 7 Р РР 7 Р РРследую 4 5 6 7 8 9 А В С Э Е Р 00 00 00 00 ОО ОО 00 00 ОО 00 00 00 ОО 00 00 00 00 01 00 00 00 00 00 ОО ОО 00 01 01 01 01 01 01 01 01 02 00 00 00 ОО 01 01 01 01 02 03 00 00 01 01 02 02 ОЗ 03 04 02 02 02 03 03 03 03 04 05 05 06 06 07 07 04 00 01 02 03 04 05 Об 07 08 09 ОА ОВ ОС ОЭ ОЕ ОР 05 01 03 05 07 09 ОВ ОЭ ОР 11 13 15 17 19 1 В 1 Э 1 Р 06 03 07 ОВ ОР 13 17 1 В 1 Р 23 27 2 В 2 Р 33 37 ЗВ ЗР 07 07 ОР 17 1 Р 27 2 Р 37 2 Р 47 4 Р 57 5 Р 67 бР УУ Р 08 ОР 1 Р 2 Р ЗР 4 Р 5 Р 6 Р УР 8 Р 9 Р АР 09 1 Р ЗР 5 Р УР 9 Р ВР ЭР РР 1 Р ЗР 5 Р ВР СР ЭР ЕР РР 7 Р 9 Р БР ВР РР ОСРР РР РР РР РР РР РР РР РР РР РР РР РР РР РР РР15 РЕ РЕ РЕ РЕ РЕ РЕ РЕ РЕ РР РР РР РР РР РР РР РР 16 РС РС РС РС РЭ РЭ РЭ РЭ РЕ РЕ РЕ РЕ РР РР РР РР 17 Р 8. Р 8 Р 9 Р 9 РА РА РВ РВ РС . РС РЭ РЭ РЕ РЕ РР РР 18 РО Р 1 Р 2 РЗ Р 4 Р 5 Рб Р 7 Р 8 Р 9 РА РВ РС РР РЕ РР 19 Е 1 ЕЗ Е 5 Е 7 Е 9 ЕВ ЕЭ ЕР Р 1 РЗ Р 5 Р 7 Р 9 РВ РЭ РР 1 А СЗ С 7 СВ СР ЭЗ ЭУ ЭВ ЭР ЕЗ .Е 7 ЕВ ЕР ЗР Р 7 РВ РР 1 В 87 8 Р 97 9 Р А 7 АР В 7 ВР С 7 СР Р 7 ЭР Е 7 ЕР Р 7 РР 1 С ОР 1 Г 2 Р ЗР 4 Р 5 Р 6 Р 7 Р 8 Р 9 Р АР ВР СР РР ЕР РГ3 0805 ОА ЗГ 7 Р ВР РР ЗР 7 Г ВР ГР ЗР7 Г ВГ РР ЗГ УГ ВГ ГР ОВ 7 Р ГР 7 Р РР 7 Р РГ 7 Р ГР 7 Р РР 7 Г РР 7 Р ГР 7 Р РР 10-14 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0015 00 00 00 00 00 00 00 00 00 О 01 01 01 О 01 О 16 ОО 00 00 00 01 01 01 01 02 02 02 02 03 .03 ОЗ 03 17 00 00 01 О 02 02 ОЗ 03 04 04 05 05 06 06 07 07 18 00 01 02 03 04 05 06 07 07 09 ОА ОВ ОС ОР ОЕ ОР 19 01 03 05 07 09 ОВ ОЬ ОР 11 13 15 17 19 1 В 1 Ь 1 Р 1 А 03 07 ОВ ОР 13 17 18 1 Р 23 2 У 2 В 2 Р 33 37 ЗВ ЗГ 1 В 07 ОГ 17 1 Р 27 2 Р 37 ЗГ 47 4 Р 57 5 Р 67 6 Р 77 УР 1 С ОГ 1 Р 2 Г ЗГ 4 Р 5 Р 6 Г 7 Р 8 Г 9 Р АР ВР СР ПГ ЕГ РР 1 Ь 1 Р ЗР 5 Р 7 Р 9 Г ВГ ЬР ГГ 1 Р ЗГ 5 Г 7 Р 9 Р ВР ПР РР 1 Е ЗР 7 Р ВР РР ЗР 7 Р ВР РР ЗР 7 Р ВР РР ЗГ 7 Р ВР РГ 1 Р 7 Р РР 7 Р РР 7 Р ГР 7 Р РР 7 Р ГР 7 Г ГР 7 Р ГР 7 Г РГ Элемент 53 памяти имеет следующую кодировку: Значе;ниевходов 01 2 3 4 5 6 7 8 9 А В С 0 Е Р 00 РГ РР ГР РР РР РГ РР РР ГГ ГР РГ РР РР ГР ГГ ГР 01 РЕ РЕ РЕ РК РЕ ГЕ ГЕ РЕ РГ, РР РР РР РР РР ГГ РР 02 РС РС РС ГС ГЮ ГЬ ГЬ ГЬ РЕ РЕ РЕ РЕ ГР ГР РГ ГР 03 Р 8 Р 8 Р 9 Р 9 РА РА РВ РВ РС РС ГП РЬ РЕ РЕ ГР РГ 04 РО Г 1 Г 2 ГЗ Р 4 Р 5 Рб Р 7 Р 8 Г 9 ГА РВ РС ГЬ РЕ РР 05 ЕО Е 2 Е 4 Еб Е 8 ЕА ЕС ЕЕ РО Р 2 Р 4 Рб Р 8 РА РС, РЕ 06 СО С 4 С 8 СС ЬО Ь 4 Р 8 ЬС ЕО Е 4 Е 8 ЕС РО Р 4 Р 8 РС 07 80 . 88 90 98 АО А 8 ВО В 8 СО С 8 ЬО Ь 8 ЕО Е 8 РО Р 8 08 00 10 20 30 40 50 60 70 80 90 АО ВО СО ЬО ЕО РО 09 00 20 40 60 80 АО СО ЕО 00 20 40 60 80 АО СО ЕО ОА 00 40 80 СО 00 40 80 СО 00 ОВ 00 80 00 80 00 80 00 80 00 40 80 СО 00 40 80 СО 80 00 80 00 80 00 80 ОС-ОР ГГ РГ ГГ ГГ РР РР РГ РГ РГ ГГ ГР РР РГ ГГ ГР ГР1310805 1000 00 ОО 00 00 00 00 ОО 00 00 00 00 00 00 00 00 РГ РР РР РР РР РР РР РР РР РР ГР РР РГ ГР ГР РУ 15 РЕ РЕ РЕ РЕ РЕ РЕ РЕ ГЕ РР РР РР РР РР РГ РР ГГ 16 РС РС РС РС РП РП РП РП РЕ РЕ РЕ ГЕ ГР ГГ РР РГ 17 Р 8 Р 8 Р 9 Р 9 РА РА РВ РВ РС РС РП РП РЕ ГЕ РР ГР 18 РО Р 1 Р 2 ГЗ Р 4 Р 5 Рб Р 7 Р 8 Г 8 ГА РВ РС ГП РЕ РР 19 РО Р 2 Р 4 Рб Р 8 ГА РС РЕ РО Р 2 Р 4 Рб Р 8 РА РС ГЕ 1 А РО Р 4 Р 8 РС РО Р 4 Р 8 ГС РО Р 4 Р 8 РС РО Р 4 Г 8 РС 1 В , РО Р 8 РО У 8 РО Р 8 РО РЯ РО Р 8 УО Р 8 РО Р 8 ГО ГЯ 1 ПР РО РО РО РО ГО РО РО РО РО РО УО РО РО РО РО ГО Элемент памяти 54 имеет следующуюкодировку: 0 1 2 3 4 5 б 7 8 9 А В С П Е Р 00 РР РР РР РР РР РР РР ГР РР ГГ РР РР РР РР РР РУ 01 РЕ РЕ РЕ РЕ 02 РС РС РС РС 03 РЯ Р 8 Г 9 Р 9 РА РА РВ РВ ГС РС ГП РП РЕ РЕ РР ГР 04 РО Р 1 Р 2 РЗ Р 4 Р 5 Рб Р 7 Р 8 Р 9 РА РВ РС РП РЕ РГ 05 Е 1 ЕЗ Е 5 Е 7 Е 9 ЕВ ЕП ЕР Р 1 РЗ Р 5 Р 7 Р 7 РВ РП РР Об СЗ С 7 СВ СР ПЗ П 7 ПВ ПР ЕЗ Е 7 ЕВ ЕР РЗ . Р 7 РВ ГР 07 87 8 Р 97 9 Р А 7 АР В 7 ВР С 7 СГ П 7 ПР Е 7 ЕР Р 7 РГ 08 ОР 1 Р 2 Р ЗР 4 Р 5 Р 6 Г 7 У 8 Р 9 Г АГ ВР СГ ПР ЕГ РР 09 1 Р ЗР 5 Р 7 Р 9 Р ВГ ПГ РР 1 Р ЗР 5 Р 7 Р 9 Г ВР ОА ЗР 7 Р ВР РГ ЗР 7 Р ВР РГ ЗР 7 Р ВР РР ЗГ 7 Г ВР РР ОВ 7 Г РР 7 Р РГ 7 Р РР 7 Р РР 7 У РГ 7 У РР 7 Г ГР 7 У РУ ОСРР РР ГР РР РР РР РР РГ РР ГР РР РР ГУ РР РУ РГ 15 РЕ РЕ РЕ РЕ РЕ РЕ РЕ РЕ РР РУ ГР РР УР ГУ ГР УГ 16 ГС РС РС РС РП РП РП УП ГЕ ГЕ РЕ ГЕ РР РГ РР ГГ 17 РЯ Р 8 Р 9 Р 9 ГА РА РВ РВ РС РС РП РП РЕ УЕ УР УУ ОС-ОР 10-14 Значениевходов РЕ РЕ РЕ РЕ РР РГ ГР РУ УР УР РР РУ ГР РП РП РП ГЕ РЕ РЕ РЕ РР РР РР РР1310805 18 РО Р 1 Р 2 РЗ Р 4 Р 5 Гб Р 7 Г 8 Р 9 РА РВ РС РР РЕ РР 19 Г 1 РЗ Р 5 Р 7 Г 9 РВ РР РР 1 А РЗ Р 7 РВ РР ГЗ Р 7 РВ ГР 1 В Р 7 РР Р 7 РР Р 7 РР Г 7 ГР Р 7 РР Р 7 РР Р 7 1 СГ РР ГР РР РР РР РР РГ РР РР ГР ГР РР РР РГ РР РР Элемент 55 памяти имеет следующую .кодировку: ЗначениевходОв 0 1 2 3 4 5 6 7 8 9 А В С В Е Р 00 00 00 00 ОО 00 00 00 00 00 00 00 00 00 00 00 00 01 00 00 00 00 00 00 00 00 01 01 01 01 01 01 01 01 02 00 00 00 00 01 01 01 01 02 02 02 02 03 03 03 03 03 00 00 01 01 02 02 03 ОЗ 04 04 05 05 06 06 07 07 04 00 01 02 03 04 05 06 07 08 09 ОА ОВ ОС ОП ОЕ ОР 05 01 03 05 07 09 ОВ ОР ОР 11 13 15 17 19 1 В 10 1 Р 06 03 07 ОВ ОР 13 17 1 В 1 Р 23 27 2 В 2 Р 33 37 ЗВ ЗР 07 07 ОР 17 1 Р 27 2 Р 37 ЗР 47 4 Р 57 5 Р 67 6 Г 7 Г 08 ОР 1 Р 2 Р ЗР 4 Р 5 Р 6 Р 7 Р 8 Р 9 Р АР ВР СР 0 Р ЕР ГР 09 1 Г ЗР 5 Р Р 9 Р ВР ЭГ ГР 1 Г ЗР 5 Р 7 Р 9 Р ВР ВР РР ОА ЗР 7 Р ВР РР ЗР 7 Р ВР ГР ЗР 7 Р ВР РР ЗР Р ВГ РГ ОВ 7 Р РР 7 Р РР 7 Р РР 7 Р РР 7 Р РР 7 Р РР 7 Р РР 7 Г РР ОС-ОЕОР РР РР РР РР РГ РР РР РР ГР РР РР РР РР РР РР 00 ГО РО РО РО ГО РО РО РО РО РО РО РО РО РО РО 00 РО РО РО РО РО ГО РО РО РО РО ГО ГО РО РО РО РО 15 РО РО РО РО РО РО РО. РО Р 1 Р 1 Р 1 Г 1 Р 1 Г 1 Г 1 Р 1 16 РО РО РО РО Р 1 Р 1 Р 1 Р 1 Р 2 Р 2 Г 2 Р 2 РЗ РЗ ГЗ РЗ 17 РО РО Р 1 Р 1 Г 2 Р 2 РЗ РЗ Г 4 Р 4 Р 5 Р 5 Рб Рб Р Р 18 РО Р 1 Р 2 РЗ Г 4 Р 5 Гб Р 7 Р 8 Р 9 РА РВ РС РР ГЕ РР 19 Р 1 РЗ Р 5 Г 7 Р 9 РВ РВ РГ Р 1 РЗ Р 5 Р 7 Р 9 РВ РП РР 10-11 12-14 Р 1 РЗ Р 5 Р 7 Р 9 РВ ГВ РРРЗ Р 7 ГВ ГР РЗ Г 713 1310805РЗ Г 7 ГЬ РГ РЗ Р 7 РВ РГ РЗ Р 7 РВ 14 ГЗ Р 7 1 А 1 В Р 7 РР Г 7 РР Р 7 РР Р 7 РР Г 7 РР Р 7 РР Г 7 РР Р 7 РР ГР РР РР РР РР РР РР РР РР РР РР РР РР ГР РР РР 1 АЕ 1 Г РР ГР РР РР РР РР РР РР РР РР РР РР РР ГР РР 00 Значениевходов 0 1 2 3 4 5 6 7 8 9 А В С П Е Р ГР ГР РР РР 00 ГР ГР ГР РР РР РР ОО РР ГР РР РР РР РР ГР РР ГР ГГ ГР РР РР 1 РР РГ РГ РГ РР ГР РР 7 8 9 А В С П Е Р 0 00 РО 00 РО РР РР РР РР РР РР 00 РО РР РР РР РР 1 ГР РР РР РР РР РР РР ГР РР РГ РГ РР РР РР РР РР7 8 9 А В С П Е Р 0 00 00 00 00 08 08 08 08 2 А 2 В 2 В 2 В АП АП АП АП 1 ВР ВР ВР ВР Р 1 Г 1 Р 1 Р 1 С 2 С 2 С 2 С 2 04 04 04 04 Элемент 56 памяти имеет следующуюкодировку: Элемент 57 памяти имеет следующуюкодировку Значение,входов 0 1 2 3 4 5 6 ЗОЭлемент 70 памяти имеет следующуюкодировку:1 Значе"ниевходов 0 1 2 3 4 5 6 Устройство для нормализации двоичных чисел.(фиг, 1) работает следующим образом.При представлении входной величины в формате с фиксированной запятой на вход 9 задания режима подается уровень логического нуля, при этом старшая тетрада входной величины изображает старшие разряды значения двоичного числа, которое подается на коммутатор 1 и с выхода коммутатора 1 поступает на информационный вход сдвигателя 3 и на вход преобразователя 2где определяется количество старших разрядов входной величины, которые равны нулю, и вырабатывается информация о величине сдвига, а сумматор 6 выдает информацию о величине порядка, который получает ся в результате сдвига. Информация о величине сдвига поступает на один вход сумматора 5, на другой вход которого поступает с входа 11 заданная ненормированность выходной величины. На выходе сумматора 5 получается информация о величине сдвига с учетом заданной ненормированности, которая поступает на вход величины сдвига сдвигателя 3.Информация о величине порядка в результате сдвига двоичного числа поступает с преобразователя 2 на один вход сумматора 4 и суювруется с поступающей на другой его вход величиной постоянного порядка нормализованной величины с входа 8 уст 15 1310805ройства. На выходе 13 формируетсяполныи порядок двоичного числа посленормализации.Сдвигатель 3 в зависимости отуправляющих величин на его управляющих входах сдвигает поступающее наего информационный вхоц двоичное число в ту или иную сторону, и на выходе12 формируется мантисса нормализованного двоичного числа,10При представлении входной величины в формате с плавающей запятой навход 9 задания режима подается уровень логической единицы, при этомстаршая тетрада входной величиныизображает ее порядок, а остальныететрады - мантиссу. Это двоичное число через коммутатор 1 и блок 7 элементов И поступает на преобразователь2. Дальнейшая работа устройства аналогична его работе при первом режиме, а порядок выходной нормализованной величины получается путем алгебраического суммирования порядка входной величины (старшая тетрада двоичного числа), поступающего с блока 7элементов И, с величиной порядка,определенной вследствие нормализациина сумматоре 6, выходная величина которого суммируется с постоянным порядком входной величины с входа 8устройства сумматором 4 порядков, врезультате чего получается полныйпорядок нормализованного двоичногочисла. 35Выходная величина устройства длянормализации двоичных чисел такжеможет быть представлена в двух формах: с Фиксированной и плавающейзапятой. При наличии на входе. 10 задания режима сигнала логического нуля старшая тетрада выходной величины.выхода 12 устройства изображает старшие разряды нормализованного числа,а при сигнале, равном логической единице на этом входе, старшая тетрадаизображается единицами для возможности подключения при необходимостипосредством монтажного ИЛИ, а остальные тетрады изображают мантиссу нормализованного числа.В преобразователе 2 анализ нулейвходной величины выполняется потет-.радно. Тетрадные анализаторы, построенные на элементах 15-17 памяти,работают одинаково: определяют место старшей значащей цифры в тетрадев виде двухразрядного кода и его обратного и выдают разрешение .на включение следующего анализатора (выходы 48 и 49), если в анализируемой тетраде все нули. Общий сигнал о месте первой значащей цифры получается путем монтажного ИЛ 1 выходов элементов 15-17 памяти.Величина, указывающая на количество старших нулей в двоичном числе (выходы 40, 41, 44 и 45), поступает на первый вход сумматора 5, а обратная ее величина (выходы 42, 43, 46 и 47) поступает на входы сумматора 6, где суммируется с порядком входной величины, который подается на входы 19-22. В сдвигателе 3 (фиг.3) элементы 50-55 памяти выполняют сдвиг четырехразрядного кода, поступающего из коммутатора 1 на входы 58-69 в обе стороны, управляемые кодами величин сдвига, формируемых сумматором 5, которые подаются на входы 79- 83 и на входы элемента 70 памяти, вы" ходами элемента 70 памяти, которые подаются на входы 71-78, и вторым входом 10 задания режима. Элементы 56 и 57 памяти являются вспомогательными для обеспечения сдвига вправо. Выходная сдвинутая величина получается объединением посредством монтажного ИЛИ выходов 84-91 - младшие разряды и 92-99 - старшие разряды.В предлагаемом примере выполнения ,устройства величины представлены в :следующем виде.Вход 11 ненормированности представляется в обратном двоичном коде. Вход 8 постоянного порядка представляется знаком (старший разряд) и величиыой, причем если знаковый разряд равен нулю, тогда величина порядка отрицательна и представляется в дополнительном двоичном коде, если знаковый разряд равен единице, величина порядка положительна и представляется в прямом двоичном коде. Такая же Форма представления принята для порядка входного двоичного числа, когда он изображается старшей тетрадой при режиме в форме с плавающей запятой и для полного порядка выходной величины после ее нормализации.формула изобр ет енияУстройство для нормализации двоичных чисел, содержащее коммутатор, преобразователь количества нулевых