Устройство для сопряжения микроэвм с внешним устройством

СОЮЗ СОВЕта ВиСОЦИАЛИСТ ИЧЕСКРЕСПУБЛИК 7 19 1 4 0 06 Г 13/ ОС ЕНИ У 2о, С,Н, Тк о,Харч ен 1 КРО аст ики АРСТВЕННЫЙ КОМИТЕТ СССРЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБР АВТОРСКОМ,Ф СВИДЕТЕЛЬСТ(57) Изобретениеавтоматики и вычи идетельство СССР Р 3/04, 1978. тельство СССР Р 3/04, 1978. ДЛЯ СОПРЯЖЕНИЯ М ОЙСТВОМ тносится к обл лительной техни может быть использовано в системах обработки данных для управления обменом между внешним устройством и микроЭВМ. Целью изобретения является расширение класса решаемых задач путем обеспечения дополнительных режимов работы устройства. Цель достигается тем, что в устройство, содержащее блок синхронизации, блок ввода-вывода, тактовый генератор, два регистра информации и блок де,шифрации управляющей информации, введены регистр состояния, мультиплексор, триггер режима, коммутатор и два элемента И. 6 ил., 1 табл.ставитель В. хред Н.Олейн либ Корректор Н. Король Редактор Л, Пчолинск Зака Производственно-полиграФическое предприятие, г. Ужгород, ул, Проектная,/48 Тираж РНИИПИ Государственн по делам изобретен 1)3035, Москва, Ж670 Подпго комитета СССРий и открытий Раушская наб., д. ч, Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах обработки данных для управления обменоммежду внешним устройством и микропроцессорной ЭВМ.Цель изобретения - расширениекласса решаемых задач за счет обеспечения дополнительных режимов работы устройства.На фиг. 1 приведена блок-схемаустройства; на фиг. 2-6 - Функциональные схемы блока синхронизации,блока ввода-вывода, тактового ге 15нератора, регистра состояния и дешифратора управляющей информации.1Устройство содержит блок 1 синхронизации, блок 2 ввода-вывода, тактовый генератор 3, первый 4 и второй 5 регистры информации, регистр6 состояния, блок дешифрации 7,управляющей информации, мультиплексор8, триггер 9 режима, коммутатор О,второй 11 и первый 12 элементы И, 25шины группы информационных входоввыходов 13 блока 2, адресно."управляющие шины 4 микроЭВМ, группу выходных информационно-управляющих шин 15,группу входных информационно-управляющих шин 16 внешнего устройства,шины 17 синхронизации и пребываниямикроЭВМ, вход 18 управления выводоминформации, шины 19 группы входов,линию 20 входа управления вводом ишины 2 группы выходов блока 2,линию 22 выхода останова, линии 23,24 и 25 третьего, второго и первого25 выходов управления обменом блока1, линии 26 и 27,1 первого входа останова и входа пуска тактового генератора 3, линию 27.2 выхода записимаски блока 7, линии 28.1 и 28.2 первого и второго выходов тактового генератора 3, линии 29 и 30 группы выходов и выхода старшего разряда регистра 4, линии 31 и 32 группы выходов и выхода старшего разряда регистра 5, линии 33 и 34 третьей и первойгрупп информационных входов, линии35 первой группы выходов, линию 36выхода запроса прерывания, линии 37и 38 второй группы информационныхвходов и второй группы выходов регистра 6, линии 39-41 входов собственного адреса, выдачи и приема инФормации блока 7, линию 42 входа запроса обмена блока 7, линии 43-49 вы, ходов управления контролем и рабочим режимом первого и второго выходов уп.равления приемом информации, выходаответа и первого и второго выходовуправления диаграммой синхронизацииблока 7, информационную линию 50 шин15, лицмо 51 нулевого выхода триггера9 и информационную линию 52 шин 16.Блок 1 синхронизации состоит изсчетчика 53, первого 54 и второго 55триггеров, первого 56, второго 57 итретьего 58 элементов И, первого 59и второго 60 элементов ИЛИ, первого6 и второго 62 формирователей импульсов (одновибраторов), генератора 63 кода "Шестнадцать" и выходов64 счетчика 53.Блок 2 ввода-вывода образуют первый 65 и второй 66 узлы магистральныхусилительных элементов. Тактовыйгенератор 3 выполнен на триггере67, генераторе 68 тактовых импульсов и элементе ИЛИ 69,,Регистр 6 состояния образуют регистр 70, состоящий из разрядов 70.170.5, первый 71, второй 72 и третий73 элементы И, элемент ИЛИ 74, шифратор 75, входы первого 76.1 и второго 76.2 разрядов группы входов 34,выходы первого 77.1 - третьего 77.3разрядов группы входов 35, входы первого 78.1 и второго 78.2 разрядовгруппы входов 33 и выходы четвертого79.1 и пятого 79,2 разрядов группывыходов 35.Блок 7 дешифрации управляющей информации содержит первый дешифратор80, второй дешифратор 81, группу 82эпементов И, включающую элементы И82.1-82.7, элемент И 83,первый 84,второй 85, третий 86, четвертый 87и пятый 88 элементы ИЛИ, формирова -тель 89 импульса (одновибратор), первый 90 и второй 91 элементы задержки,первый 92.1 - одиннадцатый 92,1выходы дешифратора 80 и выходы первого 93.1 - четвертого 93.4 разрядовгруппы выходов 37 блока 7,1Устройство предназначено для сопряжения микроЭВМ с внешним устройством (объектом контроля). При этомпредполагается, что Формат кода данных микропроцессора микроЭВМ, например, байт, меньше, чем формат кодаданных внешнего устройства. Согласно описанию устройства предполагается разрядность кода данных внешнегоустройства два байта шестнадцатьразрядов). Кроме того, объект контро 1283780ля может осуществлять обмен только в последовательном коде, Таким образом, устройство обеспечивает обмен даннымн между микропроцессором ивнешним устройством, например объектом контроля, асинхронно. Предполагается также, что логика управления интерфейсом и логика квинтирования построены, например, для микропроцессора типа К 580, причем микропра- Щцессор после обращения к данному устройству переходит в состояние ожидания до получения сигнала Ответс линии 47, который инициирует восстановление состояния готовности 15микропроцессора, в результате чего он переходит к следующему такту своего машинного цикла. Этим обеспечивается согласование работы микропроцессора и данного устройства. 20 Блок 1 синхронизации предназначен для управления диаграммой обмена, счетчик 53 - для отсчета числа разрядов последовательного кода в 5 процессе обмена и контроля Функционирования устройства. На выходах 64.1 и 64.2 появляются сигналы при поступлении на счетный вход по линни 28.1 шестнадцатого н тридцать второго импульсов соответственно, Триггер 54 в единичном состоянии задает режим выдачи на объект последовательного кода по инициативе микропроцессора. Триггер 55 в единичном35 состоянии разрешает прием последовательного кода через коммутатор 10 в регистры 4 и 5. Генератор 63 кода "Шестнадцать" ,предназначен для установки счетчика 53 в состояние, соответствующее поступлению шестнадцатого тактового импульса, Блок 2 ввода- вывода осуществляет подключение шин 19 выходов 211 к магистрали 1 входамвыходам) 13. Тактовый генератор 3 45 предназначен для выработки последовательности тактовых импульсов на линию 28,1, а также для выдачи сигнала блокировки на линию 28.2 на элементы И 82, 1-82.7 и 83 блока 7. Этот сигнал запрещает восприятие команды от микропроцессора, если устройство осуществляет обмен с объектом и находится в режиме контроля. Таким образом, укаэанный сигнал обеспечивает защиту устройства от ошибок в программе обмена. Регистры 4 и 5 предназначены для приема и.хранения первого и второго байтов информации соответственно, Использование двухрегистров обусловлено несовпадениемформатов данных для обмена с микропроцессором (байт) и с объектом (двабайта). Регистр 6 состояния (фиг,5)служит для хранения слова состоянияустройства в процессе функционирования. Единичное, состояние разрядов70.1, 70.2 и 70.3 соответствует мас"кированню программы и признакам готовности младшего и старшего байтовинформации в регистрах 4 и 5, Разряды 70,4 и 70.5 регистра 70 предназначены для хранения кода режимаФункционирования для передачи егочерез группу выходов 16 на объектуправления. С выхода 77,2 при отсутствии признака маскирования снимается сигнал готовности младшего истаршего байта информации. Линия36 используется для выдачи сигналапрерывания в микропроцессор, Микропроцессор может взаимодействоватьс предлагаемым устройством в син-,хронном или асинхронном режимах.Прн этом синхронное взаимодействиеосуществляется путем обращения микропроцессора к устройству, что может выполняться с предварительнойпроверкой слова состояния путем считывания его нз регистра 6 или безнее. Однако при такой дисцилиневзаимодействия снижается производительность системы в целом, так какнеобходимы затраты времени на анализслова состояния или возможно появление связывающей блокировки (ожидание)микропроцессора на данном устройстве до перехода его в состояние готовности к обмену с микропроцессором(снятие сигнала с пинии 28.2). Приасинхронном взаимодействии иницииатором взаимодействия является устройство, вырабатывающее сигнал прерывания на линию 36. Блок 7 дешифрацииуправляющей информации предназначендля формирования сигналов настройкиэлементов и узлов устройства на соответствующий режим функционирования.Выходы 92.2 и 92.3 управляют черезлинии 34 мультиплексором 8 в соответствии со следующей таблицей,Приведенная таблица отражает и алгоритм Функционирования мультиплексора 8.Элемент ИЛИ 86 предназначен для формирования сигнала "Ответ" в микропроцессор, который свидетельствует5о, выполнении предписываемой кодом на входах П, А, В, С,и Е дешифратора 80 операции. Этот сигнал задерживается элементом 91 задержки на время, равное максимальной длительности операций, задаваемых соответствующи" ми сигналами на входах элемента ИЛИ 86, Элемент ИЛИ 87 предназначен для формирования сигнала рабочих режимов на линии 44 блока 7. Элемент ИЛИ 88 формирует на линии 27.1 сигнал включения тактового генератора 3. Элемент 90 задержки предназначен для задержки начала обмена с объектом, инициируемого сигналом с выхода одновибратора 89, на время записи в счетчик 53 кода с выхода генератора 63. Триггер 9 предназначен для задания режима контроля (единичное состояние) или рабочих режимов (в нулевом состоянии)устройство может функционировать в следующих режимах:прием параллельного кода младше" го байта информации от микропроцессораприем параллельного кода старшего байта информации от микропроцессора;выдача параллельного кода младшего байта информации в микропроцессор;выдача параллельного кода старшего байта информации в микропроцессор;выдача слова состояния устройствав микропроцессор;режим самоконтроля устройства;выдача на объект управления последовательного кода с автоматическим приемом кода реакции объекта (или квитанции, в зависимости от специфики объекта управления);выдача на объект управления последовательного кода по инициативе микропроцессора;прием последовательного кода от объекта управления по инициативе микропроцессора;прием последовательного кода от объекта управления по инициат 1 иве объекта управления;запись в регистр состояния б маски программы,Рассмотрим функционирование устройства в первом режиме, в котором необходимо осуществить запись данных с шин 13 (Фиг. 1) в регистр 5 младшего байта информации. В исходном состоянии все элементы памяти устройства находятся в нулевом состоянии (цели начальной уста- м 6новки не показаны). На шины 14 поступает от микропроцессора адреснаяинформация. Сигналы на линиях 39,поступающие на группу входов дешифратора 81, который определяет собственный адрес устройства, разрешают работу дешифратора 80. На входыА, В и С дешифратора 80 поступаеткод реализуемой операции, который11 10 совместно с сигналом "Выдача , поступающим по линии 41, определяет реализуемый режим. В данном случае возбуждается выход 92.5 дешифратора 80.Поскольку триггер 67 ( Фиг.4) нахо дится в нулевом состоянии, элементИ 82.2 сигналом с линии 28.2 открыти, следовательно, выдается в линию46 сигнал, который поступает на входы регистра 5 (Фиг. 1), в результате .20 чего осуществляется запись в негоинформации с шин 21. Через блок 2осуществляется передача байта информации через открытый сигналом налинии 20 узел бб на шины 21. Одно временно с этим сигнал с выхода элемента И 82,2 поступает через элементИЛИ 86 на элемент задержки 91, который через промежуток времени, необходимый для выполнения рассматри ваемой операции, Формирует сигнал"Ответ", микропроцессор переходитв состояние готовности из состоянияожидания, в котором он находитсяпосле выдачи данных на шины 14, ипродолжает функционирование по своейпрограмме.Если устройство находится в одномиз режимов обмена с объектом управ пения (включен генератор 68) и соответственно триггер 67 находится вединичном состоянии, то нулевым потенциалом в линии 28,2 элементы И82 (Фиг, б) закрыты. Поэтому сигнал 45 "Ответ" не Формируется через элементИЛИ 86 и элемент 91 задержки, вследствие чего микропроцессору не разрешается осуществлять выдачу данныхв устройство и он находится в состоя нии ожидания до завершения обменас объектом управления. Такое решениепозволяет упростить программы обмена данными микропроцессора за счеттого, что устраняется необходимость 55 программно проверять состояние готовности устройства к обмену с микропроцессором по состоянию регистра бпри последовательном обмене большимимассивами информации, например лере1283780,даче от микропроцессора последовательности иэ двух или более шестнадцатиразрядных кодов в объект управления, Кроме того, такая дисциплина повышает надежность передачи данных, так как исключает искажение передаваемой в объект управления информации иэ регистров 4 и 5 в результате одновременного приема в эти же регистры данных с шин 13. 10Второй режим функционирования устройства отличается от первого тем, что прием информации осуществляется в регистр 4, Для этого на входы А, В и С дешифратора 80 поступает код, определяющий возбуждение выхода 92.6 и, следовательно, срабатывание элемента И 82.3, который по линии 45 управляет приемом данных в регистр 4. В остальном работа устройства в 20 данном режиме не отличается от описанного для первого режима.В третьем (четвертом) режиме осуществляется выдача кода младшего (старшего) байта данных из регистра 54) через мультиплексор 8 и блок 2 на шины 13. Для этого аналогично описанному:на линии 39 поступает информация, содержащая собственный адрес устройства, разряды которого 30 подаются на входы дешифратора 81, а также по входам разрядов А, В и С - код реализуемой операции, который совместно с сигналом "Прием , поступающим по линии 40, определяет реализуемый режим. При этом дешифратор 80 срабатывает по выходу 92.2 (92.3), сигнал с которого через элемент ИЛИ 84 и открытый в случае готовностиустройства аналогично описанному) 40 элемент И 82.6 поступает на линию 18 и далее на управляющий вход узла 65, формируя тракт передачи данных с линий 31 (29) регистра 5(4) через мультиплексор 8, управляемый соот ветствующим кодом настройки на линиях 34 (фиг.6), шины 9 мультиплексора 8 и узел 65 на шины 13. Кроме того, одновременно выходной сигнал элемента 82.6 через элемент ИЛИ 86 50 и элемент 91 задержки формирует сигнал Ответ", который аналогично описанному поступает на линию 47. При передаче в микропроцессор младшего (старшего) байта данных сигналом с 55 выхода 92.2 (92.3), поступающим на вход 76.1 (76,2)(фиг. 5) разрешается запись 0 в соответствующий разряд регистра 70. В результате этого снимается сигнал с линии 36 запроса прерывания (выхода 77.3).Пятый режим работы устройства предназначен для выдачи слова состояния устройства по команде микропроцессора. Слово состояния устройства содержится в регистре 70 (фиг.57 и определяется состоянием соответствующих разрядов 70.1, 70.2 (70,3), маски прерывания готовности младшего старшего) байта данных, а также кода режима взаимодействия с объектом управления, который определяется состоянием разрядов 70.4 и 70.5.В данном режиме начальная стадия включения устройства в работу происходит аналогично описанному для третьего режима. Отличие состоит в том, что на входы А, В и С дешифратора 80 поступает код, который совместно с сигналом на линии 40 возбуждает выход 92.1 дешифратора 80. Поэтому на линии 34 из блока 7 поступает нулевой код, настраивающий мультиплексор 8 на передачу данных с линий 35, аналогично описанному для третьего (четвертого) режима. При этом аналогично описанным режимам формируется сигнал ответа на линии 47, при получении которого микропроцессором снимаются сигналы с шин 14. В режиме самоконтроля осуществляется проверка работоспособности средств обмена с микропроцессором, синхронизации и обмена информацией с объектом управления. Для реализации этого режима аналогично описанному для первого и второго режимов осуществляется запись в регистры 4 и 5 специального кода с шин 3.В качестве специального контрольного кода может быть выбран, например, или единичньй код "111", который позволяет по инверсии его разрядов проверить пропадание тактовых импульсов,или шахматный код "0101", или другой заданньй код. После записи контрольного кода в регистры 4 и 5 на линии 39 поступает код, разряды А, В, С, а также сигнал по линии 41, определяющий переход в режим самоконтроля устройства. При этом возбуждается выход 92,4 дешифратора 80, сигнал с которого через элемент И 82.1 поступает на линию 43. Но этому сигналу триггер 9 устанавливается в единичное состояние, от 1283780 1 ОСигнал с выхода 64,2 через форми рователь 62 фиг. 2) поступает на вход элемента ИЛИ 59 и через него устанавливает счетчик 53 и триггер 67 в нулевое состояние. После этого2 генератор 68 выключается. Одновременно сигнал с выхода формирователя 62 устанавливает в единичное состояние разряды 70.2 и 70.3 регистра 70 фиг. 5). В результате этого формируется сигнал запроса прерывания на линии 36, который поступает через шины 17 в магистраль системы и сигнализирует о завершении выполнения самоконтроля.Далее микропроцессор аналогично 55 описанному для третьего и четвертого режимов осуществляет прием информа- ции из устройства и сравнение контрольного кода с эталонныи. В случае крывая коммутатор 10 для прохождения тактовых импульсов с лилии 28,1 и информационных импульсов с выхода элемента И 11. Кроме того, по сигналу с выхода элемента И 82.1 через элементы ИЛИ 86 и элемент 91 задержки аналогично описанному формируется сигнал "Ответ", а также через элемент ИЛИ 88 формируется сигнал на линии 27.1. Этот сигнал устанав- Ю левает в единичное состояние триггер 67, который включает генератор 68 тактовых импульсов, чачинающий формирование на линии 28.1 последовательности тактовых импульсов, которые поступают на соответствующие входы элементов И 11, коммутатора 10, на входы синхронизации сдвига С 1 регистров1 Ю 4 и 5, а также на счетный вход +1 счетчика 53 блока 1. При этом сигнал 20 с линии 32 через элемент И 11 и коммутатор 10 поступает на информационный вход последовательного кода Е 1 регистра 4. По тактовому сигналу на входах С 1 регистров 4 и 5 происходит25 сдвиг информации в них на один разряд в сторону старших разрядов и запись в младший разряд регистра 5.Указанные действия осуществляются до появления сигнала на выходе 64.2 ЗО счетчика 53, который соответствует тридцать второму тактовому импульсу генератора 68 с момента включения в данном режиме. К этому моменту происходит двукратная полная регенера ция первоначального содержимого (контрольного кода) в регистрах 4 и 5 устройства.1 их совпадения устройство считается работоспособным, в противном случае бракуется. На этом функционирование устройства в шестом режиме, режиме самоконтроля, завершается.В седьмом режиме происходит выдача последовательного кода из регистров 4 и 5 устройства на объект управления с автоматическим приемом от него последовательного кода реакции или квитанции, в зависимости от специфики объекта управления).Предположим, что в регистрах 4 и 5 устройства находится шестнадцатиразрядный код информации, который необходимо передать на объект. В этом случае аналогично рассмотренным выше режимам управляющая информация поступает по линиям 39 и 41, в результате чего возбуждается выход 92,7 дешифратора 80, сигнал с которого проходит через элементы И 82.4 и ИЛИ 86 и задержки 91 на линию 47, формируя сигнал ответа. Кроме того, через элемент ИЛИ 87 и линию 44 триггер 9 устанавливается (подтверждается) в нулевое состояние, через элемент ИЛИ 88 и линию 27.1 триггер 67 устанавливается в единичное состояние, через выход 93,3 линии 37 шифратор 78 устанавливает разряды 70.4 и 70.5 регистра 70 (фиг.5) в состояние, соответствующее коду данного режима. Конструктивными особенностями блока 7 выходами 93,1-93.4) предусмотрена возможность задания на шифраторе 75 четырех различных кодов режимов, которые через линии 38 поступают на шины 16.После установки триггера 67 в диничное состояние включается генеатор 68, который начинает формироание тактовых импульсов на линии 8.1, При этом по каждому тактовомупульсу увеличивается на единицу содержимое счетчика 53 блока 1 и, роме того, осуществляется сдвиг нформации в регистрах 4 и 5 в стороу старших разрядов. Очередной сигнал состояния по линии 32 через элементы И 11 и 2 поступают на линию 52 шины 16 и далее на объект управления. Управление сдвигом информации в регистрах 4 и 5 осуществляется тактовыми импульсами, поступающими с линии 28.1 на входы С 1 регистров 4 и 5.Прием информации объектом управлениясинхронизируется тактовыми импульсами на линии 28.1, которые поступают на элемент И 58, открытый сигналом с нулевого выхода 51 триггера 9, и далее по линии 25 на шины 16 объекта. 5Передача информации в объект продолжается до выдачи генератором 68 шестнадцатого тактового импульса. При этом возбуждается выход 64,1 счетчика 53 и формируется импульс на 10 выходе Формирователя 61, по которому срабатывает открытый нулевыми выходами триггеров 9 и 54 (фиг.2) элемент И 56, который через элемент ИЛИ 60 устанавливает в единиччое состоя ние триггер 55. Сигнал на линии 23 с единичного выхода триггера 55 закрывает элемент И 12 и открывает коммутатор 10 (фиг. 1) для пропуска сигналов реакции (квитанции) объекта 20 по линии 50 с шин 15, Поэтому по семнадцатому и следующим тактовым импульсам происходит запись сигналов реакции по цепи: линия 50 - коммутатор 10 - вход Е 1 регистра 4, Синхронизация выдачи объектом импульсов реакции осуществляется аналогично описанному по сигналам с выхода элемента И 58 блока 1. Указанные действия продолжаются вплоть до приема в регистр 4 шестнадцатого импульса реакции (тридцать второго тактового импульса на линии 28,1), При этом возбуждается выход 64.2 счетчика 53 и на выходе Формирователя 62 выдает ся импульс, который устанавливает в нулевое состояние триггер 55, отключающий коммутатор 10, устанавливает через линию 24 (Фиг. 1) в единичное состояние разряды 70,2 и 70.3 регистра 70 (фиг, 5), формирующего на линии 36 сигнал запроса прерывания, а также через элемент ИЛИ 59 устанавливает в нулевое состояние счетчик 53, триггер 54 и триггер 67, кото-45 рый отключает генератор 68. Далее по соответствующей команде микропроцессора возможна передача принятого в регистры 4 и 5 кода реакции через шины 13 в микропроцессор. 50 В восьмом режиме осуществляется выдача изустройства на объект управления последовательного кода по команде микропроцессора.При этом аналогично описанному происходит прием соответствующего кода управляющей информации с линий 39 и 41, в результате чего возбуждается выход 92,8 дешифратора 80, сигнал с которого через элемент И 82.5 выполняет все действия, инициируемые по сигналу с выхода 92.7, как описано выше. Кроме того, сигналом на линии 49 триггер 54 устанавливается в единичное состояние. В результате этих действий открывается элемент И 57. Дальнейшая работа устройства полностью аналогична описанному для седьмого режима вплоть до шестнадцатого тактового импульса, с приходом которого сигнал с выхода 64.1 через формирователь 61 приводит к срабатыванию элемента И 57. Выходной сигнал ,элемента 5 через элемент ИЛИ 59 выполняет те же действия, которые описаны для седьмого режима. После этого реализация восьмого режима завершается.В девятом режиме осуществляется прием последовательного кода данных объекта управления в регистры 4 и 5 устройства, При этом аналогично описанному дешифратором 80 осуществляется задание девятого режима путем возбуждения выхода 92.10, сигнал с которого через элемент И 82.7 и элемент ИЛИ 85 поступает на формирователь 89, который формирует импульс на линии 48 блока 7, .По этому импульсу происходит запись кода шестнадцать в счетчик 53 с выхода генератора 63, Кроме того, этим же импульсом через элемент ИЛИ 60 триггер 55 устанавливается в единичное состояние, после выполнения этих действий импульс с выхода элемента 90 задержки через элемент ИЛИ 88 поступает на выход блока 7 и устанавливает триггер 67, в единичное состояиие, включая генератор 68. На линии 27.1 начинается выдача тактовых импульсов. Далее реализуются действия, описанные для седьмого режима, начиная после момента выдачи сигнала с выхода 64.1 счетчика 53, т,е. осуществляется последовательный прием информации с линии 50 устройства в регистры 4 и 5.Десятый режим работы устройства предназначен для приема последовательного кода данных от объекта управления по инициативе объекта управления. В этом случае сигнал инициирования начала реализации режима поступает с линии 42 на элемент И 83, 1283780 14который срабатывает при отсутствиисигнала блокировки на линии 28.2 ичерез элементы И 85, ИЛИ 86 и задержки 91 Формирует аналогично описанным режимам сигнал ответа на линии4, Далее по выходному сигналу элемента ИЛИ 85 устройство функционирует так же, как и в девятом режиме,В одиннадцатом режиме осуществляется запись кода маски программы в 10р азряд 70.1, При этом аналогично описанному для предыдущих режимов происходит возбуждение выхода 92.11 дешифратора 80, сигнал с которого через элемент ИЛИ 86 аналогично описанному формирует сигнал ответа и,кроме того, через линию 27.2 открывает элементы И 71 и 72, Код маскипоступает далее с шин 13 через открытый узел 66 на шины 21 блока 2 и 20далее по входам 78.1 и 78,2 записывается в разряд 70,1 регистра 6.При необходимости останова устройства от микропроцессора поступает код, возбуждающий выход 92.9 дешифратора 80, который через линию26 и элемент ИЛИ 69, поступая на нуле в ,вой вход триггера 67, отключает генератор 68, останавливая обмен,Формула изобретенияУстройство для сопряжения микро- ЭВМ с внешним устройством, содержащее блок синхронизации, блок ввода- вывода, тактовый генератор, два регистра информации и блок дешифрации управляющей информации, причем входы собственного адреса, выдачи и приема инФормации блока дешифра ции управляющей информации являются входами устройства для подключения к адресноуправляющим шинам микроЭВМ, первый и второй выходы управления приемом соединены соответственно с 45 входами разрешения записи первого и второго регистров информации, выход останова блока дешифрации управляющей информации соединен с первым входом останова тактового генерато ра, первый выход которого соединен с тактовым входом блока синхронизации и синхровходами сдвига первого и второго регистров информации, группа информационных входов-выходов блока 55 ввода-вывода является группой входов- выходов устройства для подключения к информационным шинам микроЭВМ, а группа выходов - к группам информационных входов первого и второго регистров информации, первый выход управления обменом блока синхронизации является выходом устройства для подключения к группе входных информационно-управляющих шин внешнего устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач путем обеспечения дополнительных режимов работы устройства, в него введены регистр состояния, мультиплексор, триггер режима, коммутатор, первый и второй элементы И, причем выходы управления выводом и вводом информации блока дешифрации управляющей информации соединены соответственно с входами разрешения вывода и ввода блока ввода-вывода, группа информационных входов которого соединена с группой выходов мультиплексора, выходы управления контролем и рабочим режимом блока дешифрации управляющей информации соединены соответственно с единичным и нулевым входами триггера режима, единичный выход которого соединен с первым управляющим входом коммутатора, а нулевой выход - с первым входом первого элемента И и входом рабочего режима блока синхронизации, группа выходов управления выдачей информации блока дешифрации управляющей информации соединена с группой управляющих входов мультиплексора и первой группой информационных входов регистра состояния, первая группа выходов которого соединена с первой группой информационных входов мультиплексора, вторая группа выходов регистра состояния и выход первого элемента И являются выходами устройства для подключения к группе входных информационно-управляющих шин внешнего устройства, выход ответа дешифратора управляющей информации и выход запроса прерывания регистра состояния являются выходами устройства для подключения соответственно к входным шинам синхронизации и прерывания мик- роЭВМ, выходы пуска и записи маски блока дешифрации управляющей информации соединены, соответственно с входом пуска тактового генератора и первым разрешающим входом регистра состояния, первый и второй выходы управления диаграммой синхронизации блока дешифрации управляющей информации соединены с первым и вторым управляющими входами блока синхрониза1283780устройства, третий выход управления обменомблока синхронизациисоединен с инверсным входом первогоэлемента И, группы выходов первогои второго регистров информации сое 5динены соответственно со второй итретьей группами информационных входов мультиплексора, выходы старших ы- разрядов первого и второго регист 10 ров информации соединены соответственно с информационным входом а сдвига второго регистра информациии вторым входом второго элемента И,группа выходов блока ввода-вывода а 15 соедйнена с третьей группой информационных входов регистра состояния. Входы мультиплексора 8, подключаемые к шинам 19 20 92 2 92,3 31 ции, выход останова которого соединен со вторым входом останова тактового генератора, второй выход тактового генератора соединен с входомблокировки блока дешифрации управляющей информации, группа выходов кодарежима которого соединена с второйгруппой информационных входов регистра состояния, второй и третий входы управления обменом блока синхронизации соединены соответственнос вторым разрешающим входом регистрсостояния и вторым управляющим входом коммутатора, выход которого соединен с информационным входом сдвигпервого регистра информации, первыйвыход тактбвого генератора соединенс третьим управляющим входом комму- Выходытатора и первым входом второго элемента И, выход которого соединен свторым входом первого элемента И ипервым информационным входом комму 1татора, второй информационный входкоммутатора и вход запроса обменаблока дешифрации управляющей инфор эмации являются входами устройства 0для подключения к выходным информационно-управляющим шинам внешнего