Устройство для сопряжения электронной вычислительной машины с дискретными датчиками

(71) Московская ордена Ленина городская телефонная сеть(56) 1. Авторское свидетельство СССРВ 377759, кл. Я 06 Р 3/04, 1970.2. Авторское свидетельство СССРВ 830367, кл. Ц 06 Г 3/04, 1979(54)(57) 1,УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫС ДИСКРЕТНЫМИДАТЧИКАМИ, содержащеедва триггера, коммутатор, информационые группы входов которого являютсясоответствующими информационными групами входов устройства, а управляющий вход соединен с адресным входомпамяти состояния датчиков и выходом.первого счетчика, подключенного входом к первому выходу узла синхронизации, вход и второй выход которого соединены соответственно с выходом генератора тактовых импульсови синхронизирующим входом памятисостояния датчиков, подключенной выходом к первому входу схемы сравнения, а информационным входом - квыходу первого, триггера и второмувходу схемы сравнения, согласующийкоммутатор, первый выход которогоявляется выходом устройства, первыйвыход первого триггера подключен ктретьему выходу узла синхронизации,от л и ч а ю щ е е с я тем, что,с целью повышения достоверности егоработы, в него введены шесть эле.ментов И, три элемента ИЛИ, дваэлемента НЕ, третий триггер, регистрвторой счетчик , шифратор форматаслова, память запрета анализа, буферная,память, мультиплексор адреса ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТИРЫЗИИ памяти запрета анализа и мультиплексор адреса буферной памяти, причем выход коммутатора подключен к первому входу первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И,выход которого подключен к второму входу первого триггера, первый и второй контрольные входы коммутатора подключены соотв тственно к первому и второму разрядным выходам регистра, третий и четвертый разрядные выходы кото,рого подключены соответственно к вторым входам первых элементов ИЛИ и И, второй выход узла синхронизации подключен к управляющему входу мультиплексора адреса памяти зайре-н. та анализа и первому входу второго элемента И, третий выход узла синхронизации подключен к первому входу второго триггера, выход которого подключен к первым входам третьего и четвертогь элементов И, а второй Я вход - через память запрета анализа .к выходу мультиплексора адреса памяти запрета анализа, первый - третий входы второго элемента ИЛИ подключены соответственно к выходам четвертого и третьего элементов И и через первый элемент НЕ к выходу третьего элемента ИЛИ, вход которого подключен к выходу первого счетчика, входу пятого элемента И, первому инфор. мационному входу мультиплексора адреса памяти запрета анализа и первому входу шифратора формата слова, выход пятого элемента И соединен с вто рым входом третьего элемента И и через второй элемент НЕ с вторым входом четвертого элемента И, третьи входы третьего и четвертого элементов И соединены соответственно с первым и вторым выходами схеьн сравне.ния, первый выход второго элемента ИЛИ подключен к второму входу второго элемента И, выход которого подклю1084774Мсеанебят рсжин оороса авчикеб 4 Я Раз еиаоаь аачие состояния контрвлируемой ьрраы атчико ЯЮ ЬВВеь текущий адрес считибаемой ячейки бурернои намятьаФныю.Ф 4 Заеать щек иее состояние метки листатскА/рабнымО Считать юмяпи Н 6 Метка лист рабна 7 СФУ считанном етвг брем В считанном а неисарабн ка котюута Выаеднить сеИ ениясия атчик1084774 йащю зреюиел анализ сайчаюе коллЮмируенои г яяы лжами Б 2 Усщино 5 иел рсацн цасносеики 1 Пвюуеиаь с нотки ренен зоеанобцеь ремим иагйосщики 2 Поюучсны соойцсния изменении сослмвам бссзразрсиснныз ЯвеуикоФ из.Р. Ф" бмесм окенчеуслсаие Усеонецеь редин иагностти д б 7 Получивши с неехи ремени Усеаиобиег Мвск йегмюяикиФ ПВдучены сзебисения 6 изменении сосеоянил бссзразреиенныз ЮйюемюФиз 1" О онец Фиг. Ф Составитель В,ВертлибРедактор И.Николайчук ТехредМ.Тепер Корректор А.Тяско факаз 2011/43 Тираж 699 Подписное ВНИИПИ Государственного комитета СССР по делам. изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5филиал ППП "Патентф, г. Ужгород, ул, Проектная, 4 ы еа сою феелис. омрерУ о бозноаныг неисляюбносяя линяла за 4 оеса анализа юанолги сосоояния ФвщллМ сосны срабнгнио в с целее еюуал 4 гу обезюакныз лелслои гасам биобныз и быаолиа Йокеб кэеуевере, ли. юии сбязи РюВоу еююулм ела и 4 о,ььмлеююисщеванба1084774 чен к входу второго счетчика и управляющему входу мультиплексора адресабуферной памяти, второй вход шифра.тора формата слова подключен к выхоФу третьего триггера, счетный входкоторого соединен с выходом шестогоэлемента И, выход первого триггераподключен к третьему входу шифратора формата слова, выход которогоподключен к информационному входубуферной памяти, адресный вход которой подключен к выходу мультиплексора адреса буферной памяти, первым Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах управления для сброса информации от двухпозиционных датчиков.Известно устройство для сбора информации от дискретных датчиков, содержащее устройства сравнения для каждого датчика, устройства запоминания кодов датчиков, устройство 10 запоминания изменения состояния датчиков, устройство записи изменившейся информации, предназначенное для записи нового кода в регистр числа, устройство для формирования адреса датчика, изменившего свое состояние, регистр адреса и устройство для формирования сигналов разрешения передачи информации 1 .Недостаток. этого устройства - большие аппаратные затраты, вызван ные наличием индивидуальных для каждого датчика устройств сравнения и устройств запоминания кодов датчиков.Наиболее близким к .предлагаемому 25 по сущности технического решения яв-ляется устройство для сопряжения электронной вычислительной машины с дискретными датчикая, содержащее коммутатор, счетчик, память, схему 30 сравнения, первый и второй триггеры, узел синхронизации, узел согласования с электронной вычислительной машиной (ЭВМ), причем информационные входы коммутатора являются соответ- З 5 ствующими входами устройства, а адресный вход соединен с выходом счетчика, подключенного входом к первому выходу узла синхронизации, второй выход которого соединен с синхрони зирующим входом памяти, подключенной выходом к первому входу схемы сравнения, и узел согласования.с электронной вычислительной машиной, выходы которого являются выходами устройства, первый и второй выходы пер-,информационным входом соединенного с входом шестого элемента И и. выхо. дом второго счетчика, а вторым информационным входом - с вторым выходом согласующего коммутатора,:третий и четвертый выходы которогоподключены соответственно к входурегистра и второму информационному входу мультиплексора адреса памяти запрета анализа, первый и второй входы - к управляющему входу устройства и выходу буферной па,мяти. 2вого триггера подключены соответственно к выходу коммутатора и третьему выходу узла синхронизации, а выход - к информационному входу памяти и второму входу схемы сравнения, выходом соединенной с первым входом второго триггера, второй вход которого подключен к второму выходу узла синхронизации, а выход и третий вход - соответственно к информационному входу и управляющему выходу узла согласования с ЭВМ, адресный вход которого соединен с выходом счетчика и адресным входом памяти, вход. пуска узла синхронизации соединен с выходом второго триггера, а вход тактов является тактовым входом устройства Я .Недостатком известного устройства является низкая достоверность обработки информации из-за воэможности потери информации от ряда датчиков, обусловленной тем, что сканирование датчиков приостанавливается на время обработки запроса прерывания в ЭВМ, генерирующегося при каж-. дом несравнении состояния датчика в соседних циклах. Такой режим ра- боты создает большие трудности при использовании устройства при кратковременных срабатываниях дискретных датчиков. Кроме того, ограничена область применения этого устройства, что обусловлено невозможностью использования устройства в системах, обслуживающих большое количество групп датчиков удаленных от ЭВМ, и имеется большое число кратковременно срабатывающих датчиков в каждой группе. В таких условиях известное устройство допускает потери информации о состоянии датчиков, так как сканирование датчикдв приостанав. ливается на время обработки запроса прерывания в ЭВМ, генерирующегося при каждом несравнении состояния датчика в соседних циклах.В устрой"стве .отсутствует возможность исключения из анализа в цикле сканирования состояния отдельных групп датчиков, например отключенных, что повышает вероятность потери информации за счет увеличения цикла сканирования и обработки избыточной информации,Кроме того, в известном устройстве отсутствует возможность проведения контроля и диагностики оборудования без отключения его от системы, 10 что снижает достоверность информации о состоянии контролируемых датчиков.Целью изобретения является повышение достоверности работы устройства.Поставленная цель достигается тем, что в устройство, содержащее два триггера, коммутатор, информационные группы входов которого являются соответствующими информационными группами входов устройства, .а управляющий вход соединен с адресным входом памяти состояния датчиков и выходом первого счетчика, подключенного входом к первому выходу узла синхронизации, вход и второй выход которого соединены соответственно с генератором тактовых импульсов и синхронизирующим входом памяти состояния датчиков, подключенной выходом З 0 к первому входу схемы сравнения, а информационным входом - к выходу первого триггера и второму входу схемы сравнения, согласующий коммутатор, первый выход которого является ныхо дом устройства, первый вход первого триггера подключен к третьему выходу узла синхронизации, введены шесть элементов И, три элемента ИЛИ, два элемента не, третий триггер, регистр, 40 второй счетчик, шифратор .формата слова, память запрета анализа, буферная память, мультиплексор адреса памяти запрета анализа и мультиплексор адреса буферной памяти, причем 45 выход коммутатора подключен к первому входу первого элемента ИЛИ, выхОд которого подключен к первому входу первого элемента И, выход которого подключен к второму нходу первого триггера, первый и второй контрольные 50 входы коммутатора подключены соответственно к первому и второму разрядным выходам регистра, третий и четвертый разрядные выходы которого .подключены соответственно к вторым нхо-. 55 дам первых элементов ИЛИ и И, второйвыход узла синхронизации подключен к управляющему входу мультиплексора адреса памяти запрета анализа и первому входу второго элемента И, 60 третий выход узла синхронизации подключен к первому входу второго триггера, выход которого подключен к йер-, вым входам третьего и четвертого элементов И, а второй вход - через у память запрета анализа к выходу мультиплексора адреса памяти запрета анализа, первый - третий входы второгоэлемента ИЛИ подключены соответственнок выходам четвертого и третьего элементов И и через первый элемент НЕк выходу третьего элемента ИЛИ, входкоторого. подключен к выходу первогосчетчика, входу пятого элемента И,первому информационному входу мультиплексора адреса памяти запретаанализа и первому входу шифратораформата слова, выход пятого элементаИ соединен с вторым входом третьегоэлемента И и через второй элемент НЕс вторым входом четвертого элементаИ, третьи входы третьего и четвертого элементов И соединены сбответственно с первым и вторым выходами схемысравнения, первый выход второго элемента ИЛИ подключен к второму входунторого элемента И, выход которогоподключен к входу второго счетчикаи управляющему входу мультиплексораадреса буфеонлй памяти, второй входшифратора фоРмата слова подключен кныходу третьего триггера счетныйнход которого соединен с выходом шестого элемента И, выход первого триггера подключен к третьему входу шифратора формата слова, ныход которогоподключен к информационному нходубуферной памяти, адресный вход которойподключен к выходу мультиплексораадреса буферной памяти, первым информационным входом соединенного свходом шестого элемента И и выходомвторого счетчика, а вторым информационным входом - с вторым выходомсогласующего коммутатора, третий ичетвертый выходы которого подключенысоответственно к входу регистра ивторому информационному входу мультиплексора адреса памяти запрета ана"лиза, первый и второй входы - соответственно к управляющему входу устройства и выходу буферной памяти,На фиг. 1 представлена блок-"схемаустройства; на фиг. 2 - функциональная схема второго блока коычутаторана фиг. 3 и 4 - блок-схемы алгоритмаобслуживания и алгоритма тестированияустройства.,Устройство содержит коммутатор 1,включающий в себя входные блоки 2,и выходной блок 3, первый элемент ИЛИ4, первый элемент И 5, первый триггер б, память 7 состояния датчиков,схему 8 сравнения, второй элементНЕ 9, четвертый 10 и третий 11 элементы И, второй элемент ИЛИ 12,второй элемент И 13, шифратор 14,буферную память 15, согласующий коммутатор 16, третий триггер 17, шестой элемент И 18, второй счетчик 19,мультиплексор 20 буферной памяти 15,регистр 21, первый четвертый разрядные выходы 22-25 регистра, первыйтретий выходы 26-28 согласующего ком,мутатора 16, второй вход 29 и четвертый выход 30 согласующего коммутатора 16 с ЭВМ, второй триггер 31,1 пайять 32 запрета анализа, мульти 1 плексор 33 памяти 32 запрета. анализа, первый счетчик 34, узел 35 синхронизации, генератор 36 тактовых импульсов, йятый элемент И 37; третийэлемент ИЛИ 38, входы 39 информационных групп входов коммутатора 1 и первый элемент НЕ 40,Входные блоки 2 коммутатора 1 содержат (фиг,2) элемент ИЛИ 41, элементы И 42 и 43, триггер 44, шины45 старших разрядов адресного входаи мультиплексор 46, выход 47На Фиг.1 показаны также шины 48.первого входа устройства и шины 49младших разрядов выхода 50 счетчика 34,Коммутатор 1 конструктивно представляет собой совокупность разнесенных между собой входных блоков 2и выходного блока 3. Последний представляет собой мультиплексор, обеспечивающий передачу уровня сигналас выходов входных блоков 2 на выход 47.Память 7 состояния датчиков и па Опамять 32 запрета анализа - статические. запоминающие устройства емкостью и 1 бит, причем иБ, гдеБ - количество обслуживаемых датчиков.35Буферная память 15 - статическоезапоминающее устройство емкостьюв 1, где ш - количество -разрядныхячеек памяти, и выбирается в зависимости от бйстродействия ЭВМ и интенсивности входного потока сигналов, Минимальная разрядность ячеекпамяти 1 определяется необходимойразрядностью слова сообщения: (1 бит -,метка листа + 1 бит - состояние датчика +1 окн бит - адрес датчика), 45где М - количество обслуживаемыхдатчиков; Х) - целая часть х+1.Шифратор 14 Формирует в соответствующем формате слово сообщения длязаййси в 1-разрядную ячейку буферной 50памяти 15.Согласующий коммутатор 16 обеспечивает электрическое согласованиесигналов, поступающих из устройствав ЭВМ и наоборот, а также коммутацию сигналов, поступающих на первыйвход согласующего коммутатора, наодин из вторых - четвертых выходов.Устройство предназначено для работы в системах с объектами контроля 60сложной структуры (порядка 10 000датчиков). Датчики формируют нестационарный поток данных с минимальнымвременем присутствия сигналов надатчиках 20-30 мс, такой готок ин формации характерен, например, для датчиков контроля состояния технологического оборудования городских телефонных станци (ГТС). Здесь на фоне небольшой интенсивности потока данных от.датчиков технологического оборудования ГТС наблюдаются фвсплес-. ки" информационного потока в часы наибольшей нагрузки.Устройство позволяет располагать входные блоки 2 комиутатора 1 в непосредственной близости к контролируемому объекту, Это обеспечивает существенное сокращение длины соединительных линий для подключения двоичных датчиков к устройству. Связь между коммутатором 1 и остальными блоками устройства организуется магистралью с количеством соединительных линий и, определяемым из выраженияО 10 М 1+3 );где Б - количество контролируемых двоичных датчиков.Устройство взаимодействует с ЭВМ в асинхронном режиме. Это достигается применением буферной памяти 15, которая обеспечивает сглаживание информационного потока, Такой режим работы устройства позволяет уменьшить потери информации, обусловленные нестационарностью ходного информационного потока, и рационально использовать вычислительные ресурсы ЭВМ, появляется возможность предварительной обработки информации. Объем буферной памяти 15 определяется по условиям усредненной интенсивности входного потока информации, а также вычислительной мощности ЭВМ, Период цикла сканирования датчиков определяется минимальным временем присутствия сигнала на датчике контролируемого оборудования. Время изменения состояния любого дат.- чика из контролируемой совокупности Фиксируется с помощью временных меток, расставляеыюх устройством с точностью до периода цикла сканирования.В устройство заложена возможность исключения из анализа по командам ЭВМ информации от определенных датчиков. Такой режим работы может возникать по условиям функционирования устройства либо при исключении из анализа информации от отключенных и неисправных датчиков или блоков 2 коммутатора 1.В таблице приведены четыре режи-.ма проверки устройства, которые могут включаться периодически по командам ЭВМ.Режимдиагностики функция 1 Вывод логической единицы со всех входных блоков 2 коммутатора 1 Проверка линий связимежду вход-, 1 Оными блоками 2 и выходным блоком 3, линиисвязи между 15выходом 47коммутатора .1 и входомэлементаИЛИ 4. 2 Вывод логическогонуля со всехвходных блоков 2коммутатора 1 3 Ввод логическойединицы в память7 состояниядатчиков Проверка правильности записи в память 7 сОстОЯниЯ, 25 датчиков 4 Проверка правильности записи нулей 30в память 7состояниядатчиков Ввод логическогонуля в память 7состояния датчиков Включение четвертого диагности- З 5ческого режима вслед за третьим(и наоборот) позволяет полностьюпроверить памйть 7 состояния датчиков, так как в этом случае должнысформироваться сообщения об изменении всех ячеек памяти 7, т.е. Имитируется изменение за один цикл опроса состояния всех датчиков. Возможна проверка по отдельным выбраннымобластям памяти 7, используя запрещенке анализа состояния остальных, областей, что может оказаться необходимым при небольшом объеме буферцой памяти 15,В устройстве буферная память 15заполняется последовательно, ячейказа ячейкой, причем после заполненияпоследней ячейки запись производится в первую и т.д. Таким образом,память заполняется циклически. Длятого, чтобы отличить два соседних .цикла, введена метка листа, представляющая собой определенный бит в сло-.ве сообщения, формируемом шифратором 14. Значение метки сохраняетсяпостоянным для всех слов, записываемых в течение одного цикла заполнения буферной памяти 15 и меняется лишь при окончании цикла, т,е.при записи в последнюю ячейку. Считывание информации в ЭВМ и запись . 65 со стороны устройства в буфернуюпамять 15 происходит асинхронно,метка листа дает возможность ЭВМотличать вновь поступившие сообщения от записанных в предыдущем цикле, ЭВМ последовательно считываетсодержимое буферной памяти 15, про-веряет принадлежность считанного .слова текущему циклу заполнения буфЕр.ной памяти 15.Устройство при асинхронном режиие считывания информации из буферной памяти 15 в ЭВМ сохраняет временную последовательность поступления сигналов от датчиков с помощьюметок времени, записываемых в буФерную память 15 в начале каждого цикласканирования, т,епри появлении навыходе первого счетчика 34 кода, со-держащего все нули. При этом датчиксигнала не подключается к входу ссоответствующим адресом.Устройство работает следующимобразом,Режим работы устройства устанавливается ЭВМ путем записи управляющего слова в регистр 21 через выход27 согласующего коммутатора.Режим опроса датчиков - основнойрежим работы устройства, при котором на выходах 23 и 25 регистра 21активный уровень, а на выходах 22и 24 - пассивный. На узел 35 поступают тактовые импульсы от генератора 36, причем по каждому тактовомуимпульсу формируются последовательно три управляющих сигнала. По первому импульсу, поступающему на счетчик 34 и увеличивающему его содержимое на единицу, происходит опросвходов коммутатора 1, т,е, опросодного иэ входов 39 по шинам 45старших разрядов счетчика 34 и выходов одного из блоков 2 по шинам 49младших разрядов счетчика 34Результат опроса поступает на выход 47выходного блока 3. По коду счетчика 34, соответствующему адресу за"данной группы входов 39 на выходепамяти 7, устанавливается сигнал состояния выбранного датчика, записанного в предыдущем цикле опроса, ана выходе памяти 32 устанавливаетсясигнал "Оф или ф 1 ф, соответствующий значению, записанному в эту память ЭВИ через выход.30 узла 16 имультиплексор 33, По второму сигналуузла 35 (третий выход) производится.запись уровня входного сигнала опрошенного датчика в триггер б, послечего в схеме 8 сравнения происходитсравнение уровня этого. сигнала .с егоуровнем в предыдущем цикле опроса.По второму управляющему сигналу производится также запись сигнала с выхода памяти 32 в триггер 31, сигнал свыхода которого разрешает или запрещает прохождение сигналов с выхода схемы 8 сравнения через элементы И 10и 11 и элемент ИЛИ 12 на вход элемента И 13.По третьему управляющему сигналу узла 35 (второй выход) производится запись в память 7 состояния триггера б, а также разрешается во время действия этого сигнала запись информации в память 32 с выхода 30 через мультиплексор 33. Если на выходе эле мента ИЛИ 12 Присутствует активный уровень сигнала, то по третьему управляющему сигналу узла 35 элемент И 13 вырабатывает импульс, поступающий на шиФратор 14, счетчик 19 и 15 мультиплексор 20, При этом шифратор 14 формирует слово сообщения, содержащее код датчика (код на выходе счетчика 34)., текущее состояние дат.чика (состояние триггера 6) и метку листа (состояние триггера 17), а мультиплексор 20 записывает сформированное шифратором слово в буферную память 15 по адресу, соответствующему коду счетчика 19. Во время записи слова в буферную память 15 мультиплексор 20 запрещает прохождение адресной информации с выхода 28 для чтения информации ЭВМ. При появлении на выходе счетчика 19 кода, содержащего все единицы (конец лйста), на выходе элемента И 18 образуется импульс, поступающий на счетный вход триггера 17 и переводящий его в противоположное состояние. ШиФратор 14 в этом случае и далее до следующего переключения триггера 17 формирует слово, содержащее новую метку листа.При появлении на выходе 50 счетчика 34 кода, содержащего все нули, на выходе элемента ИЛИ 38 появляет ся сигнал пассивного уровня, который инвертируется элементом НЕ 40 и поступает на вход элемента ИЛИ 12 и на входе элемента И 13 устанавливается активный уровень. При поступлении 45 третьего управляющего импульса от узла 35 в буферную память 15 записывается слово сообщения, аналогично тому, как это происходит при несравненин состояния датчика. Отличается слово кодом датчика (все нули,), что является отличительной чертой метки времени.При появлении на шинах 45 старших разрядов счетчика 34 кода, содержащего все единицы, на выходе элемента И 43 каждого входного блока 2 (фиг.2) появляется сигнал, поступающий на счетный вход триггера 44и опрокидывающий его в противополож ное состояние. Одновременно на выходе элемента И 37 появляется сигнал, открывающий элемент И 11 и запирающий через элемент НЕ 9 элемент И 10. При этом на другой вход эле мента И 11 подается сигнал с второго выхода схем 8 сравнения. Еслиэтот сигнал активный, что происходитв том случае, когда состояние триггера 44 в предыдущем и текущем циклахсканирования совпадает ианализ данного сигнала не запрещен сигналом свыхода памяти 32 и сигналом на выходе триггера 31, то по третьему управляющему импульсу узла Э 5 происхоФдит запись диагностического сообщения о неисправности в .проверяемомвходном блоке 2 в буферную память 15,Режим диагностики 1.Этот режим устанавливается при занесении ЭВМ в регистр 21 кода, прикотором на выходах регистра устанавливаются,следующие уровни: на выходах 22, 23 и 25 - акти:вный, на выходе 24 - пассивный. При этом впамять 7 заносятся единицы, так какна входах элементов ИЛИ 41 входныхблоков 2 (фиг.2) постоянно присутствуетактивный .уровень с выхода 22регистра 2 что имитирует единичноесостояние всех входов мультиплексоров 46.Режим диагностики 2Этот режим устанавливается призанесении ЭВМ в регистр 21 кода,при котором на выходах 24 и 23 регистра 21 - пассивный уровень, навыходе 25 - активный, состояние выхода 22 безразлично, При этом впамять 7 заносятся нули, так какпассивный сигнал на входах элементов И 42, поступающий с выхода 23регистра 21, имитирует нулевое состояние всех входов мультиплексоров 46.Режим диагностики 3.Этот режим устанавливается занесением в регистр 21 кода, прн котором на выходах 24 н 25 присутствуют активные уровни, состояние выходов 22 и 23 безразлично. При этомв память 7 заносятся единицы неза- .висимо от текущего состояния датчиков, так как на входе элемента ИЛИ 4с выхода 24 регистра 21 постоянноприсутствует активный уровень.Режим диагностики 4,Этот режим устанавливается зане-сением в регистр 21 кода, при которомна выходе 25 присутствует пассивныйуровень, состояние остальных выходов 22-23 безразлично. При этом впамять 7 заносятся нули независимо от текущего состояния датчиков,так как на входе элемента И 5 с выхода 25 регистра 21, постоянно присутствует пассивный сигнал.Использование различных комбинаций режимов диагностики и запрета анализа информации отдельных выбранных датчиков позволяет произвести глубокую диагностиКу устройства, используя соответствующие диагностические программы,Считывание информации из буферной памяти 15 в ЭВМ можетпроизво"диться в любое время, за исключениеммоментов записи в эту память словасообщения, путем задания адресасчитываемой ячейки через выход 28узла 16 и мультиплексор 20 и считывания содержимого этой ячейки с выхода буферной памяти 15 через вход 20узла 16. Запись информации в память32 производится ЭВМ в любое время,эа исключением периода действиятретьего управляющего импульса узла 35, путем выдачи адреса ячейки, 15в которую заносится информация исобственно информация с выхода .30узла 16 на вход мультиплексора 33.Запись информации в регистр 21производится ЭВМ в любое время че Орез выход 27 узла 16. ЭВМ взаимодействует с устройством через выход 26 и вход 48 узла 16.Блоки А 1-А 4 алгоритма обслуживания (фиг,З) служат для инициализации работы ЭВМ с устройством. Ко-фличество и адреса датчиков, анализсостояния которых разрешен, задается оператором или хранится в памятиЭВМ 30 Блоки А 5, Аб, А 8, А 10 и А 13-А 17 являются блоками драйвера устройства, выполняются при любом режима работы устройства и обеспечивают ввод в ЭВМ информации из буферной памяти в Правильной последовательности. 35 1 Т (- Т А ЯРф55 Ггде Т - средняя величина времени выполнения всех программ блока; Состав и реализация программ блоков А 9, А 11 и А 12 зависят от алго О ритмов обработки информации от датчи- ков конкретного технологического оборудования,Блок А 7 включает в себя множество программ, выполняемых данной ЭВМ. 45 Эти программы могут быть как связаны с обработкой информации от дискретных датчиков, так и не связаны, Основным требованием к совокупности программ блока А 7 является необходи мость обеспечить выполнение условия Л - интенсивность поступленияинформации о смене состояния "разрешенной" группы датчиков;ТЯ - среднее время выполнениядрайвера устройства.При невыполнении условия (1) происходит переполнение буфернойпамяти, что приводиф к значительным потерям информации,При выполнении блока Б 1 алгоритма тестирования (фиг.4) количество и адреса датчиков могут быть заданы оператором или определятьсяпрограммой. Блоки Б 2 и Б 4 обеспечивают поступление от входных блоковкоммутатора сигналов логической единицы и логического нуля соответственно, блоки Бб и Б 8 - подачу наустройство сигналов логической единицы и логического нуля соответственно, минуя коммутатор и линии связи между коммутатором и остальнойсхемой устройства.При выполнении блоков БЗ, Б 5, Б 7и Б 9 используется драйвер, описанныйвыше, Блоки БЗ и Б 7 необходимы дляполного заполнения памяти датчиковтребуемой информацией (наличие двухвременных меток гарантирует, чтопроведен как минимум один цикл опроса датчиков).При положительном результате сравнения в блоке 5 выполнение теста заканчивается и может выдаваться соответствующее сообщение оператору,По результатам сравнения. в блокеБ 9 оператору выдается сообщение, вкотором говорится о неисправности устройства и указываются наиболее вероятные отказы. После окончания тестирования устройства в зависимости от результатов возможны следующие действия:продолжить работу устройства в режиме опроса датчиков, исключив при этомиэ анализа сообщения от датчиков,обслуживаемых неисправными блокамикоммутатора; провести более детальную диагностику устройства и произвести останов и ремонт устройства.Таким образом, изобретение обеспечивает расширение области применения устройства и повышение достовер.ности обработки информации за счет .выполнения процедур сплошного и селективного опроса и предварительнойобработки информации о состоянияхдатчиков и контрольно-диагностичес- .ких процедур в процессе реальной работы устройства.