Устройство для демодуляции частотно-манипулированных сигналов

)5 РЕТ ен ССР И ОДУЛЯЦИИ ННЫХ СИГтся к технике пе ть использован ания сигналов с 00 О О ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(54) УСТРОЙСТВО ДЛЯ ДЕМЧАСТОТНО-МАНИПУЛИРОВАНАЛОВ Изобретение относи редачи данных и может бь ов устройствах преобразов частотной модуля цией,Цель изобретения - обеспечение возможности вынесения решения о значении каждой принимаемой информационной посылки в процессе демодуляции частотно-манипулированных сигналов,На фиг, 1 приведена функциональная схема устройства для демодуляции частотно-манипулированных сигналов; на фиг. 2 - вариант конкретного выполнения блока выделения фронтов; на фиг. 3 - блока вычисления коэффициентов; на фиг,4 - анализатора сигналов; на фиг. 5 - арифметического блока; на фиг, 6 - регистрирующего блока; на фиг. 7 - тактового генератора; на фиг, 8 и 9 - временные диаграммы, поясняющие работу устройства,Устройство для демодуляции частотноманипулированных сигналов содержит по(57) Использование: в технике передачи данных. Сущность изобретения: устройство содержит полосовой фильтр, формирователь импульсов, блок выделения фронтов, счетчик, первый арифметический блок, второй счетчик, тактовый генератор, блок вычисления коэффициентов, четыре компаратора, блок анализа, Устройство обеспечивает возможность вынесения решения о значении каждой принимаемой информационной посылки в процессе демодуляции. 9 ил,лосовой фильтр 1, формирователь 2 импульсов, блок 3 выделения фронтов, счетчик 4, блок 5 вычисления коэффициентов, первый и второй арифметические блоки 6 и 7, первый, второй, третий и четвертый компараторы 8-11, анализатор 12 сигналов, счетчик 13, тактовый генератор 14,Блок 3 выделения фронтов может быть выполнен, например, как показано на фиг, 2, и содержит последовательно соединенные триггеры 15,1,15,4, образующие регистр сдвига, элементы И 16, И 17, И 18, И 19,Блок 5 вычисления коэффициентов (см, фиг. 3) содержит два постоянных запоминающих блока ПЗУ 20 и ПЗУ 21, а также элемент задержки 22.Анализатор 12 сигналов (см. фиг, 4) содержит два элемента 2 И - ИЛИ 23 и 33, шесть элементов И 26, 29, 31, 35, 36 и 39 и девять элементов ИЛИ 24, 25, 26, 28. 30, 32, 34, 37 и 38,1800643 35 4 орректор А,Обручар Редактор Т.федотов Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 101 аказ 1175 ВНИИПИ Гос Составитель В.ВаликовТехред М.Моргентал Тираж Подписноетвенного комитета по изобретениям и открытиям при ГКНТ 113035, Москва, Ж, Раущская нэб 4/5ТГр = К 1Т 1 + К 2Т 2. (1) где К 1, К 2 - коэффициенты, учитывающие, какая часть периодов Т 1 и Т 2 характеристических частот т 1 и т 2 соответственно приходится на принимаемый период, При этом для коэффициентов К 1 и К 2 выполняется следующее соотношение:(2) К 1+ К 2=1 Каждый арифметический блок 6 (7) (см. фиг. 5) содержит мультиплексор 40, сумматор 41, регистр 42 и элемент ИЛИ 43,Регистрирующий блок 13 (см, фиг, 6) представляет собой регистр сдвига 44,Тактовый генератор 14 (см. фиг, 7) содержит последовательно соединенные опорный генератор 45 и делитель 46,Предлагаемое устройство работает следующим образом.Частотно-манипулированный сигнал, поступающий из канала связи (фиг, 8,б), проходит через полосовой фильтр 1, преобразуется формирователем импульсов 2 в прямоугольные импульсы, которые поступают на вход блока 3 выделения фронтов.В момент перехода частотно-манипулированным сигналом через нулевой уровень блок 3 выделения фронтов формирует на своих выходах из импульсов опорной частоты акоп, поступающих со второго выхода тактового генератора 14, серии импульсов, показанные на фиг. 8,в, г, д, е. По импульсам, формируемым на втором выходе блока 3 (фиг, 8 в), содержимое счетчика 4 поступает в блок 5 вычисления коэффициентов, а по импульсам, формируемым на первом выходе блока 3 (фиг. 8, е), счетчик 4 обнуляется и снова начинает считать импульсы тактовой частоты 1 т, поступающие с первого выхода тактового генератора 14. Таким образом осуществляется преобразование периодов частотно-манипулированного сигнала в количество импульсов тактовой частоты 1 т,Для нормальной работы устройства необходимо выполнить соотношение Ь,пб, что позволяет формировать импульсы (фиг, 8, в, г, д, е) в блоке 3 выделения фронтов за один период частоты 1 т.В общем случае каждый период принимаемого частотно-манипулированного сигнала Тпр (см. фиг. 9) отождествляют с периодом, в котором происходит смена характеристических частот 11 и 2. Тогда, предполагая, что в момент времени с 1 смены характеристических частот разрыв фазы отсутствует (данное условие обычно выполняется), длительность периода принимаемого сигнала определяется следующим соотношением:(7) Аналогичные соотношения (1) и (2) справедливы для полупериодов частотно-манипулированного сигнала.Предварительно решив совместно урав 5 нения(1) и(2), находятдля каждого значенияпринимаемого периода Тпр значения коэффициентов К 1 и К 2 по формулам (3) и (4):(3)К 2= 1 К 1При условии, что Т 1Т 2, коэффициентыК 1 и К 2 принимают следующие значения:1) К 1 = 1, К 2 = О при Тп р = Т 1,2) К 1 = О, К 2 = 1 и ри Тпр = Т 2:15 3) 0К 11 при Т 2ТпрТ 1;4) ОК 21 при Т 2ТпрТ 1;5) К 1 = К 2 = 0 пРи ТпрТ 1 или ТпрТ 2.Выражая значения периодов Т 1, Т 2, Тпрчерез количество импульсов М тактовой частоты 1 т, поступающих на счетчик 4, и подставляя их в формулу (3), получимокончательное выражение для нахождениякоэффициентов К 1 и К 2:М 125 Т 1= - ;ттТ 2 =Й 2,(9)35 где М 1, й 2, Мпр - количество импульсов частоты 1 т тактового генератора, приходящихсясоответственно на период Т 1, Т 2, Т,р.Вычисленные по формулам (8) и (9) значения коэффициентов К 1 и К 2 записаны со 40 ответственно в первое и второе ПЗУ 20, 21блока 5 вычисления коэффициентов (фиг, 3).При поступлении импульса со второговыхода блока 3 выделения фронтов (фиг. 8,в) на блок 5 вычисления коэффициентов значения коэффициентов К 1 и К 2, записанныепо адресу Йпр, соответствующему длительности принимаемого периода Тпр, в первоми втором ПЗУ 20, 21 считываются (фиг. 8, ж,8, и) и поступают соответственно на первыйи второй арифметические блоки 6 и 7, кудапоступает также импульс (фиг. 8 в), задержанный элементом задержки 2. На фиг, 8эта задержка не отражена из-за ее малойвеличины.В первом и втором арифметических блоках 6 и 7 значения коэффициентов К 1 и К 2через мультиплексор 40 поступают на входнакапливающего сумматора, образованного сумматором 41 и регистром 42. Одновременно по задержанному импульсу(фиг, 8,в),поступающему через элемент ИЛИ 43 натактовый вход регистра 42, осуществляетсясуммирование текущих значений коэффициентов К 1 и К 2 с предыдущими значениямикоэффициентов К 1 и К 2. На фиг,8,к показано, . 5как происходит изменение величины суммыкоэффициентов К 1 и К 2 соответственно,После суммирования полученные суммы коэффициентов К 1 и К 2 сравниваются спороговыми значениями коэффициентов 10компараторами 8 - 11, При этом компараторы 8 и 9 сравнивают сумму коэффициентовК 1 соответственно с значением нижнего порога К 1 н и значением верхнего порога Кь, акомпараторы 10 и 11 сравнивают сумму коэффициентов К 2 соответственно с значениями нижнего порога К 2 Н и значениямиверхнего порога К 2 в.Значения верхних порогов К 1 в и К 2 в определяются соотношениями (10) и (11): 20К 1 в В (10)К 2 в= В, (11)где В - скорость манипуляции, бит/с, 25Значения нижних порогов Кн устанавливаются эмпирически в зависимости от предпрлагаемого состояния канала связи исоставляют (0,9-0,95) значений верхних порогов К 30Выходные сигналы компараторов 8 - 11поступают на соответствующие входы анализатора 12 сигналов, который в моментпоступления стробирующих импульсов(фиг, 8, д, г) соответственно с третьего и 35четвертого выходов блока 3 выделенияфронтов проверяет условия сравнения компараторами 8 - 11 и выдает соответствующие сигналы на информационный итактовый выходы и на выходы с первого по 40шестой,Если после очередного суммированиясумма коэффициентов К 1 удовлетворяет условию Х К 1К 1 в, то из суммы коэффициентов К 1 вычитают значения К 18, а сумму 45коэффициентов К 2 корректируют до текущего значения К 2. При этом на третьем иличетвертом входе анализатора 12 сигналовпоявляется сигнал высокого уровня, который через второй элемент ИЛИ 25 поступает на третий выход анализатора 12, напервый вход первого элемента И 26, а черезпервый элемент ИЛИ 24 - на информационный выход анализатора 12 сигналов (фиг. 8,н) и первый вход третьего элемента И 31. 55Импульс(фиг, 8, г), поступающий на второй стробирующий вход анализатора 12сигналов, проходит через третий элемент И31, шестой элемент ИЛИ 32 на тактовый выход анализатора 12 (фиг, 8, м) и записывает в первый каскад регистра сдвига 44 логическую "1" (фиг, 8, и), Одновременно импульс (фиг, 8, г) поступает через восьмой элемент ИЛИ 37 на шестой выход анализатора 12 и устанавливает регистр 42 второго арифметического блока 7 в нулевое состояние,Импульс (фиг. 8, д), поступающий на первый стробирующий вход анализатора 12 сигналов, проходит через первый элемент И 26, третий и четвертый элементы ИЛИ 27, 28 и поступает на второй и пятый выходы анализатора 12. Это приводит к тому, что в первом арифметическом блоке 6 из накопленной суммы коэффициентов К 1 вычитается значение К 1 в, так как сигнал высокого уровня, поступающий на пятый вход первого арифметического блока 6, переключает мультиплексор 40 и на его выход поступает число (-К 1 В), а по импульсу (фиг. 8, д) осуществляется вычитание из суммы коэффициентов К 1 значения К 1,Одновременно по импульсу (фиг, 8, д) осуществляется запись в регистр 42 второго арифметического блока 7 текущего значения К 2, На фиг. 8, к, л показаны изменения суммы коэффициентов К 1 и К 2 соответственно.Если после очередного суммирования сумма коэффициентов К 1 удовлетворяет условию К 1 нХ К 1К 1 в то сумму коэффици ентов К 1 уменьшают до нуля, а сумму коэффициентов К 2 корректируют до текущего значения К 2, При этом на первом или втором входе анализатора 12 сигналов появляется сигнал высокого уровня, прохождение которого на выход первого элемента 2 И - ИЛИ 23 разрешает сигнал высокого уровня, поступающий с пятого входа анализатора 12 сигналов. Сигнал высокого уровня с выхода первого элемента 2 И - ИЛИ 23 поступает на первый вход второго элемента И 29 и через первый элемент ИЛИ 24 - на первый вход третьего элемента И 31 и информационный выход блока 12 анализа (фиг. 8, н).Импульс(фиг, 8, г), поступающий на второй стробирующий вход блока 12 анализа, проходит через третий элемент И 31, шестой элемент ИЛИ 32, на тактовый выход анализатора 12 (фиг, 8, м) и записывает в каскад регистра сдвига 44 логическую "1" (фиг. 8, п), Одновременно импульс (фиг, 8, г) поступает через восьмой элемент ИЛИ 37 на шестой выход анализатора 12 и устанавливает регистр 42 второго арифметического блока 7 в нулевое состояние,Импульс (фиг, 8, д), поступающий на первый стробирующий вход анализатора45 50 55 12, проходит через второй элемент И 29, пятый элемент ИЛИ 30 на первый выход блока 12 анализа, а с выхода второго элемента И 29 через четвертый элемент ИЛИ 28 - на пятый выход анализатора 12, Это приводит к тому, что в первом арифметическом блоке 6 регистр 42 устанавливается в нулевое состояние (сумма коэффициентов К 1 уменьшается до нуля), а во втором арифметическом блоке 7 осуществляется запись в регистр 42 текущего значения К 2.Если после очередного суммирования сумма коэффициентов К 1 удовлетворяет условию Х К 1К 1 н, то суммы коэффициентов К 1 и К 2 не изменяют, так как на всех входах анализатора 12 сигналов присутствуют сигналы низкого уровня. Поэтому импульс(фиг.8, г) не проходит на тактовый выход анализатора 12 сигналов, т. е, отсутствует импульс (фиг. 8, м).Если после очередного суммирования сумма коэффициентов К 2 удовлетворяет условию Х К 2К 2 е, то из суммы коэффициентов К 2 вычитают значение К 2 в, а сумму коэффициентов К 1 корректируют до текущего значения К 1, При этом на шестом или седьмом входе анализатора 12 появляется сигнал высокого уровня, который через девятый элемент ИЛИ 38 поступает на четвертый выход анализатора 12, на первый вход шестого элемента И 39 и через седьмой элемент ИЛИ 34 на первый вход четвертого элемента И 35,Импульс (фиг.8,г), поступающий на второй стробирующий вход анализатора 12 сигналов, проходит через четвертый элемент И 35, шестой элемент ИЛИ 32 и поступает на тактовый выход анализатора 12 (фиг. 8, м) и записывает в регистр сдвига 44 логический "0". Одновременно импульс (фиг. 8, г) поступает через пятый элемент ИЛИ 30 на первый выход анализатора 12 сигналов и устанавливает регистр 42 первого арифметического блока 6 в нулевое состояние.Импульс (фиг. 8, д), поступающий на первый стробирующий вход анализатора 12, проходит через шестой элемент И 39, третий и четвертый элементы ИЛИ 27, 28 на второй и пятый выходы анализатора 12, При этом во втором арифметическом блоке 7 из накопленной суммы коэффициентов К 2 вычитается значение К 2 в, т, к, сигнал высокого уровня, поступающий на пятый вход второго арифметического блока 7, переключает мультиплексор 40 и на его выход поступает число (-Кь), а по импульсу (фиг. 8, д) осуществляется вычитание из суммы коэффициентов К 2 значения К 2 в. Одновременно по импульсу (фиг, 8 д) осуществляется запись в 5 10 15 20 25 30 35 40 регистр 42 первого арифметического блока 6 текущего значения К 1,Если после очередного суммирования сумма коэффициентов К 2 удовлетворяет условию К 2 нХ К 2К 2 в то сумму коэффици ентов К 2 уменьшают до нуля, а сумму коэффициентов К 1 корректируютдо текущего значения К 1.При этом на девятом или десятом входе анализатора 12 появляется сигнал высокого уровня, прохождение которого на выход второго элемента 2 И-ИЛИ 33 разрешает сигнал высокого уровня, поступающий с восьмого входа анализатора 12, Сигнал высокого уровня с выхода второго элемента 2 И - ИЛИ 33 поступает на первый вход пятого элемента И 36 и через седьмой элемент ИЛИ 34 - на первый вход четвертого элемента И 35,Импульс(фиг. 8, г), поступающий на второй стробирующий вход анализатора 12 сигналов, проходит через четвертый элемент И 35, шестой элемент ИЛИ 32 на тактовый выход анализатора 12 (фиг, 8,м) и записывает в каскад регистра сдвига 44 логический "0"(фиг, 8, п), Одновременно импульс (фиг.8, г) поступает через пятый элемент ИЛИ 30 на первый выход анализатора 12 и устанавливает регистр 42 первого арифметического блока 6 в нулевое состояние,Импульс (фиг, 8, д), поступающий на первый стробирующий вход анализатора 12 сигналов, проходит через пятый элемент И 36, восьмой элемент ИЛ И 37 и поступает на шестой выход анализатора, а с выхода пятого элемента И 36 через третий элемент ИЛИ 27 - на второй выход анализатора 12. При этом во втором арифметическом блоке 7 регистра 42 устанавливается в нулевое состояние(сумма коэффициентов К 2 уменьшаетсядо нуля), а в первом арифметическом блоке 6 осуществляется запись в регистр 42 текущего значения К 1.Если после очередного суммирования сумма коэффициентов К 2 удовлетворяет условию Х К 2К 2 н, то суммы коэффициентов К 1 и К 2 не изменяются.После проверки условий на первый вход счетчика 4 поступает импульс (фиг. 8, е), который устанавливает его в нулевое состояние, после чего счетчик 4 вновь считает импульсы тактового генератора 14, измеряядлительность следующего периода частотно-манипулированного сигнала и описанный выше процесс повторяется,Таким образом, предлагаемое техническое решение позволяет устройству для демодуляции частотно-манипулированныхсигналов выносить решение о значениикаждой принимаемой информационной посылки в процессе демодуляции частотноманипулированных сигналов, а получение импульсов в момент вынесения решения о каждой принимаемой посылке позволяет исключить устройства синхронизации в системе связи, в которой используется предлагаемое устройство, что упрощает систему в целом.Кроме того, в отличие от устройства- прототипа, предлагаемое устройство исключает возможность уменьшения реальной скорости передачи данных, так как нет необходимости ввода в синхронизм устройств синхронизации при вхождении в связь,Формула изобретения 1. Устройство для демодуляции частотно-манипулированных сигналов, содержащее последовательно соединенные полосовой фильтр, вход которого является.5 10 15 20 входом устройства, формирователь импульсов, блок выделения фронтов, к тактовому входу которого подключен один выход тактового генератора, и счетчик, к тактовому входу которого подключен другой выход 25 тактового генератора, а также первый арифметический блок и регистрирующий блок, выходы которого являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью обеспечения возможности вынесе ния решения о значении каждой информационной посылки, введены анализатор сигналов, второй арифметический блок, четыре компаратора и блок вычисления коэффициентов, входы и выходы которого 35 соединены соответственно с вторым выходом блока выделения фронтов и выходами счетчика и с информационными входами первого и второго арифметических блоков, к управляющим входам которых подключе ны одни выходы анализатора сигналов, информационные и управляющие входы и другие выходы которого соединены соответственно с выходами компараторов, с третьим и четвертым выходами блока выделения 45 фронтов и с входами регистрирующего блока, при этом выходы первого и второго арифметических блоков подключены соответственно к информационным входам первого и второго и третьего и четвертого 50 компараторов, пороговые входы которых и пороговые входы арифметических блоков являются пороговыми входами устройства,2. Устройство по п. 1, о т л и ч а ю щ е ес я тем, что блок вычисления коэффициентов 55 содержиг два постоянных запоминающих блока и элемент задержки, вход которого и одни входы постоянных запоминающих блоков являю ся входами блока вычисления коэффициентов, выходами которого являются выходы постоянных запоминающих блоков и выход элемента задержки, вход которого объединен с другими входами постоянных запоминающих блоков,3, Устройство по и, 1, о т л и ч а ю щ е ес я тем, что, каждый арифметический блок содержит элемент ИЛИ и последовательно соединенные мультиплексор, сумматор и регистр, второй вход и выходы которого соединены соответственно с выходом элемента ИЛИ и с вторыми входами сумматора, которые являются выходами арифметического блока, информационными и управляющими входами которого являются соответственно одни входы мультиплексора и первый вход элемента ИЛИ и третий вход регистра, второй вход элемента ИЛИ и другой вход мультиплексора, пороговый вход которого является пороговым входом арифметического блока,4. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что анализатор сигналов содержит два элемента 2 И - ИЛИ, шесть элементов И и девять элементов ИЛИ, при этом выход первого элемента 2 И - ИЛИ подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ и с первым входом второго элемента И, и к первому входу второго элемента И, второй вход и выход которого соединены соответственно с вторым входом первого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, и первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, который подключен к второму входу шестого элемента ИЛИ, первый вход которого соединен с выходом третьего элемента И, к первому входу которого подключен выход первого элемента ИЛИ, и с первым входом восьмого элемента ИЛИ, второй вход которого соединен с третьим входом третьего элемента ИЛИ, второй вход которого подключен к третьему входу четвертого элемента ИЛИ, и с выходом пятого элемента И, первый вход которого соединен с вторым входом второго элемента И и с вторым входом шестого элемента И, первый вход и выход которого соединены соответственно с выходом девятого элемента ИЛИ, который подключен к первому входу седьмого элемента ИЛИ, и с третьим входом четвертого элемента ИЛИ, второй и первый входы которого соединены соответственно с выходами второго и первого элементов И, причем выход второго элемента 2 И - ИЛИ подключен к второму входу пятого элемента И и к второму входу седьмого элемента ИЛИ, выход которого подключен к второму входу четвертогоэлемента И, первый вход которого соединен с вторым входом третьего элемента И, выходы второго, третьего, четвертого, пятого, восьмого и девятого элементов ИЛИ являются одними выходами анализатора сигналов, другими выходами и информационными и управляющими входами которого являются соответственно выходы первого и шестого элементов ИЛИ, входы первого и второго элементов 2 И - ИЛИ и входы второго и девя того элементов ИЛИ и второй и первый входы шестого и четвертого элементов И.