Программный управляющий модуль с контролем

(54) ПРОГРАИГ 1 НЫЙ УПРАВЛЯИГ 1 ИЙ ИОС КОНТРОЛЕГ 1(57) Изобцифровойавтоматик при пострюцих сис тностью Фудульных ми,стройств ювышен вания про 11 12 7 11 18 15 ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ П 1 НТ СССР А ВТОРСНОМУ СВ(56) Авторское свидетельство СССРМ 1476465, кл. С 05 В 19/20, 1989.В.С.Харченко и др. Основы построения микроконтроллеров АСКУ. 110 СССР,1989 с. 65-67,етение относится к области ычислительной техники и и может быть использовано енин программных управлям с повышенной достоверкционирования на базе мокропрограммных управляюцихСушность изобретения - достоверности Ьункционирораммного модуля в составе1758 б 34 Составитель П.Ма Техред 11,Моргент актор И. Сегяяник ал Корректор А, Ворови акаэ 3000 Тираж Подписное НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раущская наб., д, 4/5 иэводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 7586 34 40 чц) цяюпих системе НоцьйЯ В устройстве являютсц регистрп ц 1 хода из иик ла и проверки, счетчик, деппЮратор 1 К-триггер, триггеры вида проверки и оипбки, схема сравнения, коммутатор, элементы И, И-НЕ, 16-4-2-1-6," 7-4-2- 1-7, 1-3. 16-14-18-13-2, 11-9-10-15- 17-9, 17-7, 1-8, 1-12-15, 1-5-4, бил,модуля, выход 24 микроопераций модуля, групповой вход 25 передачи управления модуля, групповой выход 26 передачи управления модуля, выход 27 ошибки модуля, выход 28 младшего разряда поля 1,3 адреса М 1 БПИ 1, вход 29 сброса ошибки модуля, 30 - генератор тактовых импульсов.В составе управляющей системы программный модуль работает следующим образом, Иодуль может находиться в следующих режимах:1) Режим ожидания:2) Р.бочий режим:3) Режим короткой проверки;4) Режим длинной проверки;5) .Режим передачи управления,Исходное положение модуля соответствует его нахождению в режиме ожидания. При этом все элементы памяти модуля установлены в нулевое состояние (цепи установки исходного условно не показаны), На входы 21, 22, 23 модуля поступают соответственно последовательности сдвинутых друг относительно друга тактовых импульсов ,ь1 Еф с соответствующих выходов генератора 30 тактовых импульсов (см.фиг. 3). С выхода БПИ 1 считывается МК с нулевым адресом (ИК формата Ф 1 см. Лиг. 4), Мультиплексор 4 адреса по единичному сигналу метки М 1 с выхода 1.1 БПИ 1, пропускает ца вход регистра 2 адреса либо код операции со входа 19 модуля, либо адресный код с одного из входов группового входа 25 модуля от одного из других модулей системы, Пока эти коды нулевые, в регистры 2 и 3 по тактовым импульсам , и , перезаписываютсялц цнули и модуль состояния не меняет, т,е. находится в охидацци, Одновременное поступление ненулевых кодовна вторую и третью группу информационных входов мультиплексора 4адреса исключается алгоритмом работы системыПусть та вход 19 1 одулл поступиткод комацды, требующей выцолцеция,Кец командп представляет собой адрес15 20 25 30 5 17первой ИК команды, он записывается врегистр 2 по заднему Фронту очередного тактового импульса С, со входа 21модуля. Г 1 одуль переходит в рабочийрежим. Пусть первая ИК будет линейной (формат Ф 2 см, рис,4) . При этомсигналы меток И 1, Г 12 нулевые, позаднему фронту очередного тактовогоимпульса ь со входа 23 модуля в рел3гистр 3 запишется код микроопераций,который затем считывается со входа24 модуля. Мультиплексор 4 адреса понулевым адресным сигналам пропускаетна вход регистра 2 старшие разрядыадресного кода с выхода поля 1,3 БПМ1 и сигнал с выхода мультиплексора5 ЛУ. Иультиплексор 5 ЛУ по нулевомукоду ЛУ с выхода поля 1,4 БПИ 1 пропускает на свой выход сигнал младшего разряда адреса очередной ИК команды с выхода 28 выхода поля 1,3 БПИ 1,Т,о по очередному тактовому импульсу с в регистр 2 запишется адрес очеЛ.редной ИК команды, совпадающий с кодом на выходе поля 1.3 БПМ 1. Остальные элементы модуля при выполненииИК формата Ф 2 состояния не меняют.Реализация модулем МК ветвления (формат ФЗ) отличается от реализации линейной МК лишь тем, что значениемладшего разряда адреса очередной ИКбудет определяться в мультиплексоре5 тем ЛУ, код которого поступил наего адресный вход. Если значение ЛУнулевое, то и младший разряд адресаочередной МК нулевой, т,е, совпадаетсо значением соответствующего разрядана выходе 28 поля 1.3 БПИ 1, Еслизначение ЛУ не нулевое, то значениемладшего разряда очередной МК определяется мультиплексором 5 ЛУ как единичное. Выполнение модулем любых линейных МК и ИК ветвления в рабочемрежиме осуществляется аналогично описанному,Отработав свою часть алгоритма,модуль передает управление другому,например 1-му, модулю системы. Ноперед этим он проверяет его работоспособность, переходя в режим короткой, т.е. одномодульной проверки(ом.фиг. 3). Модуль переходит в данный режим с момента записи в регистр2 а 4 реса ИК с форматом Ф 4. Единичныйсигнал метки М 2 с выхода поля 1.2БПМ 1 поступает на 1-вход 1 К-триггера 11, на разрешающие запись управляющие входы триггера 12 вида проверки,586346регистр 7 выхода из цикла и 8-лроверки, а также обнуляюг;ий вход регистра3 микроопераций. Мультиплексор 5 ЛУ по5нулевому коду ЛУ с выхода поля 1.4БПИ 1 пропускает на свой выход значение сигнала с выхода 28 младшего разряда контрольного адресного кода с выхода поля 1.3 БПГ 1 1. Дпя реализациикороткой проверки значение младшего разряда поля 1,3 БПИ 1 в ИК формата Ф 4 программируется нулевым, Т.о на информационном входе триггера 12 ви- да проверки будет присутствовать нулевой сигнал с выхода 28 поля 1.3 адреса БПИ 1, определяющий, что проверка будет короткой. По переднему Фронтул очередного тактового импульса со входа 22 модуля 1 К-триггер 11 переходит в единичное состояние. По заднему фронту того же импульса ь в рел гистре 7 выхода из цикла записывается адрес Г 1 К передачи управления проверяемому модулю (ИК Формата Фб), в ре -. гистр 8 проверки записывается четный контрольный адресный код. Триггер 12 вида проверки остается в нулевом состоянии. Единичный сигнал с выхода 1 К.-триггера 11 разрешаег работу счетчика 9 в счетном режиме. По заднему фронту очередного тактового импульса , содержимое счетчика 9 увеличивается на единицу, а содержимое регистра 3 микроопераций.не изменяется, 35т,еостается нулевым. По очередномутактовому импульсу в регистр 2 адреса запишется контрольный адресныйкод короткой проверки. По этому кодуиз БПИ 1 считывается ИК формата ф 5(см.рис.4) . Это первая ИК проверки .-го модуля. Ециничный сигнал меткиИ 1 с выхода поля 1,1 БПМ 1 разрешаетработу демультиплексора б. По этомуже сигналу мультиплексор 4 адреса 45Формирует на информационном входерегистра 2 нулевой адресный код, т,ки на втором и на третьем информационных входах мультиплексора 4 коды нулевые. С выхода поля 1,4 БПИ 1 напресный вход демультиплексора 6 поступает код номера проверяемого модуля, т.е. двоичный код числа Поэтому коду демультиплексор 6 пропускает контрольный для 1.-го модуля адресный код с выхода поля 1,3 БПИ 1 на 55соответствующий х-му модулю выходгруппового выхода 26 модуля, Этот кодпоступает далее на соответствующийрассматриваемому модулю вход группового входа 25 1.-го модуля, который, как и все неработающие модули системы, находится в режиме ожидания. Мультиплексор 4 адреса 1-го модуля по единичному сигналу метки М 1 на своем первом адресном входе пропускает контрольный адресный код с выхода блока элементов ИЛИ 16 на инАормационный вход регистра 2 адреса. По 1 О очередным тактовым импульсам 0 и ь ни в рассматриваемом, ни в -м модуле никаких изменений не происходит, .кроме очередного увеличения в рассматриваемом модуле содержимого счетчика 9 на единицу, По очередному так товому импульсу 1,", в регистр 2 х-го модуля записывается контрольный адресный код, сАормированный рассматриваемым модулем. В регистр 2 рассмат 20 риваемого одуля по этому же импульссу ь, запишется нулевой код. С выхода БПМ 1 рассматриваемого модуля считывается нулевая МК (МК формата Ф 1), мультиплексор 4 адреса при этом 5 пропускает на свой выход адресный код с выхода блока элементов ИЛИ 16, т.к. на входе 19 модуля код команды в этот момент должен отсутствовать, С выхода же БПМ 1 1-го модуля, если 30 не было искажений, считывается М 1( формата Ф 5. В ее поле 1,4 записан код рассматриваемого модуля, а в поле 1.3 записан контрольный адресный код инверсный контрольному35 коду, хранимому в регистре 8 проверки рассматриваемого модуля, Процедура вьпголнепия МК формата Ф 5 уже была подробно рассмотрена. 1-й модульпередает контрольный адресный код ,рс выхода поля 1.3 своего БПМ 1 насоответствующий -му модулю входгруппового входа 25 рассматриваемогомодуля, По очередному тактовому импульсу 9 счетчик 9 в рассматриваемом с;модуле увеличивает содержимое на еди-.ницу. По очередному тактовому импульсу ., контрольный адресный код, сформированный 1-м модулем, записываетсяв регистр 2 рассматриваемого модуля.1-й же модуль по этому же импульсу Опереходит в резим ожидания. Если контрольный адресный код от 1. го модулязаписался в регистр 2 рассматривамого модуля без искажений, то с выхода БПМ 1 рассматриваемого модуля55начинает считываться вторая МК проверки 1-го модуля, Эта МК также формата Ф 5. Отличие ее от первой МК состоит лишь в контрольном адресномкоде, записанном в поле 1,3, которыйявляется инверсным аналогичному кодув поле 1,3 первой 111( проверки -гомодуля (см.Аиг. 5), Реализация рассматриваемым модулем второй МК проверки -го модуля с последующим переходом в режим ожидания, реакция 1-гомодуля на второй контрольный адресный код от рассматриваемого модуля,аналогичны описанным, Если искаженийпри передаче контрольных кодов и работе модулей не произошло, то второйответный контрольный адресный код,формируемый -м модулем, для рассматриваемого модуля должен совпасть сконтрольным кодом, хранимым в регистре 8 проверки в рассматриваемом модуле, Контрольный адресный код, формируемый .-м модулем, в ответ на вторуюМК проверки 1.-го модуля, считаннуюиз рассматриваемого модуля, поступаетс соответствующего 1-му модулю входагруппового входа 25 рассматриваемогомодуля на инАормационный вход регист-,ра 2 адреса и вторую группу входовсхемы 14 сравнения (с выхода БПМ 1рассматриваемого модуля в этот момент считывается МК формата Ф 1). Очередной тактовый импульс увеличиваетсодержимое счетчика 9 в рассматриваемом модуле до критического значенияУкр,кор., соответствующего режимукороткой проверки, Дешифратор 10 прнпоступлении на его вход с выходасчетчика 9 кода, соответствующегоУкр.кор., формирует единичный сигнална своем первом 10 1 выходе. Т,к,триггер 12 вида проверки при короткой проверке находится в нулевомсостоянии, то на выходе коммутатора15, с появлением единичного сигналана выходе 10. 1 дешифратора 10, также появляется единичный сигнал - сигнал Проверка". Этот сигнал поступает на К-вход 1 К-триггера 11, и рвыйвход элемента И 17, второй адресныйвход мультиплексора 4 адреса, второйвход элемента И-НЕ 18 и разрешающцйзапись управляющий вход триггера 13ошибки. Мультиплексор 4 адреса по сигналу "Проверка" на своем втором адресном входе пропускает на входрегистра 2 адресный ход с выходарегистра 7 выхода из цикла, Контрольный адресный код от -го модуля с выхода блока элементов ИЛИ 16 т,о. мультиплексором 4 адреса.по окончаниикороткой проверки игнорируется. Если второй контрольный адресный код от 1-го модуля не совпадает с контроль-. ным адресным кодом в регистре 8 проверки, то схема 14 сравнения иа момент появления сигнала Проверкасформирует нулевой сигнал. Элемент И-НЕ 18 при этом сформирует на своем инверсном выходе единичный сигнал, который при единичном сигнале "Проверка" т,о, означает .ошибку в результате проделанной диагностической процедуры. По очередному тактовому импульсув случае ошибки произойдет следуюцее, В триггер .13 ошибки запишется "единица" с выхода элемента И-НЕ 18. В регистр 2 запишется адресный код выхода из цикла проверки, хранимый в регистре 7. Однако регистр 2 будет тут же обнулен сигналом ошибки, поступившим на К-вход регистра 2 с выхода триггера 13 ошибки. Сигнал ошибки с выхода триггера 13 поступит также на выход 27 ошибки рассматриваемо го модуля, информируя о неудачном исходе проверки. Рассматриваемый мо дуль зависает в таком состоянии до устранения неисправности и повтоРного пуска. Сброс триггера 13 ошибки в З 0 пулевое :. стояние после устранения неисправности производится сигналом со входа 29 сброса ошибки модуля.В случае если же ошибки при проверке не произошло, то после формирования коммутатором 15 сигнала "Проверка, по очередному тактовому импульсу ь в триггер 13 ошибки запилшется нулевой сигнал с выхода элемента И-НЕ 18, а в регистр 22 запишется адресный код с выхода регистра 7 выхода из цикла проверки.При любом исходе проверки з-го модуля по очередному тактовому импульсу1 К-триггер 11 обнуляется, что 45лговорит о конце проверки и запрепает дальнейшую работу счетчика 9, Кроме того, элемент И 17 по этому же имлпульсуформирует короткий импульс, обнуляюций счетчик 9 и регистр 7 выхода изцикла.50Если триггер 13 ошибки после короткой проверки остался в нулевом состоянии, т.е, 1-й модуль готов принять управление от рассматриваемо го, то с момента записи в регистр 2 адресного кода, хранимого в регистре 7 выхода из цикла проверки, рассматриваемый модуль переходит в режим передачи управления 1-иу модупо, По этому адресному коду из БПИ 1 считывается ИК формата Ф 6. Ее вьполцецие аналогично реализации модулем ИК формата Ф 5 Отличие состоит лишь в следующем. .-му модулю передается цеконтрольный адресный код, а адресный код управления (ЛКУ), Кроме того, по очередному импульсу зв регистр 3 микроопераций может бить записан последний от рассматриваемого модуля микрооперационный код, которнй может информировать объект управления системы о передаче управляюцих функций 1-му модулю. Заметим также, что при выполнении ИК формата Ф 6 в отличие от ИК формата Ф 5 1 К-триггер 11, триггер 12 проверки, счетчик 9, регистры 8 проверки и 7 выхода из цикла проверки находятся в нулевом состоянии. По очередному тактовому импульсу 8, в регистр 2 рассматриваемого модуля запишется нулевой код, в регистр 2 ,1-го модуля запишется ЛКУ. Рассматриваемый модуль переходит в режим ожидания, а 1-й модуль - в рабочий режим.1Каждый модуль системы содержит в БПИ 1 микропрограмму своей работы в режиме длинной проверки, Управляющая система переходит в этот режим с момента записи в регистр 2 любого из ее модулей адреса МК перехода в этот режим, Такая ИК имеет формат Ф 4, Пример диагностических микропрограмм длинной пРоверки и их взаимодействие для управляюшей системы из трех модулей проиллюстрирован на рис, 6. В данном случае диагностическая микропрограмма в каждом модуле состоит из двух МК, Все эти ИК имеют формат ф 5. Реализация ИК перехода в режим длинной проверки аналогична описанной ранее реализации ИК формата Ф 4 в режиме короткой проверки. Отличие состоит лишь в том, что в поле 1.3 МК формата Ф 4 при длинной проверке контрольный адресный код должен быть нечетным, т,е, его младший разряд должен быть единичным. При этом в триггер 12 вида проверки по очередному импульсузащпцется "единица", а не "нуль как при короткой проверке, Единичный сигнал с выхода триггера 12 разрешит формирование коммутатором 15 единичного сигнала Проверка только после поступления на него едицичцого сигнала со второго 10,2 выхода дсшнфратора 10.В режиме длинной проверки все модули системы поочередно, по замкнутой цепочке обмениваются контрольными адресными кодами друг с другом. Однако, если при,короткой проверке обмен контрольными адресными кодами осуществляется дважды, то при длинной проверке только один раз. После того, как каждый модуль обменяется со все О мп остальными модулями системы контрольными адресными кодами, т.к. цепочка замкнута, последняя передача контрольного адресного кода при отсутствии. ошибок должна произойти в 15 модуль, который инициировал длинную проверку. Причем этот последний контрольный адресный код должен быть ад-ресом первой МК формата Ф 5, с кото- рой началась длинная проверка, Этот 2 О код хранится в регистре 8 проверки инициирующего модуля куда он был записан при реализации МК перехода в режим длинной проверки. В этот момент, когда в модуль инициатор длин ной проверки должен прийти последний контрольный адресный код, дешифратор 10 по коду с выхода счетчика 9 формирует на своем выходе 10.2 единичный сигнал, по которому коммутатор 15 3 О Формирует единичный сигнал "Проверка", Далее работа модуля системы полностью аналогична работе модуля после формирования сигнала "Проверка" в режиме короткой проверки, Модуль инициатор длинной проверки либо формирует сигнал ошибки и зависает до устранения неисправностей, либо выходит из цикла проверки по адресу, хранимому в регистре 7, 40Формула изобретения Программный управляющий модуль с контролем, содержащий блок памяти микрокоманц, регистры адреса и микро- команд, мультиплексоры адреса и логических условий, демультиплексор блок элементов ИЛИ, причем выход поля метки М 1 блока памяти микрокоманд соединен с управляющим входом демульти плексора и первым адресным входом мультиплексора адреса, выход которого соединен с информационным входом регистра .адреса, выход младшегп разряда поля адреса блока памяти микро команд соединен с младшим разрядом информационного входа мультиплексора логических условий, выход которого соединен с младшим разрядом первой группы информационных входовмультиплексора адреса, выход старшихразрядов поля адреса блока памятимикрокоманд соединен со старшимиразрядами первого информационноговхода мультиплексора адреса, выходполя адреса блока памяти микрокомандсоединен с информационным входом демультиплексора, выходы которого образуют групповой выход передачи управления модуля, выход. поля кода логических условий блока памяти микрокоманд соединен с адресными входамимультиплексора логических условий идемультиплексора, вход логических условий модуля соединен со старшими разрядами информационного входа мультиплексора логических условий, групповой вход передачи управления модуляобразует группу входов блока элементов ИЛИ, группа выходов которого соединена с второй группой информационных входов мультиплексора адреса,вход кода команды модуля являетсятретьей группой информационных входов мультиплексора адреса, выход регистра адреса соединен с входом блокапамяти микрокоманд, выход поля микро операций которого соединен с информавионным входом регистра микроопераций, первый и второй входы синхрони:зации модуля соединены с сиМхровходаьж .соответственно регистров адресаи микроопераций, выход регистра микроопераций является выходом микроопераций модуля, о т л н ч а ю щ и й с ятем, что, с целью повышения достоверности его Функционирования в составеуправляющей системы путем обеспечения возможности самодиагностирования,он дополнительно содержит регистрывыхода из цикла и проверки,.счетчикимпульсов, дешифратор, 1 К-триггер,триггеры вида проверки и одибки, схему сравнения коммутатор, элементы И,И-НЕ, причем выход поля микрооперацийблока памяти микрокоманд соединен синформационным входом регистра выходаиз цикла группа выходов которого соединена с четвертой группой информационных входов мультиплексора адреса,выходы полей метки М 2 и адреса блокапамяти микрокоманд соединены соответственно с управляющим и информационным входом регистра проверки, группа выходов которого и группа выходовблока элементов ИЛИ соединены соот1758634 юг ветственно с первой и второй группами входов схемы сравнения, выход поля метки М 2 блока памяти микрокоманд соединен с управляющими входами триг 5 гера вида проверки, регистра выхода из цикла, с обнуляющим входом регистра микроопераций и с 1-входом 1 К-триггера, выход которого соединен с управляющим входом счетчика импульсов, що второй вход синхронизации модуля соединен со счетным входом счетчика импульсов, выход которого соединен с входом дешифратора, первый и второй выходы дешиАратора соединены соответ ственно с первым и вторым информационными входами коммутатора, выход младшегб разряда поля адреса блока памяти микрокоманд соединен с информационным входом триггера вида проверки, выход которого соединен с первым инверсным и вторым прямым управляющими входами коммутатора, выход коммутатора соединен с вторым адресным входом мультиплексора адреса, с управляющим входом триггера окпбкл, с К-входом 1 К-триггера, с первым входомэлемента И, выход которого соединенс обнуляющнми входами счетчика и регистра выхода из цикла, выходы схемы сравнения и коммутатора соединенысоответственно с первым и вторымвходами элемента И-НЕ, выход которогосоединен с инАормационным входом триггера ошибки, вход сброса ошибки модуля является обнуляющим входом триггера ошибки, выход которого соединенс обнуляющим входом регистра адресаи выходом ошибки модуля, третий входсинхронизации модуля соединен с вторым входом элемента И и синхровходамирегистров проверки выхода из цикла,1 К-триггера, триггера вида проверки,первый вход синхронизации модуля соединен с входом синхронизации триггера ошибки,