Система для передачи и приема цифровой информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 370 И 13 02 Г 151) 5 ПИСАНИЕ ИЗОБРЕТЕНИАВТОРСКОМУ СВИДЕТЕЛЬСТВУ располагаются на трех взаимно перпендикулярных гранях прямоугольногопараллепепипеда. Проверочные символыобразуются суммированием по модулюдва информационных символов, размещенных на одной линии двух взаимноперпендикулярных граней. Кодовое расстояние кода равно 3. Система содержит на передающей стороне синхронизатор, блок кодирования, распределитель импульсов, блок элементов ИЛИИ, сумматоры по модулю два, элементИЛИ, модулятор, регистр сдвига, эле-мент И и триггер, на приемной стороне - демодулятор, регистр сдвига,блок сумматоров по модулю два, синхронизатор, блок элементов И, выходной .регистр, блок опознавания ошибок,восстановитель синдрома, дешифратори канал связи. 1 з,п. ф-лы, 10 ил. е ч етельство СССР И 13(02, 1988.РЕРАИ И ПРИЕИА . сумматоре; нсхема распредфиг. 6 - врев различныхпульсов; нама.дешифратовходе и выхоструктурнаядрома; на фи в ктурная стемы; на приемной а опознавица плоск бл ма ко тур 1 пемда.Система сороне (фиг. 1)2 кодирования ржит на передающей стинхронизатор 1, блокраспределитель 3 имГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(71) Ленинградский электротехничинститут связи им, проф. М.А.ББруевича(54) СИСТЕМА ДЛЯ ПЕНИФРОВОР ИНФОРИАЦИИ(57) Изобретение относится к электро.связи и может быть применено в телеметрии и при передаче данных. Цельизобретения - повышение быстродействия и надежности системы, Используется модификация итеративного кода, вкотором информационные элементы слов Изобретение относится к электро. связи и может быть использовано в те.леметрии и при передаче данных,Цель изобретения - повышение быстродействия системы путем сокращения избыточности кода и повышение надежности системы путем упрощения ееструктуры,На фиг. 1 1 приведена струсхема передащцей стороны сифиг. 2 - структурная схемастороны системы; на фиг. 3 - струкная схема сумматора по модулю дваредающей стороны системы; на фиг.4временные диаграммы сигналов в это фиг. 5 - структурная елителя импульсов, на енные диаграммы сигнало очках распределителя имиг. 7 - структурная схе а и кодовые сигналы на е дешифратора; на фиг,8 хема восстановителя еин9 - структурная схема ания ошибок; на фиг. 10 ообъемного итеративного1637025 8,10 Составитель Н.Бочарап Техред Л,Олийнык КорректорМ.Самборская Редакто Заказ 825 Тираж 455 ПодписноВНИИПИ Государственного комитета по изобретениям и от 113035, Москва, Ж, Раушская наб.,м при ГКНТ ССС Гагарина, 101 Производственно-издательский комбинат "Патент", г. Ужгород20 пульсов, блок 4 элементов ИЛИ-И, сумматоры 5 по модулю два по числу проверочных элементов кода, элемент6 ИЛИ, модулятор 7, регистр 8 сдвига,элемент И 9, триггер 10, на приемнойЭстороне (фиг. 2) - демодулятор 11,регистр 12 сдвига, блок 13 сумматоровпо модулю два, синхронизатор 14, блок15 элементов И, выходной регистр 16,блок 17 опознавания ошибок, восстановитель 18 синдрома, дешифратор 19,канал 20 связи, Сумматор 5 по модулюдва содержит (фиг. 3) первый -четвертый элементы И 21-24, первый ивторой триггеры 25 и 26, элементИЛИ 27,Система для передачи и приема цифровой информации работает следующимобразом.Блок 2 кодирования преобразуетдискретные входные сигналы (сообщения) в К-разрядные слова двоичногокода. Кодовые слова считываются в моменты времени, определяемые импульсами синхронизатора 1, частота следования которых Е =Г /19, Кодовыеслова в эти моменты времени вводятсяв регистр 8 сдвига, из которого онисчитаются импульсами, следующими счастотой Г, которые пачками поступают с выхода элемента И 9 (фиг, 1 и6, сигнал 85). Кодовое К-разрядноеслово в последовательной форме(фиг 6, сигнал 84) поступает навходы блока 4 элементов ИЛИ-И иэлемента ИЛИ 6,Распределитель 3 импульсов, управляемый сигналами 81, 8 и 8(Фиг. 6), поступакщими из синхронизатора 1, вырабатывает различные коммутирующие и управляющие сигналы(фиг. 6, сигналы 8,8 718 тфВ соответствии с алгоритмом образования проверочных элементов этисигналы подаются на входы блока 4элементов ИЛИ-И. Например, для предлагаемого плоско-объемного итеративного кода на вход первого элемента50ИЛИ-И поступают сигналы, соответствующие позициям "1", "2", "9" и "10"кодового слова, на вход второго элемента - сигналы, соответствующие потретьего элемента - сигналы, соот 551 11 11 11 11 11в ет ствующие позициям 3 , 1 , 7и " 5 " , на вход четвертого элемента -сигналы с номеРами " 4 ", " 2 " ц Уи п 6 п на вход пятого - сигналы с номерамй го - сигналы с номерами "7", "8", "9" и " 11", а на вход седьмого элемента ИЛИ-И - коммутирующие сигналы, соответствующие позициям "1", "2" "12" кодового слова.На выходе первого элемента ИЛИ-И будут "1"-й, "2"-й, "9"-й и "10"-й элементы информационной части кодового слова. При этом символам "1" будут соответствовать сигналы высокого уровня длительностью равной 8 ( ; - длительность элемента кодового слова), На выходе последнего элемента ИЛИ-И будет последовательность сигналов высокого уровня (символы " 1") и низкого уровня (символы "0"), Эти сигналы подаются на входы соответствующих сумматоров 5 по модулю два. Каждый сумматор имеет шесть входов. На вход поступают импульсы с частотой Г (фиг, 4, сигнал 0 или сигнал 84, фиг. 6), сдвинутые относительно оснонной последовательности импульсов той же частоты (сигнал Н). На второй вход подается указанная выше последовательность Ц =8, (фиг. 4) информационных элементов, определяемая алгоритмом образования проверочных символов кодового слова. На третий вход подается (или не подается) сигнал типа У(фиг. 4) в течение интервала времени, не совпадающего с поступлением информационных посылок, Сигнал типа Уз. присутствует, если соответствующий элемент синхрослова, используемого для групповой синхронизации, равен "1",Если этот символ равен нулю, то сигнала типа 0 нет (вход сигнала У отсутствует), На четвертый вход сумматора подается сигнал 011 (фиг. 4), на пятый вход - сигнал У, на шестой вход - сигнал Уц . Если сумма по модулю два информационных элементов, поступающих на вход У 4, с добавлением сигнала У равна "1", то Т-триггер 25 находится в состоянии "1", Если сумма равна нулю, то триггер 25 находится в состоянии "0".Сигнал 0 служит для считывания состояния Т-триггера 25 и записи этой информации ("0" или "1") в К 8-триггер 26, Сигнал 0 предназначен для считывания состояния сумматора (К 8-триггера 26) и возвращения Т-триггера 25 в нулевое состояние, Сигнал Оэ воз.гвращает в нулевое состояние КВ-триггер 26 (фиг. 3).Таким образом, на вход элементаИЛИ 6 (фиг. 1) поступают информационные элементы ".112" из регистра8 сдвига и проверочные элементы"1319", несущие также сведенияо синхрослове из сумматоров 5 по модулю два. Эта последовательность дво.ичных сигналов поступает в модулятор7 (фиг, 1) и далее идет в канал 20связи.Принятые сигналы вводятся в демодулятор 11 (фиг. 2), Продетектированные видеосигналы в виде последовательности двоичных элементов вводятсяв регистр 12 сдвига.Выходы соответствующих ячеек регистра сдвига связаны с входами сум"маторов по модулю два блока 13 сумматоров по модулю два. В каждом изг сумматоров (г - число проверочныхэлементов, равное числу разрядовсинхрослова) вычисляется сумма помодулю два части принятых и одногоиз проверочных символов. Например,для рассматриваемого поверхностнообъемного итеративного кода ("19","12", "4") в первом сумматоре суммируются "1"-й "2"-й "9"-й 10"-йФ -Р Уи "13"-й элементы, т.е, определяетсявеличина(если без искажения приняты символы111а о а 2 э алло а 10 и с 3Таким образом, через интервалы Ф,равные длительности двоичного элемента, определяются величины ЬФЪ ,;Ь. При правильном фазированиифвсе элементы совпадают с:элементамисинхрослова.В дешифратор 19 поступают сигналы+Ь,Ь. Те из них, которые всинхрослове должны быть равны "0",проходят на входы элементов И(фиг. 7) через инверторы, а элементы, которые должны быть равны "1"без инвертирования, На выходе а 1(фиг. 7) при отсутствии искаженийвьщеляется сигнал совпадения симво. . Млов ЬЬ, соответствующий пикуфункции.взаимной корреляции кодовых 37025 6 сигналов Ь 1 оо еЬ и Ь е ео Ье Сиг% 3 % налы а. ао (фиг, 7) соответствуют случаю, когда при образовании вос становленного синхрослова искажен один из его элементов. В результате дешифратор 19 вьщает в соответствующий момент сигнал групповой синхронизации, которым фазируется синхронизатор 14,Дпя исправления ошибок необходим синдром представляющий слово, состоящее иэпроверок видаФг0, -а+а 2+ач+а+К,;1 у а 5 цо+а+,8 ч аи +ар=а,+аа, +"где штрих над символом показывает,что это принятый элемент,Для восстановления синдрома сигналы с выходов сумматоров по модулю два блока 13 сумматоров по модулю два пропускают через восстановитель18 синдрома (фиг, 8),Восстановленный синдром вводитсяв блок 17 опознавания ошибок, который обнаруживает место ошибки,т,е. определяет номер искаженногоинформационного элемента "1"1112 фпри наличии однократной ошибки.Блок 17 опознавания ошибок (фиг. 9)содержит "12" элементов И, соединенных своими входами с соответствующими семью входными шинами, на которые подаются сигналы в виде элементов синдрома ВПри выделении пика синхросигналасинхронизатор 14 выдает сигнал считывания информационной части слова(символы " 112") из регистра 12сдвига и записи этих сигналов в выходной регистр 16, куда подаются(при однократной ошибке) сигналы дляинвертирования соответствующих символов. После этого по сигналу синхронизатора 14 исправленное кодовое слово выдается на выход системы. Таким образом, в системе обеспечивается передача цифровых сигналовс исправлением однократных ошибок снадежной групповой синхронизациейбез введения в кодоВые слова избыточных элементов. По сравнению с известными устройствами обеспечивается более высокая скорость передачи ин 5 формации и большая надежность системы в связи с выполнением тех же задач с меньшим числом блоков и более простыми средствами,3 предлагаемой системе использу ется так называемый плоскообъемный итеративный код, матрица которого изображена на фиг. 10. Информационные элементы а изображены на поверхностях трех граней куба (прямо угольного параллелепипеда).Проверочные элементы образуются по правилу 25 М =а, +а 2+а+а,ОСа =аз+аф+аи+айР 1 -ак+аб+ао+а 1 я.=а +а 2+,.+а 2.Кодовое расстояние кода Й =4.При использовании проверочных симВОЛОВ ф 1 файф (51у (1 И Я ПОЛУчается код с Ймин =3,Сравнение данного кода с некоторыми другими кодами с числом информа-,ционных элементов К=12 показывает,что количество необнаруживаемых ошибок плоскообъемного кода ("19", "12", 35"4") равно 27, для плоского итератидля инверсного кода (124", ".12","4") - 66.Плоскообъемный код (и, К, 3) исправляет одиночные ошибки. Так,для кода ("18", "12", "3") вероятность ошибочного декодирования слова2(Щ б У4 5При Р =10 Р=С 10 =1,5310Ниже приведены некоторые из предлагаеюпс кодов: Г 9", "5", "3"),"21" "4") а также плоские итеративФ 1("30" "20" "4") .Ф Эти данные показывают, что плоско- объемные итеративные коды имеют мень-. шую избыточность по сравнению с плоскими итеративными кодами, представляемыми в виде плоских прямоугольных матриц.Формула изобретения1. Система для передачи и приема цифровой информации, содержащая на передающей стороне синхронизатор, первый выход которого соединен с первыми входами модулятора, распределителя импульсов и блока кодирования, вторые входы которого являются входами системы, второй выход синхронизатора соединен с третьим входом блока кодирования и вторым входом распределителя импульсов, первые и вторые выходы которого соединены соответственно с первыми входами сумматоров по модулю два, блока элементов ИЛИ-И, выходы которого соединены с вторыми входами сумматоров по модулю два, выходы сумматоров по модулю два соединены с первыми входами элемента ИЛИ, выход которого соединен с вторым входом модулятора, выход которого соединен с каналом связи, на приемной стороне содержащая демодулятор, первый вход которого соединен с каналом связи, выход демодулятора соединен с первым входом синхронизатора и первым входом регистра сдвига, первые и вторые выходы которого соединены соответственно с первыми входами блока элементов И и блока сумматоров по модулю два и вторыми входами блока сумматоров по модулю два, первый выход синхронизатора соединен с вторыми входами демодулятора и регистра сдвига, о т л и ч аю щ а я с я тем, что, с целью повышения быстродействия и надежности системы, в нее введены на передающей стороне регистр сдвига, элемент И и триггер, выход которого соединен с первым входом элемента И, выход которого соединен с первым входом регистра сдвига, вторые и третий входы которого подключены соответственно к выходам блока кодирования и второму. выходу синхронизатора, выход регистра сдвига соединен с вторыми входами блока элементов ИЛИ-И и элемента ИЛИ, третий выход синхронизатора соединен с третьими входами9 3637025 осумматоров по модулю два и третьим 2. Система по и. 1, о т л и ч авходом распределителя импульсов, тре- ю щ а я с я тем, что сумматор потий и четвертый выходы которого сое- модулю два выполнен на триггерах,динены соответственно с первым н5элементах И и элементе ИЛИ выходвторым входами триггера, второй вход которого соединен с первым входомэлемента И подключен к первому выхо- первого элемента И, выход которогоду синхронизатора, на приемнои сто- -соединен с входом первого триггера,роне - блок опознавания ошибок вос-выход которого соединен с первымистановитель синдрома, дешифратор и щ входами второго и третьего элементоввыходной регистр, выходы блока сум- ц, выходы второго и третьего элеменматоров по модулю два соединены четов И соединены соответственно с первым входом элемента ИЛИ и Я-входомвторого триггера, выход которого соеопознавания ошибок и через дешнфра 15 динен спервым входом четвертого элемента И, выход которого является вытор с вторым входом синхронизатора,второй и третий выходы которого соеходом сумматора по модулю два, вторыединены соответственно с первым вховходы элемента ИЛИ, второго и четвердом выходного регистра и вторыми вхотого элементов И, третьего элементадами блока элементов И и блока опоИ и К-вход второго триггера являютсязнавания ошибок, выходы которого соесоответствующимн первыми входами сум"динены с вторыми входами выходногоматора по модулю два, третий входрегистра, третий вход блока суммаэлемента ИЛИ является вторым входомторов по модулю два подключен к персумматора по модулю два, второй входвому выходу синхронизатора,. выходыпервого элемента И и третий вход треблока элементов И соединены с третьего элемента И объединены и являют-тьими входами выходного регистра,ся третьим входом сумматора по модувыходы которого являются выходамисистемы.дхйЬ