Устройство для защиты автономного инвертора напряжения

/12 451)5 Н 0 ОПИСАНИЕ ИЗОБРЕТЕНИЯ 32оизвод нно экскавато о ин и В.Ф.Браж5,4 (088.8) свиде тельство 02 Н 7/10, 19 идетельство СС02 Н 7/12, 1 82. ТЫ АВТОНОМНО(54) УСТРОЙСТВО ДЛЯ ЗАЩИГО ИНВЕРТОРА НАПРЯЖЕНИЯ(57) Изобретение относитехнике. Целью изобретрасширение функциональтей. Если за предыдущимый период выходной чаного инвертора напряжеся хотя бы один вентиль,тоэтом с второго счетчика к электроявляетсяозможносенияныхй ко тролируе автоном открывае формация поступив стотьния не жигаются. 5 ил иг 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТПОИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР(56) АвторскоеФ 922942, кл. НАвторское свВ 1056389, кл,2на элементы ИЛИ-НЕ и ИЛИ блока 5, зажигает светодиод (потеря проводимости) и подает питание на остальные светодиоды. При этом тот из них, номер которого соответствует номеру потерявшего проводимость вентиля, зажигается. При коротком замыкании хотя бы одного вентиля появляется ток сразу в двух вентилях фазы, в которой произошло это короткое замыкание. Соответствующий этой фазе датчик 1 через элементы И блока 2 записывает в соответствующий 0 К-триггер этого блока логическую единицу. Указанная логическая единица через элемент ИЛИ 3 поступает на дополнительный вход дешифратора 9 и соответствующий вход блока 5, в котором зажигается светодиод (короткое замыкание), и подает питание на остальные светодиоды. Светодиоды, соответствующие короткозамкнутой фазе, за1589350 Составитель О.Мещеряковаедактор А.Огар Техред М,Дидык . Корректор С.Севку 473 одписное НТ СС оизводственно-издательский комбинат "Патент", г, Ужгор Гагарина,Заказ 2545 ВНИИПИ Госуд Тир твенного коми 1 13035, Мосета по изобретениям а, Ж, Раушская на открытиям пр д. 4/5Изобретение относится к электротехнике и может быть использовано для4защиты и диагностики состояния вентилей многофазного автономного инвертора напряжения.Цель изобретения - расширениефункциональных возможностей,На фиг. 1 представлена функциональная схема устройства для защиты;на фиг. 2 - функциональная схема блока регистрации состояния вентилей(БРСВ), на фиг. 3 - функциональнаясхема блока управления (БУ), нафиг. 4 - функциональная схема блокаотображения информации (БОИ), нафиг, 5 - функциональная схема дешифратора.Входы и выходы каждого блока обозначены буквами А, В, Е, Г, С, Н,М, Р. Индекс этих букв соответствуетномеру выхода данной группы выходов.Устройство содержит датчики 1электрических параметров вентилей(ДЭПВ) 1, в качестве которых использованы датчики тока, БРСВ 2, имеющий3М+2 вход, 2 МИЛИ 3 и 4, причем первый из них мно 3говходовый, БОИ 5, имеющий - М+1+3 30входов, сдвигающий регистр б, двасчетчика 7 и 8, дешифратор 9, имеющий 1+3 входов и два выхода, логический формирователь 10 зоны считывания(ЛФЗС), БУ 11, имеющий четыре входаи семь выходов, генератор 12 тактовых импульсов (ГТИ), шину 13 начального кода, соединенную с информационными входами первого счетчика 7,при этом информационные входы второ 40го счетчика соединены с 2-1+3 входами дешифратора, выходы ДСВ 1 подклюМчены к 1-М входам БРСВ 2 1 -- выл 2ходы которого подключены соответст 45Мвенно к 1 -- входам БОИ 5 и к вхо 2дам первого элемента ИЛИ 3, выход ко 3торого соединен с 2 М+1-м входом50 БОИ 5 и первым информационным входомМ 3дешифратора 9 - + 1 -- М выходыф 2 2БРСВ 2 подключены к 1-М информационным входам сдвигающего регистра 6, 55 на М+1-м входе которого всегда нахо- дится сигнал логического нуля, М выходов сдвигающего регистра 6 подклю-,М 3 чены соответственно к - + 1 -- М2 2 входам БОИ 5, М-й выход подключен также к входу приема последовательной информации сдвигающего регистра 6, М+1-й выход которого соединен с вторым входом БУ 11, первые два выхода которого подключены соответственно к М+1-му и М+2-му входам БРСВ 2, причем второй выход соединен также с первым входом ЛФЭС 10, выход которого подключен к первому входу БУ 11, третий и четвертый выходы которого подключены соответственно к счетному входу и входу выбора режима работы сдвигающего регистра 5, пятый выход БУ 11 подключен к первому входу второго элемента ИЛИ 4, выход которого подключен к счетному входу второго счетчика 8, 1-й выход которого соединен с вторым входом второго элемента ИЛИ 4, шестой выход БУ 11 подключен к входу предварительной записи первого счетчика 7 и входу установки нуля второго счетчика 8, седьмой выход БУ 11 подключен к счетному входу первого счетчика 7, выход обратного переноса которого соединен с третьим. входом БУ 11, четвертый вход которого подключен к выходу ГТИ 12, сигнал управления всем устройством постуПает на второй вход ЛФЭС 10, выходами всего устройства являются выходы дешифратора 9БРСВ 2, имеющий М+2 входов и 3 М- М выходов содержит - элементов И 142У М- ВК-триггеров 15 с асинхронными 2К-входами установки нуля и М ВКБ- триггеров 16 с асинхронными К-входами установки нуля и Б-входами установки единицы, при этом информационные 0-входы всех триггеров объединены в общую шину, на которой всегда находится сигнал логической единицы, первый и второй входы БРСВ 2 подключены к входам первого элемента И 14, выход которого подключен к управляющему С-входу первого РК-триггера 15, третий и четвертый входы БРСВ 2 подключены к входам второго элемента И 14, выход которого подключен к управляющему С-входу второго ЭК-триггера 15М-й и М-й входы БРСВ 2Мподключены к входам в -го элемента2И 14, выход которого подключен к уп589350 5Иравляющему С-входу в -го РК-триггера215, первый вход БРСВ 2 подключен также к управляющему С-входу первого РКБ-триггера 16, второй вход БРСВ 2 подключен также к управляющему С-входу второго РКБ-триггера 16И-й вход БРСВ 2 подключен также к управляющему С-входу И-го РКБ-триггера 16, И+1-й вход БРСВ 2 подключен к К-вхоМдам установки нуля 1 - РК-тригге 2 ров 15 и Б-входам установки единицы 1-И РКБ-триггеров 16, И+2-й вход БРСВ 2 подключен к К-входам установки нуля 1-И РКБ-триггеров 16; выходами БРСВ 2 являются прямые выходы 1-И РК-триггеров 15 и обратные выходы 1-И РКБ-триггеров 16.БУ 11, имеющий четыре входа и семь выходов, содержит элемент ИЛИ 17, два РК-триггера 18 и 19 с асинхронными К-входами установки нуля, на информационных Р-входах которых всегда находится сигнал логической единицы, три элемента И 20-22 формирователь 23 коротких импульсов (ФКИ), два элемента И-НЕ 24 и 25 и два переключателя 26 и 27 полярности, при этом выход переключателя 26 полярности подключен к первому входу элемента ИЛИ 17, выход которого соединен с К-входом установки нуля первого РК-триггера 18, прямой выход которого подключен к К-входу установки нуля второго РК-триггера 19, к первому входу первого элемента И 20, выход которого соединен с первым входом второго элемента И 21, первым входом первого элемента И-НЕ 24 и входом ФКИ 23, выход которого соединен с первым входом третьего элемента И 21, первым входом второго элемента И-НЕ 25 и управляющим С-входом второго РК-триггера 19, прямой выход которого подключен к второму входу второго элемента И 21, а обратный выход - к второму входу первого элемента И-НЕ 24, первый вход БУ 11 подключен к второму входу элемента ИЛИ 17, второй вход БУ 11 - к второму входу второго элемента И 21, третий вход БУ 11 - к второму входу первого элемента И-НЕ 24, четвертый вход БУ 11 - к управляющему С-входу первого РК-триггера и второму входу первого элемента И 20, выходами БУ 11 являются соответственно выход второго переключателя 27 полярности,выход второго элемента И-НЕ 25,выход первого элемента И 20, обратный выход второго РК-триггера 19,выход третьего элемента И 22, выходпервого элемента И-НЕ 24 и выходвторого элемента И 21,3БОИ 5, имеющий - И+1+3 входов,10ф 2содержит И+1 элементов ИЛИ-НЕ 28,причем последний из них многовходовый, элемент НЕ 29, многовходовыйэлемент ИЛИ 30 и И+2 светодиодов 31 с токоограничивающими сопротивлениями 32, при этом выход многовходовогоэлемента ИЛИ 30 подключен к анодам1-В светодиодов 31, катоды которыхчерез токоограничивающие сопротивле 2 О ния 32 подключены соответственно квыходам 1-И элементов ИЛИ-НЕ 28, наанодах И+1-го и И+2-го светодиодоввсегда находится сигналлогическойединицы, катоды этих светодиодов25 через токоограничивающие сопротивления подключены соответственно к выходам элемента НЕ 29 и многовходового элемента ИЛИ-НЕ 28, первый входБОИ 5 подключен к первым входам первого и второго элементов ИЛИ-НЕ 28,второй вход БОИ 5 подключен к первымвходам третьего и четвертого элеменИтов ИЛИ-НЕ 28 - -й вход БОИ 5подключен к первым входам И-го и35 И 3И-го элементов ИЛИ-НЕ 28 - + 1 - -Х2 2входы БОИ 5 подключены к вторым входам соответственно 1-К элементов3 34 О ИЛИ-НЕ 28 - И + 1 -- И + 1 +2 2входы БОИ 5 подключены к входам многовходового элемента ИЛИ 30, причем3- И+1 вход БОИ 5 подключен также к2453 3входу элемента НЕ а - И+2 -- И+1+32 2входы БОИ 5 подключены также к входам И+1-го многовходового элементаИЛИ-НЕ 28.50Дешифратор 9, имеющий 1+3 входови два выхода, содержит два элементаИЛИ 33 и 34 причем элемент ИЛИ 34многовходовый, блок 35 сравнения ишину 36 начального кода, при этомпервый вход дешифратора 9 подключенк первому входу первого элементаИЛИ 33, выход которого является первым выходом дешифратора 9, 2-1+140 входы дешифратора 9 подключены кинформационным входам первого сравФниваемого числа блока 35 сравненияи к входам второго элемента ИЛИ 34,5выход которого является вторым выходом дешифратора 9, шина 36 начального кода подключена к информационнымвходам второго сравниваемого числаблока 35 сравнения, выход результатасравнения которого подключен к второму входу элемента ИЛИ 33.Устройство для защиты автономногоинвертора напряжения работает следующим образом.15Перед пуском устройства в работунажимают переключатели 26 и 27 полярности, затем отпускают их, Сигналлогического нуля с переключателя 27поступает на вход начальной установки БРСВ 2 и записывает в его ПК-триггеры 15 логический нуль, а в РКБтриггеры 16 - логическую единицуСигнал логической единицы с переключателя 26 поступает на вход элемента ИЛИ 17 и с его входа на К-входПК-триггера 18, разрешая ему приеминформации, фронт ближайшего импульса с ГТИ 12 записывает.в этот триггерлогическую единицу. Сигнал логичес. кой единицы с прямого выхода этоготриггера поступает на вход элементаИ 20, разрешая прохождение черезнего импульсов с ГТИ 12, прямой выход ВК-триггера 18 подготавливаюттакже к приему информации ЭК-триггер19, который пока еще находится в состоянии логического нуля, в связис чем сигналом логической единицына его инверсном выходе выбран режимработы "Параллельная запись" сдвигающего регистра Ь и разрешено прохождение импульса через элементИ-НЕ 24,Первый импульс с элемента И 20записывает в сдвигающий регистр 6информацию с БРСВ 2 (логическийнуль с ВКБ-триггеров 16), инвертируясь на элементе И-НЕ 24, записывает в первый счетчик 7 код, соответствующий числу контролируемых вентилейМ, с шины начального кода 13 и обнуляет второй счетчик 8.По срезу импульсов с элементаИ 20 на выходе ФКИ 23 формируютсякороткие положительные импульсы, первый из которых записывает в ВК-триггер логическую единицу, в результатечего сдвигающий регистр переходит в режим работы "Сдвиг вправо , а последующие импульсы с элемента И 20 через элемент И 21 поступают на счетный вход счетчика 7.В процессе сдвига информация о состоянии вентилей с Я+1-го выхода сдвигающего регистра 6 поступает на второй вход БУ 11, где стробируется импульсами с ФКИ 23 на элементе И 22 и затем, проходя через элемент ИЛИ 4, поступает на счетный вход второго счетчика 8.С приходом И+1-го импульса на счетный вход сдвигающего регистра 6 информация на его первых М выходах возвращается в исходное состояние, срез этого же импульса обнуляет первый счетчик 7, сигнал обнуления этого счетчика поступает на третий вход БУ 11, где стробируется импульсом с ФКИ 23 на элемент И-НЕ 25, и проходит на вход рабочего сброса БРСВ 2, где обнуляет,ПКБ-триггеры 16, а также поступает на первый вход ЛФЗС 10, подготавливая его к работе.ЛФЗС 10 представляет собой счетчик, на счетный вход которого подают частоту с задающего генератора схемы управления автономным инвертором напряжения, сигналом с БУ 11 в этот счетчик записывается код, соответствующий числу контролируемых вентилей И.ЛФЗС 10 после установки в него числа Н отсчитывает И импульсов с задающего генератора схемы управления автономным инвертором напряжения и обнуляется. Время счета ЛФЗС 10 соответствует периоду выходной частоты автономного инвертора напряжения, за это время должен включиться и пропустить импульс тока каждый контролируемый вентиль, соответствующие ДЗПВ 1 передают информацию о наличии этих импульсов тока в соответствующие. РКБ-триггеры 16 (БРСВ 2), в которые записывается сигнал логической единицы. Если какието вентили не включались, то соответствующие им ВКБ-триггеры 16 остаются в состоянии логического нуля.По срезу И-го импульса на входе ЛФЗС 10 на его выходе появляется сигнал логической единицы, который, поступая на элемент ИЛИ 17 (БУ 11) запускает в работу все устройствоТаким образом, в конце каждого периода выходной частоты автономного ин1589350 вертора напряжения информация о состоянии вентилей за этот период с БРСВ 2 через сдвигающий регистр 6 в виде логических нулей для исправных и логических единиц для неисправных (потерявших проводимость) вентилейИ 3поступает на - + 1 -- И входы БОИ 52 2и через элемент ИЛИ 4 на счетный вход второго счетчика 8,Элемент ИЛИ 4 предназначен для того, чтобы остановить прием во второй счетчик 8 возможных логических единиц, если число уже считанных логических единиц превышает половину емкостивторого счетчика 8.Разрядность счетчика 8 определяется по формуле 3 = 1 о 8,(п+1) для четных п и 3 = 1 од.,(п+1)+1 для нечетных и, где и - число неоткрывшихся вентилей, при котором работа автономного инвертора напряжения еще возможна,.Если за предыдущий контролируемый период выходной частоты автономного инвертора напряжения не открылся хотя бы один вентиль, то информация об этом с второго счетчика 8, поступив3 3на - И + 2 -- И+1+3 входы БОИ (эле 2 2мент ИЛИ-НЕ 28 или 30) зажигает светодиод 31 (потеря проводимости) и подает питание на светодиоды 3 1, при этом тот из них, номер которого соответствует номеру потерявшего проводимость вентиля, зажигается.В течение следующего периода автономного инвертора напряжения информация о неисправностях хранится в сдвигающем регистре 6 и втором счетчике 8, по окончании этого периода происходит новый опрос БРСВ 2.При коротком замыкании хотя бы одного вентиля появляется ток сразу на двух вентилях фазы, в которой произошло это короткое замыкание; Соответствующий этой фазе ДЭПВ 1 через элементы И 14 (БРСВ 2) записывает в соответствующий 0 В.-триггер 15 логическую единицу, которая через элемент ИЛИ 3 поступает на дополниЯ тельный вход дешифратора 9 и 12 входы БОИ 5, в котором зажигает светодиод, и подает питание на светодиоды 31, при этом светодиоды, соответствующие короткозамкнутой фазе, зажигаются. 1 ОДешифратор 9 при коротком замыкании и (или) коде на выходах второго счетчика 8, превышающем максимально допустимое число неоткрывшихся вентилей п, вырабатывает сигнал на отключение.При коде на выходах второго счетчика 8, соответствующем меньшему числу неоткрывшихся вентилей, дешифратор 9 вырабатывает сигнал "Доработать, который подают в схему управления автономным инвертором напряжения. Этот сигнал позволяет инвертору доработать до ближайшей остановки, а затем не разрешает его включение.Примеры исполнения БРСВ 2 и БОИ 5 показаны для пятнадцатифазного автономного инвертора напряжения. 20 Формула изобретения Устройство для защиты автономногоинвертора напряжения, содержащеедатчики электрических параметров почислу вентилей, равном И, генератортактовых импульсов, сдвигающийрегистр с параллельной записью информации, логический формирователь эоны 30считывания, дна счетчика, дешифраторпричем информационные выходы второгосчетчика соединены с информационнымивходами дешифратора, о т л и ч а ю -щ е е с я тем, что, с целью расширения функциональных возможностей, в 35 дешифратор введен дополнительный информационный вход, устройство снабжено блоком регистрации состояния3вентилей имеющим И+2 входов и - Я12 40 выходов, блоком управления, имеющимчетыре входа и семь выходов, двумяэлементами ИЛИ, причем первый из нихмноговходовой, блоком отображения ин 3формации, имеющим - И+1+3 входов, где число выходных разрядов второгосчетчика, и шиной начального кода,соединенной с информационными входами первого счетчика, а датчики элект рических параметров вентилей выполнены в виде датчиков тока, причем выходы датчиков тока вентилей подключены к 1-И входа блока регистрации соИ55стояния вентилей, 1 -- выходы котоф 2рого подключены соответственно кМ-- входам блока отображения инфор 2мации и к входам первого элементаИЛИ, выход которого соединен с3- И+1 входом блока отображения информации и дополнительным информационнымИ 3 входом дешифратора - + 1 -- И вы 2 2 ходы блока регистрации состояния вентилей подключены к 1-И информационным входам сдвигающего регистра, на И+1-м входе которого установлен сигнал логического нуля, 1-И выходы сдвигающего регистра подключены соотИ 3ветственно к - + 1 -- Н входам бло 2 2ка отображения информации, Н-й выход подключен также к входу приема последовательной информации сдвигающего регистра И+1-й выход которого соединен с первым входом блока управления, первые два выхода которого подключены соответственно к И+ 1-му и И+2-му входам блока регистрации состояния вентилей, причем второй выход соединен также с первым входом логического формирователя зоны считывания, выход которого подключен к второму входу блока управления, третий и четвертый выходы которого подключены соответственно к счетному входу и входу выбора режима работы сдвигающего регистра, пятый выход блока управления подключен к первому входу второго элемента ИЛИ,выход которого подключен к счетному входу второго счетчика, 3-й выход которого соединен с вторым входом второго элемента ИЛИ, шестой выход блока управления подключен к входу предварительной записи первого счетчика и входу установки нуля второго счетчика, .седьмой выход блока управления подключен к счетному входу первого счетчика, выход обратного переноса которого соединен с третьим входом блока управления, четвертый вход которого подключен к выходу генератора тактовых импульсов, второй вход логического формирователя зоны считывания подключен к выводу для подключения источника сигнала управления всем устройством, а в качестве выходов устройства использованы выходы дешифратора, при этом блок регистрации состояния вентилей со 3 Мдержит - элементов И - РК-триггеров2 2с асинхронными К-входами установки нуля и И ПКБ-триггеров с асинхронны 30 35 40 45 50 55 полярности подключен к первому входуэлемента ИЛИ, выход которого соединен с К-входом установки нуля первого РК-триггера, прямой выход которого подключен к К-входу установкинуля второго ПК-триггера и первомувходу первого элемента И, выход которого соединен с первым входом второго элемента И, первым входомпервого элемента И-НЕ и входом формирователя коротких импульсов по срезу входного сигнала, выход которогосоединен с первым входом третьегоэлемента И, первым входом второгоэлемента И-НЕ и управляющим С-входомвторого РК-триггера, прямой выходкоторого подключен к второму входувторого элемента И, а инверсныйвыход - к второму входу первого элемента И-НЕ, первый вход блока управми К-входами установки нуля и Б-входами установки единицы, при этом информационные П-входы всех триггеров объединены в общую шину, на которой установлен сигнал логической единицы, оба входа каждого элемента И подключены к двум входам блока регистрации состояния вентилей, подключенным к соответствующимдатчикам токов вентилей одной фазы, выход каждого элемента И подключен к управляющему С-входу соответствующего ПК- триггера, управляющий С-вход каждого ,ПКБ-триггера подключен к соответствующему входу блока регистрации состояния вентилей, 3+1-й вход блока регистрации состояния вентилей подключен к К-входам установки нуляИ1 -- ПК-триггеров и Б-входам уста 2новки единицы 1-И ПКБ-триггеров, И+2-й вход блока регистрации состояния вентилей подключен к К-входам установки нуля 1-М ПКБ-триггеров, в качестве выходов блока регистрации состояния вентилей использованы пряИмые выходы 1 -- ПК - триггеров и об 2ратные выходы 1-И ПКБ-триггеров,блок управления содержит два переключателя полярности с самовозвратом, элемент ИЛИ, два ПК-триггера с асинхронными К-входами установки нуля, на информационных П-входах которых установлены сигналы логической единицы, три элемента И, формирователь коротких импульсов по срезу входного сигнала и два элемента И-НЕ, при этом выход первого переключателя10 15 25 30 ления подключен к второму входу третьего элемента И, второй вход блока управления подключен к второму входу элемента ИЛИ, третий вход блока управления подключен к второму входу второго элемента И-НЕ, четвертый вход блока управления подключен к управляющему С-входу первого ЭК- триггера и второму входу первого элемента И, в качестве с первого по седьмой выходов блока управления использованы соответственно выход второго переключателя полярности, выход второго элемента И-НЕ, выход первого элемента И, инверсный выход второго РК-триггера, выход третьего элемента И выход первого элемента И-НЕ и выход второго элемента И, блок отображения информации содержит И+1 элементов ИЛИ в , причем И+1-й элемент ИЛИ-НЕ многовходовый, многовходовый элемент ШП,элемент НЕ и И+2 светодиодов с токоограничивающими резисторами, при этом выход многовходового элемента ИЛИ подключен к анодам 1-И светодиодов, катоды которых через токоограничивающие резисторы подключены к соответственно к выходам 1-М элементов ИЛИ-НЕ, на анодах И+ 1-го и И+2-го светодиодов установлен сигнал логическая единица, катоды этих светодиодов через токоограничивающие резисторы подключены соответственно к выходам элемента НЕ и 3+ 1-го многовходовогоИ элемента ИЛИ-НЕ каждый из - входов12 блока отображения информации подключен к первым входам двух соответстМ вующих 1-М элементов ИЛИ-НЕ, - + 1 3ф 2 - И входы блока отображения информа ции подключены к вторым входам соответственно 1-М элементов ИЛИ-НЕ,3 3- И + 1 -- И+1+1 входы блока отобра 2 2жения информации подключены к входаммноговходового элемента ИЛИ, причем3- И+1 вход блока отображения информа 2 ции подключен также к входу элеМента3 3НЕ а - И+2 -- И+1+1 входы блока2 2отображения информации подключены также к входам И+1-го многовходового элемента ИЛИ-НЕ, дешифратор содержит два элемента ИЛИ, причем второй из них многовходовый,блок сравнения и шину начального кода, при этом первый вход дешифратора подключен к первому входу первого элемента ИЛИ, выход которого использован в качестве первого выхода дешифратора, 2-1+1 входы дешифратора подключены к информационным входам первого сравниваемого числа блока сравнения и к входам второго элемента ИЛИ, выход которого использован в качестве второго выхода дешифратора, шина начального кода подключена к информационным входам второго сравниваемого числа блока сравнения, выход которого подключен к второму входу первого элемента ИЛИ.