Способ восстановления исходного сигнала при дельта модуляции и устройство для дельта-демодуляции

)5 НО ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ИЗОБРЕТЕНИЯ ь;, ЕТЕЛЬСТВУ О Н АВТОРСКОМУ СЕИД 24-24 ности в ла. Это(22 (46 Бюл. В 22кий электротехим. проф.чав., А.П.Луценко еск ов, кремя льсов мпул ат 88 иг нала соб, с мент И 4, циф 7 и фил тактов 6, циф и анал ф-лы, 8(54) СИГН РОЙС (57) связи жет и чи и СПОСО ЛА ПР ТВО ДЛЯ Изобр и вы спольБ ВОССТАНОВЛЕНИЯ ИСХОДНОГО И ДЕЛЬТА-МОДУЛЯЦИИ И УСТДЕЛЬТА-ДЕМОДУЛЯЦИИ тение относится к технике ислительной технике и мооваться в системах передаии, Цель - повышение точ 21) 4345885(осстановления исходного сигнадостигается благодаря форми" двух аппроксимирующих сигнаутизна одного из которых во ействия пачки однополярных им" увеличивается от импульса к у, а другого падает в порядке, м увеличению крутизны первогоУстройство, реализующее сподержит блок 1 задержки, элеарифметико-логический узел аналоговый преобразователь тр 10 нижних частот, а такжегенератор 2, интеграторы 5, аналоговый преобразователь 8 овый сумматор 9. 2 с. и 1 з,п. ил е1571766 тель О.Ревинский с Корректор С,Ше едактор А.ОгарДидык Тираж 659 ПодписПроизводственно-издательский комбинат Патент Заказ 1521ВНИИПИ Госу твенного комитет 11:3035 Москва,о 3 зобретениям и оРаушская наб ытням при ГКНТ СС 4/5 жгород, ул. Гагарина, 101Изобретение относится к техникесвязи и вычислительной технике и может быть, использовано,в системах передачи информации.Цель изобретения - повышение точности восстановления исходного сигналаНа Фиг,1 представлен график, по,ясняющий принцип преобразования ана,логового сигнала в дельта-модулированный (ДМ) сигнал; на фиг.2 - график, поясняющий восстановление исходного сигнала в соответствии с предлагаемым способом на Фиг,З - блок-схема устройства для дельта-демодуляции,на Фиг,4 - схема арифметико-логического узла, пример исполнения; на;фиг.5 - порядок заполнения блоковоперативной памяти; на фиг.б - алгорити работы арифметического блокана фиг.7 - графики, иллюстрирующиепримеры формирования первого и второго аналоговых сигналов; на фиг.8 -. график, поясняющий пример восстановления еигнала.При преобразовании по методу дельта-модуляции аналоговый сигнал х(Фиг,1).При этом в канал связи переда,ется импульсная последовательность, Гполярность каждого импульса которойсоответствует тому, возрастает илиубывает на. данном тактовом интервале(периоде) сигнал у . При восстановленин на приемном конце участки срезким изменением в сигнале х(с) восстанавливаются с большими искажениями(так называемые искажения по перегрузке). Таким участкам сигнала х(й) 40соответствуют пачки однополярных импульсов в ДМ-сигнале,Способ восстановления исходногосигнала при дельта-модуляции включает в себя следующие операции: 45задержка импульсной последовательности ДМ-сигнала на время Т И, гдеТ - период повторения импульсов, И -максимально возможное число импульсовв пачке; 50Ьбнаружение в импульсной последовательности ДМ-сигнала пачки однополярных импульсов;одновременное формирование первого и второго аналоговых сигналов,возрастание или убывание которых накаждом периоде Т определяется полярностью соответствующего импульса,при этом первый аналоговый сигнал формируется иэ задержанной импульснойпоследовательности;при обнаружении пачки однополярныхимпульсов увеличение крутизны первогоаналогового сигнала от импульса кимпульсу, начиная с некоторого минимального значения в начале каждойновой пачки (фиг.2), кривая П,(С);одновременно во втором аналоговомсигнале уменьшение крутизны от импуль-,са к импульсу в обратном по сравнениюс первым аналоговым сигналом порядкедо минимального значения в конце тойже пачки (фиг.2, кривая П (;суммирование обоих аналоговых сигналов (фиг.2, кривая П (с;фильтрация суммарного аналоговогосигнала.Пачка однополярных импульсов можетсодержать и один импульс.Устройство для дельта-демодуляциидля осуществления предлагаемого сгособа содержит (Фиг.З) блок 1 задержки, тактовый генератор , элемент И3, арифметико-логический узел (АЛУ)4, первый н второй интеграторы 5 иб, первый и второй цифроаналоговыепреобразователи (ЦАП) 7 и 8, аналоговый сумматор 9 и фильтр 10 нижнихчастот (ФНЧ).Блок 1 задержки может быть реализован на И-разрядном регистре сдвига.Тактовый генератор 2 синхроннзируется входной последовательностью.Интеграторы 5 н 6 выполнены двойными.АЛУ 4 может быть выполнен (фиг.4)на блоке 11 ввода, блоке 12 управления, первом и втором блоках 13 и14 оперативной памяти, первом - девятом блоках 15-23 ключей и арифметическом блоке 24. На фиг.4 обозначеныпервый - четвертый входы 25-28 и пер"вый и второй выходы 29 и 30 узла.Блок 11 ввода служит для пуска иостанова работы блока 12 управления,который подсчитывает число импульсовв пачке и управляет работой блоков 15-24,Блок 13 служит для записи в памятьАЛУ 4 полной информации .о поступающей импульсной последовательноститй)Устройство работает следующим образом.Перед началом работы во всех ячейках памяти блоков 13 и 14 устанавливают "0" и ключи (К Кц) всех бло35 45 Ам А й з Оф если это условие выполняется, то вячейки В, Вд, В н, прибавляют по 50 1 а в очередную новую ячейку Вблока 14 в младший бит О, записывают1" и так до тех пор, пока разностьмежду знаковыми битами двух соседнихячеек блока 13 не будет равняться О(т.е. А-А з 1 ФО), это означает, что 5следующий импульс в последовательности Ь(С) имеет полярность, противоположную полярности предыдущего импульса, тогда в этом случае осуществляют5 157ков 15-23 ключей устанавливают в разомкнутое положение.Работа АЛУ начинается с приходомпервого импульса последовательностиЬ(С) на вход устройства. Последовательность Ь(С) (т.е, ДМ-сигнал) представляет собой в данном случае импульсы разной полярности (фиг.5 а).Приходящие импульсы поступают также на вход элемента И 3, на другойвход которого поступают положительные импульсы с выхода генератора 2При импульсе положительной подярности в последовательности Ь(С) на выходе элемента И 3 появляется выходной импульс, а при наличии в последовательности Ь(С) отрицательных им-,пульсов сигнал на выходе элемента И3, отсутствует.Блок 15 ключей работает таким образом, что в момент прихода первогоимпульса на вход устройства в блоке15 замыкают ключ К , при поступлениивторого импульса замыкают ключ Кблока 15, а ключ К, размыкают и т.д.В результате в старшем бите Оячеек памяти А 1 блока 13 записываются "1", когда в импульсной последовательности Ь(С) присутствуют импульсы положительной пблярности, и остаются "О" в случае прихода импульсовотрицательной полярности. Таким образом, бит Р является знаковым битом.В младшем бите О ячеек памятиблока 13 с помощью замыкания ключей"1" три поступлении очередных импульсов в последовательности Ь(С) независимо от полярности импульсов. Следовательно, бит 0 является битом, вкотором фиксируется приход очередного импульса,Таким образом, в памяти АЛУ 4, аименно в блоке 13 памяти, фиксируется вся информация о приходящей импульсной последовательности Ь(С)(фиг.5 б, левая часть).Синхронизация работы блока 12 управления, всех блоков 15-23 ключейи других блоков АЛУ 2 в соответствиис периодом следования приходящих импульсов осуществляется с помощью тактового генератора 2, имеющего тактовую частоту, равную частоте следования импульсов последовательности Ь(С) .Второй этап работы АЛУ 4 заключается в обработке данных блока 13 с 1766 Ьцелью выделения различных групп импульсов: разнополярных, однополярныхположительных, однополярных отрицательньв, что необходимо в последующемдля формирования второго аппроксимирующего напряжения П(С) .Результаты обработки информации,находящейся в блоке 13, записываютсязатем в блок 14 памяти, для чегоблок 12 управления реализует следующую программу.Сначала в первую ячейку памяти В 1блока 14 переписывают содержимое первой ячейки памяти А, блока 13.Затем осуществляют сравнение содержимого знакового бита 0 блока 13для двух соседних ячеек А и А 1 лпутем вычитания содержимого бита Рг 20 ячейки А н, из содержимого бита 0 -,ячейки А н в арифметическом блоке 24по программе, алгоритм которой приведен на фиг.6 и включает в себя следующие операции:25 проверка выполнения условия если это условие выполняется, то30 в ячейку Вблока 14 прибавляютединицу;в ячейку В+, блола 14 записываютв младший бит О, значение " 1",производят проверку выполненияусловия если это условие выполняется, то в 40 ячейки В и 11 блока 14 прибавляютпо "1", а в ячейку В, блока 14 в младший бит Р записывают "1", затем производят проверку выполнения усло- вияоперацию перезаписи содержимого очередной ячейки Аз блока 13 в соответствующую ячейку Вз блока 14 (под темже номером, что и в блоке 13), затемопять производят сравнение знаковыхбитов двух соседних ячеек блока 13и т.д. согласно алгоритму, приведенному на фиг.6.Содержимое знакового бита Р ячеек 10В блока 4 соответствует содержимому знакового бита П ячеек Аэ блока13, и его получают путем осуществления перезаписи содержимого знакового,бита Ь ячеек блока 13 в знаковый бит 1В соответствующих ячеек В блока14 (Фиг.5 б).Опрашивание содержимого ячеек блока 14 начинается с момента появленияпервого импульса на выходе блока 120задержки.Переход к опрашиванию очереднойчейки памяти блока 14 определяетсяпериодом следования импульсов тактойого генератора 2, частота следования 25Импульсов которого синхронизированастрого в соответствии с частотой следования импульсов в последовательности Ь(1:).В устройстве формируются два аппроксимирующих напряжения Б и"игналы).Напряжение П (С) формируется обыч 1Цым споСобом путем двойного интегрирования в интеграторе 5,Рассмотрим процесс формированиявторого аппроксимирующего напряжения11 (1), обратно отображенного относительно О, (С)В момент времени, соответствующий1 оявлению первого импульса на выходеблока 1 задержки, блок 12 управленияВыдает команду на считывание содержимого первой ячейки В блока 14.При этом последовательность считываНия должна быть направлена от старших битов к младшим (т.е, в направлеНии от 0к Р, ). Скорость считывания,т.е. переход от одного бита ячейки кдругому, определяется частотой следования импульсов в последовательности Ь(1).Управляющий сигнал, считываемый сячеек памяти Б ц блока 14, подают наСоответствующий ЦАП: на ЦАП 7 с положительным знаком опорного напряженияи случае присутствия в последовательности Ь(С) импульсов положительной подярности и на ЦА 11 8 с отрицательным знаком опорного напряжения в случае присутствия в последовательностиЬИ) импульсов отрицательной полярнорти.Для обеспечения работы того илииного ЦАП используется блок 23 ключей.Размах импульса напряжения (т.е.величина напряжения) на выходе тогоили иного ЦАП зависит от величиныдвоичного числа, записанного в соответствующей ячейке памяти Вч блока 14.В случае присутствия в последовательности Ь(с) пачки однополярных импульсов величина импульсов на выходеЦАП 7 или 8 уменьшается по мере приближения к последнему импульсу в пачке однополярных импульсов, посколькув этом случае уменьшается и величинадвоичного числа, записанного в ячейках В я блока 14,Именно это и требуется для формирования второго аппроксимирующегонапряжения Ц(С), чтобы оно было обратно отображенным относительно Б(1:).Для напряжения У,(С), наоборот, характерно увеличение роста его ступе-.нек по мере увеличения числа однополярных импульсов в .пачке (фиг2,7).После ЦАП 7 и 8 импульсы подаютпоследовательно на двойной интегратор 6, который идентичен интегратору 5. Оба аппроксимирующих напряжения11, и Н (г) подают далее на входысумматора 9 и затем на ФНЧ 10, навыходе которого восстанавливают исходньм сигнал х(С). Удвоение амплитуды сигнала на выходе сумматора 9 компенсируется снижением коэффициентаусиления ФНЧ 10 либо введением делителя в сумматор 9.Конкретная величина того или другого напряжения зависит от моментавремени, с которого было начато рассмотрение формирования напряженийБ(С) и Б(С)поэтому описываетсяизменение крутизны сигналов 11,(С) иБ , а не их величина.На фиг.8 приведены четыре кри-.вые. Сплошная плавная кривая соответствует исходному сигналу х, который был представлен взятой импульсной последовательностью Ь(г) из 11импульсов,Сплошная ступенчатая кривая соответствует первому аппроксимирующемунапряжению Б, .Штриховая ступенчатая кривая соответствует второму аппроксимирующему напряжению Б , обратно отображенному относительно Б,(й).Штрихпунктирная кривая соответствует полусумме напряжений У(С) и 0 (й). Как видно из фиг.8, последняя кривая значительно точнее отображает исходный сигнал х, чем одно ап" проксимирующее напряжение У.Таким образом, точность восстановления исходного сигнала повышается.)5Формула изобретения1, Способ восстановления исходного сигнала при дельта-модуляции,включающий в себя обнаружение пачки 2 О однополярных импульсов в импульсной последовательности входного дельтамодулированного сигнала с одновременной задержкой этой импульсной последовательности, формирование из нее 25 первого аналогового сигнала, возрастание или убывание которого на время Т действия каждого импульса входного дельта-модулированного сигнала соответствует заранее заданной полярности этого импульса, Формирование выходного сигнала путем фильтрации аналогового сигнала, о т л и ч аю - щ и й с я тем, что, с целью повышения точности восстановления исходного сигнала, импульсную последовательность задерживают нг время Т И (К - максимально возможное число импульсов в пачке), одновременно с первым формируют второй аналоговый сигнал, на О правление изменения которого аналогично направлению изменения первого аналогового сигнала, после обнаружения пачки однополярных импульсов уве- . личивают крутизну первого аналогового сигнала с каждым следующим импуль,сом этой пачки, начиная с минимальной крутизны в момент появления каждой пачки однополярных импульсов, и уменьшают крутизну второго аналогового сигнала с каждым следующим импульсом той же пачки в порядке, обратном порядку увеличения крутизны первого аналогового сигнала, до минимальной крутизны в момент окончания пачки импульсов, суммируют сформированные таким образом первый и второй аналоговые сигналы, после чего фильтруют суммарный аналоговый сигнал. 2. Устройство для дельта-демодуляции, содержащее блок задержки, информационный вход которого является вхо) дом устройства, арифметико-логический узел, первый цифроаналоговый преобразователь, элемент И и фильтр нижних частот, выход которого является выходом устройства о т л и ч а ю - щ е е с я тем, что, с целью повыше ния точности восстановления исходного сигнала, в устройство введены второй цифроаналоговый преобразователь, тактовый генератор, первый и второй интеграторы и аналоговый сумматор, вы" ход элемента И подключен к первому входу арифметико-логического узла, второй вход которого объединен с входом тактового генератора и первым входом элемента И и подключен к входу устройства, выход тактового генератора соединен с вторым входом элемента И, тактовым входом блока задержки и третьим входом арифметико-логического узла, выход блока задержки подключен к входу первого интегратора и четвертому входу арифметико-логического узла, первые и вторые выходы которого соединены с входами соответственно первого и второго цифроаналоговых преобразователей, выходы которых объеди" иены и подключены к входу второго интегратора, выходы первого и второго интеграторов соединены с входами аналогового сумматора, выход которого подключен к входу Фильтра нижних частот.3, Устройство по п.2, о т л и ч а ю щ е е с я тем, что арифметикологический узел содержит первый и второй блоки оперативной памяти, первый девятый блоки ключевых элементов, арифметический блок, блок ввода и блок управления, информационные входы первого и второго блоков ключей объединены соответственно с первым и вторым входами блока ввода и являются соответственно первым и вторым входами узла, третий и четвертый входы блока ввода являются одноименными входами узла, выход блока ввода соединен с входом блока управления, первые, вторые и третьи выходы которого подключены к управляющим входам соответственно первого - четвертого блоков ключей, пятого - девятого блоков ключей и арифметического. блока, выходы первого и второго блоков ключей соединены соответственно с первым и1 1571766 12втоРым входами первого блока оператив" и вторым входам второго блока операной памяти и с информационными входа- тинной памяти и к информационным вхоми соответственно пятого и шестого дам соответственно седьмого и восьмоблоков ключей, выходы которых подклю- го блоков ключей выходы которых сое 5Эчены соответственно к первым и вторым динены соответственно с третьим ининформационным входам арифметического формационным входом арифметического блока, первые и .вторые выходы которо- блока и информационным входом девяго соединены с информационными входа- того блока ключей, первые и вторые ми соответственно третьего и четвер О выходы которого являются одноименны того блоков ключей, выходы которых ми выходами узла.подключены соответственно к первымдоя почки из юех ииаульсов отрицатаьна 7 жвемхтцт О Ят й Т ЯТ ЗТ Рмьнои иоюядноатц аюги ию четок аи Фиа 7 я 03 инснных ннпуяьсов (орицотвльнои0 Т Е я Ъ повомитевьнои РопУОФости