Устройство для обмена информацией

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4 С 06 ОСУДАРСТВЕККЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЭОБРЕТЕИИЙ И ОТКРЫТИИ ИЗОБРЕТЕНИЯ ЕЛЬСТ АВТОРСКОМУ С онныйнтер епа ева информ ойство т элеаин орма вига а б ель бл ТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМА"(54) ЦИЕЙ (57) авто и мож зобретение относится к осласт тики и вычислительной техники т быть использовано в устрой(21) 4 173538/24-24(56) Устройство для обмцией РИМ620.101.ТОУстройство для обменРИНС 620.136-09 ТОЗ,801424001 ствах, обеспечивающих информациобмен с ЭВМ по двухпроводномуфейсу ввода-вывода. Цель изобрния - повышение надежности рабустройства эа счет уменьшениячестна оборудования и линий свмежду блоками устройства. Устрдля обмена информацией содержимент ИПИ 1, блок формированиягаищпк импульсов 2, регистр сдблок формирования флагов 4, двпамяти 5, 6, шинный формироватданных 7, элемент НЕ-ИЛИ-НЕ 8,формирования управляющих сигналов 9,элемент И 10, чри инвертора 11, 12,13.5 ил.ф142400 1 5 Д ШГШ.1 ГТПТПТГТГ ПТПТГПЧ Ж Составитель С,КулишЛ, Иа инская Техтаед .11, Олийнык Корректор Л. 11 илипен каэ 4687/5Подписи эе комиГтета ССС и открытий скан паб д, РОИ НОДСтп ЕНГ - НГ .ГИГРафннссКОЕ Г.РСДПР Ятио, Г. УПКГОРОД,Изобретение огцосится к дц.мдтике и вьгчислитсльцой техгцке ц можс т быть использовано в устройствдх, обеспечивающих инфо,мационный обмен с ЭВМ по двухпроводному интерфей у ввода - вьвода.Целью изобретения является цвьпиение надежцости рдботп устройствд путем уменьшения количества оборуловд О ния и линий связи мжду блоками устройства.На фиг, 1 приведена блок-схема устройства лля обмена информацией; цд фиг, 2 - Функииоцдльная схема блока 15 формирования сдвигаюших импульсов; на фиг, 3 - то же, блока формировдния флагов; на фиг. 4 - временные диаграммы, цллюстрируюпгие работу предлагаемого устройства при приеме ин формации; нд фиг. 5 - то же, при передаче информации.Устройство для обмена информацией (фиг. 1) содержит элемент И 1 И 1, блок 2 формирования сдвигающцх импульсов, 25 регистр 3 сдвига, блок 4 Формировдция флагов, два блока 5,6 памяти, шцццьп 1 Формирователь 7 данных, элемент НЕИЛИ-ПЕ 8, блок 9 Формирования управляющих сцгцдлов, цемент И 10 и три 30 инвертора 11 - 13, Вход 14 регистра сдвига соединен с выходом внешнего устройства (це показано), Выход элемента Иг)И 1 соединен с вгорым входом регистра 3 сдвига. Выход блока 235 формирования сдвигдющих импульсов соединен с входом элемецтд И 1 И 1, другой вход которого является входоч 15 устройства, Тактовый вход 16 блока 2 Формирования слвигдющих им пульсов соединен с выходом внешнего устройства (не показано) микроЗВМдля приема высокочастотных тактовых импульсов. 11 ервый выход регистра 3 сдвига соединен с первым входом бло 45 ка 4 формирования Флагов и вторым входом первого блока 5 памяти, первый вход которого соединен с третьим выходом блока 9 Формирования управляющих сигналов. Первый выход блока 950 Формирования управляющих сигналов соединен с входом первого инвертора 11, выход которого соединен с первым входом элемента НЕ-И 11 И-НЕ 8 и вторым входом шинного формирователя 7 данных, первый вход которого соединен с выходом как блока 4 формирования флагов, так и первого блока 5 памяти. Пятый выход блока 9 Формирования упрд; яппцх сигналов со лицец с первым входом темснта И 10, третьим входом рл.тра 3 сдвига трет ьиь. входом второго блока б пдмяти и входом второе, ццверторд 12, выход которого :оедицец с вторым входом элемента НЕИ 181-НЕ 8, выход которого соединен с третьим входом шинного формирователя 7 лд гцых, выход которого соединенвторым входом второ; о блока 6 памяти, первый вход которого соединен с ше-тым выходом блока 9 формирования управляющих сигналов, Второй выход блока 9 Формировдния управляющих сигналов соединен с вторым входом блока 4 Формировация флагов, третий вход которогс соединен с третьим выходом регистра 3 сдвига, выход 17 регистра 3 сдвига является выходом устройства и соединен с входом внешнего устройства (не показано). Четвертый выход блока 9 формирования управляющих сигналов соединен с третьим входом первого блока 5 памяти. Второй вход 18 элемента И 10 является четвертым входом у тройства для приема тдктовых импульсов, Выход элемента И 10 соединен с входом третьего инверорд 13 и пятым входом регистра 3 сдвига, чствертый вход которого соединен с выходом второго блока 6 памяти. Выход третьего инвертора 13 соединеч с вторым входом блока 2 формирования сдвигаюгпих импульсов, Первый, второй и третий входы 19 - 21 блока 9 Формирования управляющих сигналов соелицецы с соответствующими выхо; ами микроЭВМ (не показана), д вход-выход 22 внного формирователя 7 данных соединен с соответствующим входом- выходом микроЭВМ, которая не входит в состав устройства.Если учесть, что входная информация содержит одиннадцатиразрядный последовательный код, то регистр 3 сдвига может быть выполнен на базе трех микросхем 133 ИР 1, соединенных последовательно, причем входная информация поступает на информационный вход первой микросхемы (первый вход 14 регистра 3 сдвига), а выходная информация должна передаваться с третьего выхода третьей микросхемы (второй выход 17 регистра 3 сдвига).Блок 2 формирования сдвигающих импульсов можно представить в виде совокупности элементов: трех триггеров 23 - 25, элемента И-НЕ 26, эле(Фиг, 2), где С-вход "1" первого триггера 23 соединен с. выходом третьегоинвертора 13 (на П-вход этого триггера поступает постоянный уровень М ло 5гической единицы), перный (прямой)выход первого триггера 23 соединенс К-входами второго 24 и третьего 25триггеров и вторым входом элементаИ-НЕ 26, на первый Р-вход которогоот микроЭВМ поступают высокочастотныеимпульсы (фиг. 1, первый вход 16 блока 2 формирования сдвиговых импульсов)Выход Е элемента И-НЕ 26 соеди 15нен с С-входами второго 24 и третьего 25 триггеров, первый (прямой) выход второго триггера 24 соединенс 0-входом третьего триггера 25, первый (прямой) выход 3 которого соеди"20нен с первым входом элемента И 27,второй вход которого соединен с вторым (инверсным) выходом Ж второготриггера 24, Вт рой (инверсный выход третьего триггера 25 соединен сП-входом второго тригг ера 24, выходС элемента И 27 соединен с первымвходом элемента ИЛИ 1 и первым входом счетчика 28 импульсов, коэффициент пересчета которого ввиду того,что выходная информация по количеству входящих в нее бит соответствуетвходной, равен одиннадцати. Второй(инверсный) выход первого триггера 23 соединец с вторым входом счетчика 28 импульсов, выход которого35в свою очередь соединен с К-входомпервого триггера 23,Блок 4 Формирования флагов можетбыть реализован аналогично Функцио 40нальной схеме, привелг иной на фиг. 3,и в соответствии с этой схемой состоять из элемента 29 контроля, дешифратора 30 управляющих слов (приказов),инвертора 31 и шинного формирователя32 флагов, которьч имеет в рассматри 5ваемом случае только три выхода, гдена первом выходе 33 формируется потенциальный сигнал, уровень которогосоответствует уровню логического нуля в случае, если поступившая инфор 50мация не содержит (к примеру) нечетного количества двоичных (логических)единиц; на втором выходе 34 Формируется потенциальный сигнал, уровенькоторого соответствует уровню логи 55ческого нуля в случае, если поступившая информация содержит в служебнойчасти признак команды (указания), на т 1 в твем выходе 35 формируется цотецциачьцый сигнал, ур вень которого соответствует уровню логического нуля в случае, если поступившая информация содержит код управляющего слова (приказа). Входы элемента 29 контроця и деши.ьэатора 30 приказов, сгмелеццыеа фцг, 3 буквой "4", соединены с соответствующими разрядами перв го выхода сдвигового регистра 3, остальные два разряда которого соот . ветствецно соединены с входами элемента 29 контроля, отмеченными на Фиг. 3 буквами "К" и "1". Третий вход блока 4 формирования флагов отмечец на фиг. 3 буквой 0 и одновременно является входом элемента 29 контроля, ццвертора 31 и управляющим входом дешифратора 30 приказов, Выход элемента 29 контроля соединен с первым входом шинного Формирователя 32 Флагов, второй вход которого соединен с выходом инвертора 31. Выход дешифратора 30 приказов соединен с третьим входом шинного формирователя 32 Флагов; четвертый вход которого соединен с третьим выходом блока 9 Формирования управляющих сигналов. Выхогы шинного формирователя 32 Флагов (выход блока 4 формирования флагов) соединены с соответствующими разрядами первого входа шинного Формирователя 7 данных.Элемент 29 контроля может быть выполнен на микросхемах 133 ИП 2 и 133 ЛП 5.Шиц,.ый формирователь 32 флагов может быть выполнен с использованием буфера данных 585 АП 26.1.:1 ицный Формирователь 7 данных ввиду того, что информационная часть слова содержит восемь значащих разрядов, может быть реализован на двух буферах данных 585 АП 26Первый 5 и второй 6 блоки памяти могут быть выполнены на программируемых ПЗУ 556 РТ 5Устройство для обмена информациейработает в двух режимах: в режиме приема осуществляется прием информации, ее преобразование, а если это необходимо, перекодирование и передача информации для дальнейшей обработки в микроЭВМ; в режиме передачи осуществляется прием информации из мик- роЭВМ в параллельном коде, при необходимости перекодирование и выдачаэтой информации с одновременным пре 142001образованием параллельного код,. г последовательный.Известно, что информация, которая поступает от ЭРМ пс линиям связи двухпроводного двунаправленного интерфейса, кодируется в соответствии с табл. 1 ГОСТ 19768-74 (код ДКОИ). Известно и то, что микроЭВМ осущсствляет обработку алфавитно в цифров ин-О формации, закодированной в соответствии с табл. 2 ГОСТ 19768-74 (код КОИ). Таким образом говоря о пере)кодировании в режиме приема, которое производится на первом блоке 5 памя ти, следует иметь в виду перекодирование цз ДКОИ в КОИ, а говоря о перекодировании в режиме передачи, которое производится на втором блоке Ь памяти, следует иметь в виду переко дирование из КОИв ДКОИ.В режиме приема устройство для обмена информацией работает следующим образом (иллюстрация (работу устройства в этом режиме иллюстрирует 25 фцг, 4).регистр 3 по входу 14 поступает информация трех видов - команды (указания) управляющие слова (приказы) и алфавитно-цифровая информация (дан ные). Если первый вид отличается от двух последующих присутствием логической единицы вс втором бите информационного слова, то отличие приказа от данных определяется непосредственно информационной частью этого слова, т.е. только кодом (гм. табл. 1 ГОСТ 19768-74), В связи с этим в блок 4 формирования флагогз входит дешифратор 30 приказов, который осуществляет 4 О в предлагаемом устройстве разделение приказов и данных.Первоначально в регистр 3 поступает указание. На фиг, 4 (диаграмма А) приведен последовательный код, кото рый поступает на вход 14 регистра 3. Одновременно на второй вход регистра .3 через элемент ИЛИ 1 с входа 15 поступают сдвигающие импульсы (фиг,4, диаграмма Б). В момент времени Т 1 на вход 14 регистра 3 поступает первый импульс информационного слова, а вмомент Т 2 микроЭВМ имеет возможность осуществить прием (чтение) этого слова. На диаграммах В 1 В 11 (фиг.4) показаны изменения сигналов на каждом из одиннадцати разрядов пеРвого выхода регистра 3 по мере поступления информации. На фиг, 3 соответствуюицг разряды этого выхода отмечены г у,чамц К (контрольный разряд), Р (саужебгп й - наличие слова) и с (восс"ль, разрядов, составляющих код ДЕЛИ), а буквой 3 (служебный - наличцуказания) отмечен третий выход регистра 3. На фиг, 4 (диаграммы В 1 Б 11) теми же буквами отмеченысостояния соответствующих разрядов регистра 3. Таким образом, в регистре 3 производится преобразование после довательного двоичного кода (диаграмма А фцг, 4) в последовательный код (диаграммы В 1 В 11 фиг. 4), котсрыц можно представить в виде двоичного числа " 1 1 И О И 9 О 1 И 1 1". Вв ду того, что количество логических единиц в этом коде (числе) нечетное Градно пяти), на выходе элемента 29 контроля формируется потенциальный сигнал, уровень которого соответстнус т уровню логической единицы, и поступает на первый вход шинного формирователя 32 флагов; на втором бите инФормационного слова присутствует бцт, содержащий информацию о логической единице. На третий вход шинного формирователя 32 флагов поступает потенциал логического нуля, так как сигнал, поступающий на управляющий вход цепгнфратора 30 приказов, своим потенциалом закрывает выход этого деп:цфратора.Прц передаче информации устройством для обмена информацией происходит следующее.На первый вход 19 блока формирования управляющих сигналов поступает код адреса, затем на второй вход 20 блока 9 формирования управляющих сигналов поступает сигнал управления, который в совокупности с поступившим ранее кодом адреса вызывает на первом и третьем выходах блока 9 формирование сигналов, длительность которых определяется длительностью сигнала, поступающего на второй вход 20 этого блока, причем на первом выходе формируется сигнал, уровень которого соот-ветствует уровню логической единицы, а на третьем - уровню логического нуля. Сигнал, поступающий с второго выхода блока 9 формирования управляющих сигналов на второй вход блока формирования флагов, разрешает формирование на выходе блока 4 (на выхс 1- дах 33, 34 и 35) соответствующих потенциалов, Вниду того, что на выходебпока 4 фо".и,Я 1. ,,на выходах Обоих б: ьоц 5 б памяг и Выходе шиццгс фор"рГ:гля 7 лаццых) информация Фрс, г тс Яи Вг рс -ном коде, ца перв м хоцс шиццг Формирователя 7 дацц,х пВ(тся двоичный Восьмибитный код "Х 1 0 1 Х Х Х Х" (симв 11 "Х" с:цачает, что разряды, отмеченные этим знаком, могут быть прои вольными) . На второй и третий входы винного формировагеля 7 данных с первого выхода блока 9 формирования управляющих сигцапо в рез первый инвертор 11 и элемент НЕИЛИ-НЕ 8 (фиг. 1) постчпают сигналы, уровень которых соотегстует уровню логического нуля, Таким образом создаются условия, когда ицфсрмация, поступающая ца п( рый Вход шиццого формирователя 7 данных, передается на нход-выход 22 этого цигцс го Формиронателя, но при этом предварительно иннертируется. Эта информация (в рассматриваемом случае двоичный код "Х 0 1 0 Х Х Х Х") поступает ца соответствующий вход-Выход микроЭВГ. После анализа полученного кода микро- ЭВГ определяет, что в регистр 3 поступило указание (третий по старшинству бит содержит "1") с иранц.цьной четнпстью (второй по старшинству би содержит 0"), следовательно, необходимо считать информацию, находящуюся в сдвиговом регистре, т,е. непосредственно код ука ацид. Так как кодов указаний в табл. 1 ГОСТ 19766-74нет, то производить операцию перекодирования не следует,1 икроЭВГ ньдает на первый вход 19 блока 9 Формирования управляющих сигналов соответствующий код адреса, который с.опровождается сигналом управления, поступающим на второй Вход 30 этого блока 9, На первом и четвертом выходах блока 9 формирования управляющих сигналов формируются сигналы, длительность которых равна длительности сигнала управления на Втором входе 20 блока 9, а полярность соответствует уровню логической единицы. Сигнал, формируемый на четертом выходе блоь а 9 формирования управляющих сигналов, поступая на третий вход первого блока 6 памяти, открывает выход этого блока. Ка второй нход блока 6 памяти с первого выхода регистра 3 поступает двоичньГГГ восьмибитный код (диаграммы В 2 В 9 на Фиг.4), а на первый вход - потенциал логической единицы,г;,11, ут Я на тр и (и Вых -г . , 9 форьроя унаг пякцх. Втм с:учао ца ,х,;Ге р, гпка 5 памяти Армр;ется , г жс ь Г, Гто и ца тором еГ Вхоц., Огичо рацее ( ц:му про - Вых(да шин - цых, и ицфорЭБГ 1, Лало( х;г открывание Вход 1 р ) Ят(пя 7 дац 1,1 а.я и(. р( дае гсмикрогчи Образом осчщ( ств: ч В ьикроЭВГ ицформаи я.ь слоне (приказе),яется перец об упран 1 ри передачежг . Един.",ц х Все происходи1 а ть В це( тцадцати)инионе Виде3065 , что соответствует строчнойбу( русского азфаита Р, Тогда наыход первого блока 5 памяти формир,егс ца время присутствия ца треть.". Рг вхо;е потец(иапа погической;и, Дноичньй код "211 " (что так 35 ж( .Оот.тстнует бчквс Р, цо уже в1 О)1 8)Э гот кол ца ВхоДе ныхоГ 22 нного Формирс Вателя 7 Данцыхицертруется (Ъ 2 ") и пс редаетсяВ ки к р о Э В 1,40 Б режиме передачи устройство работае следу(Г(м образом,а1 Гнциатором взаимодействия в этомрежиме работы является микроЭВГ 1, которая, переданая на первый вход 1945 блока " .Формирования управляющих сигцапон соответствующий код адреса, аца третий вход 21 этого блока - второуправляющий сигнал, одновременно Выдает на вход-ныхол 22 шинногоФорьроватетя 7 данных информацию,н основном закодированную В соответствии с табл, 2 1 ОСТ 19768-74(ЕО) - 8).Гри поступлении на ГГерньГ 19 и55 тр тг и 21 входы блока 9 Формированияу.:ранляющих сигналов соответствующих,с:гцалов, а именно кода адреса и управляющего сигнала, на его пятоми шс стом выходах появляются сигца 15 с В( цце отп:чиР - ца третьем выходеб 1 ка 9 форирс нация чирагпнюних(иалРВ ФоМГчете я сГ (поля рность которого состет тует попярос ги погич скогс цуя. В этом слу чанг РРРый пок 5 памяти ГрозВОДти рек;Гировацие кода данных, поступающего ца его перы Вход, который, какотме апос Г, ранее, должи соотнетствоц г 1 (ГГМч Г Дес ГцТРпьцХ ол(Вг,б:. 1 1 ОСТ 19768-74, 11,грим( р, цапг р;и Вх(д первого бпокапамятицстуа(т код (В ицц(рсц", Г;де),Гтрый Г,.Я уДОб(та мжцо Гр(Дсталы, д:иТльцот) )Орьх )р;:. Ст - ся длит е:)ь т) ь) .;р д в )л ) С)- лд Ги-т уп;)км 11 е;1 цд С)рг нх ь. - 1 бэгкд 9, В гл, д, .гдОх ким ) ПЕРЕКОДИРОНДть и РЕЛДВДСМУЮ ИЦФ; Р Д - цию цд шестом вьГход. фоэ 1 руст ясигнал, урэвсць )1 тар го гоэтв. тгтвует уровню логичегкого цучя (в ро - тИВНОМ СЛУЧаЕ НД 1 тоМ ВЬГХе УРН.ЦЬ сигнала Остдс тся Гс,змецныг) . 1 д ия - том выходе бО)д 9 в 1 тэ вр мя ФорМИРУЕтСЯ СИГЦДЛ. УР)ВонЬ КО" ОР ЭГГ .О- ответствует уровню логичекой влив нины, Этот сигнал черо второй ицвертор 12 и элем цт Е-И)П 1-.П. Я иог -тупдет в инврс) и видс цд третийвход иннного Форгнровдтел 7 данг,х,На ВТОРО ГХОД КТОРОГО В ЭТО)1 ВРЕМЯГог.тУпдет с выход; пеРвого ц.ОРТэ Ора 11 потгнцид)ц)1: сгдл, уров ц),которого сРОтветствуст ур 1 вц л)и -ческой единицы, что гредипрслсэ)яетусловия прэхожде 1 я информации черезшинць)й Формирователь 7 лццьх. В этом 25сучае информация, постудюдя цдвход-выход форг.ровдтеля 7 после ицВертировдция псреддется ц 1 Г 0 1)ыход Итак, если гикр 1 ЭВ срсддет пв 1 ч)нй код "59 " цд вхгд-выход ши го формирователя 7 ддцьх, то ца втором входе второго элмецта 6 памяти на время нахождения гцгцдлд и 1 третьем ЕГО ВХОДЕ, УРОВС) Ь КОТОРОГО Соотд-Т- ствует уровню ло Гч ч ес к ой единц, буС дет присутствовдть код "Аб", Тдк как второй блок б пдмя ги о ущсствляет перекодироване информации из кода КОИв код ДК)Ислучае )дГичия ца третьем его входе уровня логического нуля), тг ца его вьгхо 7 е появляется код "17 ", инверсия которого ("Е 8 1") в соответствии с табл, ГОСТ 19768-77) о 1 исагг 1 прописной буквой латинского алфавита Ъ " (код нд45 выходе второго блока 6 памяти формируется в инверсном виде). Этот код поступает на четвертый вход регистра 3. В момент времени с, (фиг. 5) происходит параллельная запись этого кода (диаграммы А 9 А 2) в регистр 3. Одновременно с записью этэго кода в соответствующис разряды реги трд 3 в два его. старппх разряда (дцдраммы А 11 и А 10) и в младший (диаграмма А 1)55 соответственно автоматически записываются два служебных признака (цервьи из которых содержит инвергцую информацию о логической единице, а, и 1 кс 0 ерждцие кото)эого Опрел. цГся к эи еством логических един,).ргдция о которых содержится в ггтд.),цьх десяти разрядах (гуммдр- ИОС .;с и )ество разрядов - бит ицформдИ)нного слова - лолжцо составлятьи, тно чцсло, поэтому, как видно из фиг. 5 (диаграмма А 1), этот разря,; Содержит инверсцую информдцию О Гэ)ГИЧ ГКОй ЕднНИцЕ), На ФИГ. 1 НЕ подади Глок, который осуществляет дтомд гческое приформиронание служ б,х и коцтрол,ного разрядов, Им- )1;),) с, Формируемый цд пятом вьходе б. О);д 9 Формирования управляющих сиг- Галов (фг. 5, диаграмма Б), поступает нд третии вход регистра 3 и первый вход элемента И 10, В момент с гриходом очередного тактового импул),гд ца второй вход В (илц 18) элегсцтд И 1 О на его выходе формируется Одиночный импульс, передний фронт кот р )го огуществляет операцию записи и) рдц)и н регистр 3, которая формируется при этом на всех одиннадцати выхо)дх этого регистра (фиг. 5, диаграммы А 1 А 11). Одицочцый импульс, Формируемый на выходе элемента И 1 О, поступает также на вход трет Ого инвертора 13. Импульс, Формирусгь)1 цд его вьходе Г (фиг. 5, диагрдммд Г), поступая ца второй вход б.окд 2 формирования сдвигдющих импуцьсов (фиг. 1 и 2), осуществляет перевод первого триггера 23 в "епицичцос состояние (это происходит по задцему фронту импульса Г в момент времени С,), что приводит к появлениюю на первом (прямом) выходе триггера 23 уровня логической единицы. Таким образом, создаются условияпрохождения" высокочастотных импульсов (фиг. 5, диаграмма Л), поступающих нд первый вход 16 блока 2 формировдция сдвигающих импульсов, через элемент И-НЕ 26. На выходе Е элемента 26 с этого момента времени Формируются импульсы (Фиг. 5, диаграмма Е), первый из которых своим задним Фронтом переводит второй триггер 24 в "единичноесостояние, что приводит к появлению на его втором ,инверсном) выходе уровня логического нуля(.Фиг, 5, диаграмма Ж), д второй - в единичное состояние третий триггер 25 что приводит к появлению на11 1424 П его первом (прямом) в(,(ход(. Ур(1 ця логической единицы (Фиг. 5, дцдгрдмма 3). Третий импульс, Фсрмирусмг(; на выходе Е элемента И-НЕ 26, цоь5 приводит к появлению цд втором ыходе второго триггера 24 урочя логического нуля, что г: сою очер дь приводит к появле(пгю цд выходе С элемента И 27 переднего Фронта слигоого импульса (фиг. 5, диаграмма С), который формируется на выходе блока 2 формирования сдвигдюшцх импульсов и через элемент ИЛИ 1 поступает ца второй (сдвиговый) вход регистра 3. Чет вертый импульс, формируемый д выходе Е элемента И-НЕ 26, вновь устанавливает третий триггер 25 в "нулевое" состояние, которое хдрдктеризуется тем, что на первом (прямом) выходе этого триггера появляется уровень логического нуля (диагрдмма 3 на фиг.5), который способствует тому, что в мо 1 мент временина выходе С элемен 3та И 27 формируется задний фронт 25 сдвигающего импульса (фиг,5, диаграмма С), который, во-первых, поступая на второй вход регистра 3, осуществляет сдвиг информации (направление сдвига от младшего разряда А 1 к стар- ЗО шему А 11), хранящейся в этом регистре, во-вторьгх, поступая на счетный вход счетчика 8 импульсов, осуществляет увеличение его содержимого на единицу (до этого момента все раз 35 ряды этого счетчика быпи в нулевом состоянии). Таким образом, на выходе 17 (А 11) регистра 3 происходит изменение информации, то есть осуществляется передача первого бита информа- , ционного слова. Следовательно, четыре импульса, Формируемых на выходе Е элемента И-НЕ 26, осуществляют передачу одного бита информационного слова. Поэтому для передачи одиннад 45 цати бит, составляющих информационное слово, требуется 44 подобных импульса (фиг. 5, диаграмма Е), Лиаграмма А 11 (фиг. 5) иллюстрирует таким образом характер изменения на50 втором выходе 17 сдвигового регистра 3 (гифрами "1" и "О" показано логическое содержание каждого бита передаваемой информации), В момент времени С, когда на счетный вход счетчика 28 импульсов поступает один 55 надцатый сдвиговый импульс, по заднему фронту которого содержимое счетчика 28 импульсов принимает значение 1211, чт(1 прин 1 лит к Фрмиродццю наег( ходе сигнала, уроець которогосо с тствует уровню логцч( скогонуля, кс(тор , поступив цд К-входпервого триггера 23, переодит по 1 11Гл(1(Й г цулево(. (исход(Ое) состояц(с, что ведет к созданию условия ц( цг х (жд гц(я ысокочдстотцьгх импульсо( (Фцг, 5, диаграмма Л), которые пссгуцдют цд первый вход 16 блока 2 Фор.п(ровдния сдвигающих цьп(ульсов врез элемент И-НЕ 26, Потенциал, Форм(груемый цд втором (ицерс(г(м) гыходе игрого трцггерд 23, производит установку содержимого счетчика 28 импульсов в нулевое состояние.Формула изобретенияУстройство для обмена информацией,содержащее элемент ИЛИ, Один вход которого является первым тактовым входом устройства, а другой соединен с выхдол блока формировдш(я сдигдюШих импульс(зв перый Вход которого является вторым тактовым входом устройства,выход элемента ИЛИ соединен с тактовым входом регистра сдвига, вход последовательного вопд которого является последовательным информационным входом устройства, первый ицформационцыи в(ход регистра сдвига соединен с первым информационным входом блока Формирдция Флагов, и с информационным входам первого блока памяти, второй информационный регистр сдвига соединен с вторым информационным входом блока Формирования Флагов, выходы которого соединень с выходами первого блока памяти и с параллельным входом ш(гццого формирователя данцьпг, вход-ьгход которого является последовательным ц (формационным входом-выходом устриста, вход управления выдачей информдции шинного формирователя данных соединен с вьгходом первого цнвертора и с первым входом элемента НЕ-ИЛИ-НЕ, вхд выборки кристалла шинного формиродтеля данных соединен с выходом элемента НЕИЛИ-НЕ, второй вход которого соединен с выходом второго ицверторд, вход первого инвертора соединен с первым вьгходом блока формирования управляющих сигналов, второй выхо;г которого соединен с входом выборки кристалла блока формирования Флагов, третий и четвертый выходы - сотн( тственно3 14240 с первым и вторым входами Выборки с входом второго инвертора и входом разрешения параллельного ввода информации регистра сдвига, первый вход блока формирования управляющих сигналов является входом кода адреса устройства, второй вход - первым входом синхронизации устройства, третий вход - вторым входом синхронизации устройства, выход третьего инвертора соединен с вторым входом блока формирования сдвигающих импульсов, а вход четвертого - с входом параллельной записи регистра сдвига, тре тий информационный выход регистра сдвига является последовательным информационным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устрой 01ства за счет уменьшения количества оборудования и линий связи между блоками устройства, в него введены дополнительно элемент И и второй блок памяти, первый и второй входы выборки кристалла которого соединены соответственно с пятым и шестым выходами блока формирования управляющих сигналов, информационные входы - с выходами шинного формирователя дан" ных, выходы - с входами параллельной записи регистра сдвига, один вход элемента И соединен с пятым выходом блока формирования управляющих сигналов, другой вход является третьим тактовым входом устройства, а выход элемента И соединен с входом параллельной записи регистра сдвига.