Анализатор частотных характеристик

ОЮЗ СОВЕТСКИХООИДЛИСтИЧЕСКИХЕСГ 1 УБЛИН . 9 с Ъ;сссссс %:Ф 0 сРО1 Ф 1 О ОСУДАРСТНЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬТИЙ ЗОБРЕТЮИ КДЕТЕЛЬС Г 4 у". (57) Ввл Р 16тер, В.В, Каманин, М,В. Потулов и ВсЛ (088.8)свидетельство СССР С 01 К 23/16, 1962.11- 3808526,16, 1974. Г и и ники эксп от ныу ия е ме нои 1 са1 фр с Б АВТОРСКОМ(56) Авторско1 Ф 154607, кл.Патент СШАкл. С 01 Е 23 ЛПссЛ 113 АРОР ЫСРОТПЬ 1 Х ХАГсс-"стГР 110 Пэобретение относится к обла нлормационно-иэмерительпой те.,Мажет быть испольэовано для ериментальпого определения час характеристик приборов и тв автоматики. Цель изобретен кение точности и быстродейств рений. Для достижения поставлтель С,Леб ердюко Рауш ая тнал, 4 ул. Рро ическое редириятие, г Редактор А,Ревиь Тираж 73 ИПИ Государс ио делам изоб 3035, Москва,звоцственно-по 1307373 ЖУю Овенногетенийт 1 итета Сткрытии ректор М,Демчик 1 одиисное1307373 настройки амплитуды тестового сигнала, блок 9 контроля амплитуды, масштабный блок 5, переключатель 6, демультиплексор 14, блоки 17, 18 интегрирования, вычислители 10, 19.Устройство также содержит исследуемыйобъект 1, генератор 2 гармоническихтестовых сигналов, масштабный блок 4,аналого-цифровой преобразователь 7,формирователь 8 опорных функций, перемножители 11, 12, блок 13 управлеИзобретение относится к информационно-измерительной технике, в частности к устройствам, представляющим собой аналого-дискретные измерители коэффициентов рядов фурье, исполь зуемые для экспериментального определения частотных характеристик приборов и устройств автоматики.Цель изобретения - повышение точности и быстродействия измерений.На фиг, 1 - 4 изображены структурная схема анализатора частотных характеристик и его отдельных блоков, на фиг.5-7- временные ф диаграммы выходных сигналов блоков анализатора. Анализатор частотных характерис" тик содержит исследуемый объект 1, генератор 2 гармонических тестовых сигналов, блок 3 настройки амплитуды тестового сигнала, первый 4 и второй 5 масштабные блоки, переключатель б аналого-цифровой преобразоваФ25 тель 7, формирователь 8 опорных функций, блок 9 контроля амплитуды, первый вычислитель 10, первый 11 и второй 12 перемножители, блок 13 управления, демультиплексор 14, первый 15, второй 16, третий 17 и четвертый 18 блоки интегрирования, второй вычислитель 19 и блок 20 индикаторов,Блок 3 настройки амплитуды тестового сигнала содержит блок 2"1 вычитания, блок 22 сравнения, блок 23 памяти, генератор 24 синхроимпульсов,первый 25 и второй 26 вентили и сумматор 27,ния, блоки 15, 16 интегрирования,блок 20 индикаторов. В описании изобретения приведены также схемы блока3 настройки амплитуды тестового сигнала, блока 9 контроля амплитуды,вычислителя 19. Устройство обеспечивает автоматическую установку требуемого уровня амплитуды первой гармоники на выходе объекта, что позволяет достичь поставленной цели. 3 з.д.ф-лы, 7 ил,Блок 9 контроля амплитуды содержитключ 28, блок 29 памяти, вычислитель30 и счетчик 31.Второй вычислитель 19 содержитгенератор 32 синхроимпульсов, блоки33-40 умножения, первый 41 и второй42 квадраторы, первый сумматор 43,блок 44 вычитания, второй сумматор45, первый 46 и второй 47 блоки деле"нияПервый выход генератора 2 гармонических тестовых сигналов соединен с выходной клеммой, первый вход - с пе вым входом блока 13 управления, второй выход - с входом формирователя 8 опорных функций,.два выхода которого соединены е выходами первого 11 и второго 12 перемножителей, вторые входы которых соединены с выходами аналого-цифрового преобразователя 7. Первые входы первого 15 и второго 16 блоков интегрирования соединены с вторым выходом блока, 13 управления. Первый вход первого масштабного блока 4 соединен с первой входной клеммой. Выход переключателя 6 соединен с входом аналого-цифрового преобразователя 7. Первый вход переключателя 6 соединен с выходом первого масштабного блока 4, второй вход - с выходом второго масштабного блока 5, первый вход которого соединен с второй входной клеммой, Третий вход переключателя 6 соединен с третьим выходом блока 13 управления, четвертый и пятый выходы которого соединены с вторыми входами соответственно первого 4 и второго 5 масштабных307373 блоков, Шестой выход блока 13 управления соединен с первыми Входами блока. 3 настройки амплитуды тестовогосигнала, блока 20 индикаторов и блока 9 контроля амплитуды. Седьмой ивосьмой выходы блока 13 управлениясоединены соответственно с вторыми третьим входами блока 3 настройкиамплитуды тестового сигнала, первыйвыход которого соединен с вторым 10входом генератора 2 гармонических тестовых сигналов, второй выход - с первым входом блока 13 управления, ачетвертьй вход - с первым выходом блока 9 контроля амплитуды, второй вход 15которого соединен с девятым выходомблока 13 управления, второй выход -с вторым входом блока 13 управления,а третий вход - с выходом первоговычислителя 10, первьй вход которого 20соединен с десятым входом блока 13 управления и первым входом второго вывычислителя 19, второй и третий Входы - с выходами первого 15 и второго16 блоков интегрирования, ачетзертый 25вход с одиннадцатым выходом блока 13управления, двецадцатьй выход которого соединен с вторым входом второговычислителя 19, тринадцатый выход -с первым входом демультиплексора 14, ЗОвторой и третий входы которого соединены с выходами соответственно первого 11 и Второго 12 перемножителей,Первый и второй выходы демультиплексора 14 соединены с вторыми входамисоответственно первого 15 и второго1 б блоков интегрирования, а третийи четвертый выходы - с первыми входами соответственно третьего 17 и четвертого 18 блоков интегрирования. 40В:1 ходы блоков 15-18 интегрированиясоединены соответственно с третьим,четвертью, пятым и шестым входамивторого вычислителя 19, первый и второй выходы которого соединены соответственно с вторым и третьим входами блока 20 индикаторов. Седьмойвход второго вычислителя 19 соединенс третьим входом генератора 2 гармонических тестовььх сигналов и с че Отырнядцать:м выходом блока 13 управления, пятнадцатый Гыход которого соединен с четвертым входом генератора2 гармонических тестовых синалов,а второй выход - с вторыми Входамитретьего 17 и четвертого 18 блоковинтегрирования,В блоке 3 настройи амплитуды тестового сигнала первый вход генератора 24 сикроипульсоз соедпцец с Выходом блока 22 срязцецпя, перзп, второй, треттй и чстзептч выход. генератора 24 спхроп.пульсов соединень соответственно с перзььп Гходя ми Онокоз 21 и 23 зцптяИя и пяят, с первым Входом блока 22 сразцеция и входом второго Вецгипя 26, Вы; од которого соединен с входами первого Вениля 25 и с перзьм Входо сумматора 27, выход которого ягняется первым выходом блока 3 цястроки амплитуды тестового сигнала. Второй Вход сумматора 27 соединен с перзь= Входом блока 21 вычитания, Третий Вход сумматора 27 соединен с Выходом блока 23 ПЯМ 5 ТИ ЗТОРОй ВХОД КОТОРОГО СОЕ;Пзтозц Входо блок 2 спязе-. цтя и зьхлпс", блока ) 1 Вьчтяц 1 я Третий Вход блока 23 памяти является первым входом блока 3 .Ястройки амплитуды тестового сигналя и соединен с третьим входом блока 22 сразнени 5, Второй вход блока 21 зьчита -ния второй вход гееряторя 24 итретий вход блока 21 зьчитани 5 язняются соответственно .-торым, трет ими четвертым входами блока 3 нэстройки амплитуды тестового сигнала, Вторым выходом которого является выход блока 22 сравцеци 51.В блоке 9 кон"гроля амплитуды перзьй Вход Вьгчислителя 30 соединен с первыми Входами клпчя 28, счетчика 31 и блока 29 памяти и является первым входом блока 9 контроля амплитуды, вторым Входом которого является второй вход счетчика 31, первьй вы-. ход которого соединен с Вторым входом блока 29 памяти, а Второй Выход со Вторым входом Вычислителя 30, третий ВхОд которОГО соединен с пер Вьм Вьходом О;ока 29 па:ятп и Вторым Входом клюя 28, Третьцм Входом блока 9 контроля яьплитудь является третий вход блока 29 памяти, Второй Вьг;од котороо соедьцец с четверть входом вычислителя 30, выход котороГо соединен с третьим Входом кПО-я 28 Выход которого яз;яется первым выходом блока 9 контгоня амплитуды, Вторым выходом ко-орого является выход вычислителя 30. Во втором Вычислителе 19 перзьй выход генератора "2 синхроимпульсоь соединен с первььи Входами первого 33, второго 34, третьего 35 и четвертого Зб блоков уножения, Второйвыход - с первыми входами пятого 37, шестого 38, седьмого 39 и вось" мого 40 блоков умножения и первого 41 и второго 42 квадраторов, третий выход - с первыми входами первого 43 и второго 45 сумматоров и блока 44 вычитания, четвертый выход - с первыми .входами первого 46 и второго 47 блоков деления, вторые входы которых соединены соответственно с вы ,ходами блока 44 вычитания и первого сумматора 43, а выходы являются первым и вторым выходами второго вычислителя 19.Третьи входы блоков 46 и М 7 деле ния соединены с выходом второго сумматора 45, второй вход которого соединен с выходом первого квадратора 41, а третий вход - с выходом второго квадратора 42, второй вход кото рого соединен с вторыми входами седьмого 39 и восьмого 40 блоков умножения и выходом четвертого блока 36 умножения, второй вход. которого соединен с вторым входом третьего блока 25 35 умножения, выход которого соединен со вторыми входами пятого 37 и шестого 38 блоков умножения и первого квадратора 41. Второй вход первогс блока 33 умножения соединен с вторым 30 входом второго блока 34 умножения, выход которого соединен с третьими входами шестого 38 и седьмого 39 блоков умножения, Выход седьмого блока 39 умножения соединен со вторым входом первого сумматора 43, третий вход которого соединен с выходом пятого блока 37 умножения, третий вход которого через восьмой блок 40. умножения соединен со вторым входом 40 блока 44 вычитания, а также соединен с выходом блока 33 умножения, третий вход блока 44 вычитания соединен с выходом шестого блока 38 умножения, Первым, вторым, третьим, четвертым, 45 пятым, шестым и седьмым входами второго вычислителя 19 являются соответственно второй вход первого блока 33 умножения, второй вход четвертого блока 36 умножения, третий вход 50 второго блока 34 умножения, третий вход первогр блока 33 умножения, третий вход четвертого блока 36 умножения, третий вход третьег блока 35 умножения и первый вход генераора 32 синхроимпульсов. В качестве исследуемого объекта1 может быть широкий класс систем автоматического управления (гидравлические, электрические, системы управления движением различных объектов и др.), состоящие из последовательно включенных блоков (например,усилитель мощности, корректирующееустройство, устройство управления,исполнительный механизм и т.п.), которые могут быть охвачены обратнымисвязями (по положению, по скоростии т.д.),Анализатор частотных характеристик работает следующим образом,Перед началом работы на задатчиках кодов частоты, амплитуды, периода усреднения и масштабов блока 13управления, предназначенного для формирования сигналов управления параметрами синусоидального тестового сигнала, а также синхронизации и управления работой отдельных блоков анализатора в процессе вычисления частотных характеристик, устанавливаютсяих величины, определяемые конкретными требованиями эксперимента. Величина кода частоты с первого выхода блока 13 управления поступает на первыйвход генератора 2 гармонических тестовых сигналов предназначЕнного длявыработки синусоидального сигналазаданной амплитуды и частоты и представляющего собой цифро-аналоговыйсинтезатор частоты и подготавливаетего к генерированию сигнала заданнойчастоты. Величина масштабных коэффициентов с четвертого и пятого выходов блока 13 управления поступаетнавторые (управляющие) входы масштабныхблоков 4 и 5. и устанавливаются спомощью преобразователей код-сопротивление требуемые масштабы считываниявходного и выходного сигналов-.При включении блока 13 управления на его шестом выходе появляется сигнал, который,. поступая на,первые входы блоков 3 настройки амплитуды; блока 20 индикаторов и блока 9 контроля амплитуды, осуществляет обнуление блока 23 памяти,. блока 22 сравнения, блока 29 памяти ключа 28, счетчика 31 и вычислителя 30, а также вызывает срабатывание сумматора 27 и на его выход поступает сигнал с его второго входа, пропорциональный зада- ваемой амплитуде выходного сигнала объекта 1, при котором снимается частотная характеристика. Величина амплитуды, установленная на соответ 1307373Сигнал с выхода исследуемогообъекта 1 через масштабный блок 51в котором его амплитудный диапазонприводится н соответствие с динами 55 стнующем задатчике блока 13 управления, поступает с седьмого выходаблока 13 управления на второй входблока 3 настройки амплитуды. Сигналс выхода сумматора 27 поступает на 5второй вход генератора 2 гармонических тестовых сигналов. При этом масштаб выходного усилителя генератора2 тестовых сигналов устанавливаетсятаким, чтобы он генерировал гармонический сигнал с заданной амплитудой.На десятом и двенадцатом выходахблока 13 управления появляются сигналы, равные 2 К/Т и 2 К,/Т, которые поступают в вычислители 10 и 19. 15а на третьем и тринадцатом выходахпоявляются импульсы.(фиг. 5), сдвинутые по времени, по которым переключатель 6 соединяет с выходом тосвой первый, то второй входы, а в демультиплексоре 14 третий вход подключается то к первому, то к третьемуего выходам, а второй вход - то ковторому, то к четвертому выходам,Затем сигнал с пятнадцатого выхода 25блока 13 управления поступает на запускающий четвертый вход генератора2 тестовых сигналов, который начинаетГенерировать гармонический тестовыйсигнал заданной амплитуды и частоты, а 30также появляется сигнал на втором выходе блока 13 управления, по которомуобъединяются и перезапускаются блоки15-18 интегрирования,Сигнал с первого выхода генератора 2 гармонических тестовых сигналовпоступает на исследуемый объект 1 иначинает раскачивать его, а сигналсо второго выхода поступает на входформирователя 2 опорных Функций, в 40котором формируются коды ортогональных функций япи,1 (первый выход)и созе; (второй выход).В блоке 13 управления начинаетработать синхрогенератор,. который 45определяет порядок появления сигналов на его втором, восьмом, девятом,одиннадцатом и четырнадцатом входах,При этом анализатор находится в режиме контроля окончания переходного 50процесса н исследуемом объекте 1;и обработке подвергается только выходной сигнал исследуемого объекта 1;. ческим диапазоном блоков и устройстванализатора, и переключатель 6 поступает на вход аналого-цифрового преобразователя 7, где сигнал преобразуется н цифровой код и поступает навторые входы перемножителей 11 и 12,на первые входы которых поступаетс выходов формирователя 8 опорныхфункций коды опорных синусов и косинусов. Сигналы с выходов перемножителей 11 и 12, равные соответственноу(С)япса;С и усозе,Т, через демультиплексор 14 поступают на вторыевходы интеграторов 16 и 15 соответственно, которые осуществляют интегрирование сигналон произведений. Через промежуток времени, равный одному периоду формируемого тестовогосигнала, на одиннадцатом выходе блока 13 управления появится сигнал, который поступает на четвертый входвычислителя 10; в котором по этомусигналу начинается вычисление величины амплитуды первой гармоники,Через промежуток времени, необходимый для записи выходных сигналовинтеграторов 15 и 16 в вычислитель10, на втором выходе блока 13 управления появляется сигнал, по которомуинтеграторы 15-18 обнуляются и начинается новый цикл интегрирования.Сигнал с выхода вычислителя 10поступает на третий вход блока 9контроля амплитуды, который начинаетработать по сигналу, поступающемуна его второй вход с девятого выходаблока 13 управления. По первому сиг"налу срабатывает счетчик 3 1 и на егопервом выходе появляется сигнал, ана втором выходе сигнал не появляется. При этом в первой ячейке блока29 памяти записывается значение амплитуды первой гармоники на первомпериоде формирования сигнала, Однаоко, так как не срабатывает вычислитель 30, то сигнал на выходе ключа28 не появляется, а следовательно,не появляются и сигналы на выходахблока 9 контроля амплитуды. При этомблок 3 настройки амплитуды тестовогосигнала не срабатывает и генератор 2гармонических тестовых сигналовпродолжает генерировать тестовыйсинусоидальный сигнал с первоначальной заданной амплитудой,При появлении сигналов на одиннадцатом, а затеи и на втором вы 1307373 10хода блока 13 управления в конце второго периода формируемого тестового сигнала происходит новое срабатывание вычислителя 10, а интеграторы 15 и 16 обнуляются и запускаются снова. После срабатывания всех бло- ков вычислителя 10 на его выходе вычисляется значение амплитуды первой гармоники выходного сигнала исследуемого объекта 1; на втором периоде, которое поступает на третий вход блока 9 контроля амплитуды. На второй вход блока 9 контроля амплитуды с девятого выхода блока 13 управления поступает управляющий импульс, по которому сначала появляется сигнал на первом выходе счетчика 3 1, а затем с некоторой задержкой и на втором его выходе. При этом записанные значения амплитуд первой гармоники на двух последовательных периодах колебаний поступают в вычислитель 30, в котором вначале вычисляется значение 3 по формулеАЪ 3-А п о= 2А п +А па затем осуществляется сравнение 8 и 3,.30Если3, то :игнал на выходе вычислителя 30 отсутствует, ключ 28 закрыт и анализатор продолжает в режиме контроля окончания переходного процесса в исследуемом объекте 1.35Если на одном из периодов формируемого синусоидального сигнала начинает выполняться неравенство 83 з , что сооответствует окончанию переходного процесса в исследуе" мом объекте 1;и достижению устойчивых колебаний, то на выходе вычислителя 30 появится сигнал. При этом сработает ключ 28 и значение амплитуды первой гармоники выходного сигнала исследуемого объекта 1, поступает на четвертый вход блока 3 настройки амплитуды тестового сигнала, в котором он поступает на третий вход блока 21 вычитания. Одновременно сигнал с выхода вычислителя 30 поступает на второй вход блока 13 управления, разрешая появление на его восьмом выходе управляющего сигнала. Анализатор переходит в режим настройки амплитуды выходного сигнала исследуемого объекта 1.Сигнал с восьмого выхода блока 13 управления поступает через третий вход блока 3 настройки амплитудытестового сигнала на второй вход генератора 24 синхроимпульсов (фиг. 6),Вначале срабатывает блок 21 вычитания и сигнал на его выходе равенразности между кодом установленнойамплитуды в блоке 13 управления чкодом амплитуды установившихся колебаний. Эта разность записывается вблоке 23 памяти при подаче на еговторой вход управляющего сигнала, атакже поступает на второй вход блока 22 сравнения, где она сравнивается с нулем при поступлении на егопервый вход сигнала с третьего выхода генератора 24 синхроимпульсов,Если этот сигнал отличен от нуля,то сигнал на выходе блока 22 сравнения отсутствует, по сигналу с четвертого выхода генератора 24 синхроимпульсов срабатывает сумматор 27 ипроисходит вычисление скорректированного сигнала управления амплитудойгенерируемого тестового сигнала.Сигнал с выхода сумматора 27 поступает напервый вход генератора 2 гармонических тестовых сигналов и изменяет масштаб его выходного усилителя.При этом изменяются величины амплитуды сигнала на выходе исследуемогообъекта 1, и анализатор снова работает в режиме контроля окончания переходного процесса. Если сигнал на выходе блока 21 вычитания близок к нулю, то срабатывает блок 22 сравненияи на его выходе появляется сигнал,который поступает на первый вход генератора 24 синхроимпульсов и навторой выход блока 3 настройки амплитуды тестового сигнала. При подачесигнала на первый вход генератора 24синхроимпульсов он возвращается висходное состояние, сигнал на егочетвертом выходе не появляется и сигнал на выходе сумматора 27 не изменяется,Сигнал со второго выхода блока 3 настройки амплитуды тестового сигнала поступает на первый вход блока 13 управления, который переводится в режим вычисления вещественной и мнимой частотных характеристик исследуемого объекта 1, При этом на десятом и двенадцатом выходах блока 13 управления вычисляются новые значения 2 К, /Т и 2 К ,/Т с учетом числа Н периодов усреднения, второй, восьмой, девятый и одиннадцатый выходы отклю 1307373 12.-Рте ,о 45 чаются от генератора синхроимпульсов, в результате чего блок 3 настройки амплитуды тестового сигнала, блок 9 контроля амплитуды и вычислитель 10 отключаются, 5В одном такте работы анализатора на выходах перемножителей 11 и 12 вычисляются х эпЮ и х совой, а в другом - у эпа и у совы соответственно. Эти сигйалы проходят через демультиплексор 14 и по сигналу с тринадцатого выхода блока 13 управления распределяются по соответствующим блокам 15-18 интегрирования.В момент, соответствующий концу времени усреднения, появляется сигнал на четырнадцатом выходе блока 13 управления. Этот сигнал поступает на третий вход генератора 2 гармонических тестовых сигналов и генерирование тестового синусоидальнога сигнала прекращается, Этот же сигнал поступает на первый вход генератора 32 синхроимпульсов (фиг. 7) вычислителя 19, запуская его. По сигналам генератора 32 синхроимпульсов сигналы с выходов блоков 15-18 интеграторов записываются на входных регистрах блоков 33-36 умножения, В вычислителе 19 и блоках 33-36. осуществля 30 ется вычисление величины ав , Ьвх, а и Ьв , а затем по сигналам навых выхвыходах генератора 32 синхроимпульсов осуществляется вычисление вещественной и мнимой частоты характеристик 35 исследуемого объекта 1 по формулам Ф2 КА,(1-е ) Ьп =/Го2 КАЯ (1 - е ) а 1 п. ----Т Значение вещественной частотной характеристики Р(Ю;) вычисляется на выходе блока 47 деления, мнимой час- тотной характеристики Я(И;) - на выходе блока 46 деления, а генератор 32 возвращается в исходное ждущее состояние. Значения Р(И,) и Я(И,) выводятся на блок 20 индикаторов, На этом процесс вычисления частотных характеристик на заданной частоте прекращается. Для вычисления Р(И;) и Я(И;) на всех частотах вьппеописанный процесс необходимо повторить,Таким образом, предлагаемый анализатор частотных характеристик позволяет определять частотные характеристики блоков, входящих в состав сложных объектов, когда непосредственная подача на их вход тестового синусоидального сигнала невозможна, или исследовать разомкнутые системыФв условиях работы замкнутых систем. При этом происходит автоматическая установка требуемого уровня амплитуды первой гармоники на выходе исследуемого объекта, что особенно важНо при исследовании нелинейных систем, и автоматическое определение момента окончания переходных процессов в системе, что существенно повышает точность и быстродействие анализатора (так как не надо вручную устанавливать число периодов раскачки системы с запасом) при исследованиях, систем или звеньев со слабой степенью демпфирования, или с большими постоянными времени. Формула изобретения 1. Анализатор частотных характеристик, содержащий генератор гармонических тестовых сигналов, первый выход которого соединен с выходной . клеммой, первый вход - с первым выходом блока управления, второй выход - с выходом формирователя опорных функций, два выхода которого соединены с первыми входами соответственно первого и второго перемножителей, вторые входы которых соединены с выходом аналого-цифрового преобразователя, первый и второй блоки интегрирования, первые входы которых соединены с вторым выходам блока управления, блок ичдикаторов ипервый масштабный блок, первый вход которого соединен с первой входной клеммой,. о т л и ч а ю щ и й с яФ тем, .что, с целью повышения точности и быстродействия измерений, в него введены блок настройки амплитуды тестового сигнала, блок контроля амплитуды, второй масштабный блок, переключатель, демультиплексор, третий и четвертый блоки интегрирования и первый и второй вычислители, причем выход переключателя соединен с входаманалого-цифрового преобразователя,первый вход переключателя соединен с выходом первог масштабного блока, второй входс выходом второго масштабного блока, первый вход которого соединен с второй входной клеммой, третий вход переключателя соединен с третьим выходом блока управления, четвертый и пятый выходы которого соединены с вторыми входами соответственно первого и второго масштабных блоков, шестой выход блока управления соединен с первыми входами блока настройки ам О плитуды тестового сигнала, блока индикаторов и блока контроля амплитуды, седьмой и восьмой выходы блока управления соединены соответственно с вторым и третьим входами блока настройки амплитуды тестового сигнала, первый выход которого соединен с вторым входом генератора гармонических тестовых сигналов, второй выход - с первым входом блока управления, а четвертый вход - с первым выходом блока контроля амплитуды, второй вход которого соединен с цевятым выходом блока управления, второй выход - с вторым входом блока25 уПравления, а третий вход - с выходом первого вычислителя, первый анод которого соединен с десятым выходом блока управления и первым Входом второго вь 1 числителя, второй И третий входы - с выходами первого И второго блоков интегрирования, а цетвертый вход - с одиннадцатым выХодом блока управления, двенадцатый Выход которого соединен с втоРым35 Входом второго вычислителя, тринадцатый выход - с первым входом демультиплексора, второй и третий входы которого соединены с выходами соответственно первого и второго перемножителей, первый и второй выходы демультиплексора соединены с вторыми входами соответственно первого и второго блоков интегрирования, а третий и четвертый выходы соединены с первыми входами соответственно третьего и четвертого блоков интегрирования, Выходы блоков интегрирования соединены соответственно с третьям, четвертым, пятым и шестым входами второговычислителя, первый и второй выХоды которого соединены соответственНо с вторым и третьим входами блока Индикаторов, седьмой вход второго вычислителя соединен с третьим входом генератора гармонических тестовых сигналов и с четырнадцатым выходом блока управления, пятнадцатый выход 14которого соединен с четвертым входомгенератора тестовых сигналов, а второй выход - с вторыми входами третьего и четвертого блоков интегрирования,2. Анализатор по и. 1, о т л ич а ю щ и й с я тем, что блок настройки амплитуды тестового сигналасодержит блок вычитания, сумматор,блок памяти, блок сравнения, первыйи второй вентили и генератор синхроимпульсов, первый вход которогосоединен с выходом блока сравнения,первьй второй, третий и четвертыйвыходы генератора синхрожпульсовсоединены соответственно с первымивходами блоков вычитания и памяти,с первым входом блока сравнения ивходом второго вентиля, выход которого соединен с выходом первогО вентиля и с первым входом сумматора, выход которого является первым выхо-дом блока настройки амплитуды тестовогосигнала, второй вход сумматора соединен с первым входом блока вычитания, третий вход сумматора соединенс выходом блока памяти, второй входкоторого соединен с вторым входомблока сравнения и выходом блока вычитания, третий вход блока памятиявляется первым входом блока настройки амплитуды тестового сигнала исоединен с третьим входом блока сравнения и входом первого вентиля, приэтом второй вход блока вычитания,второй вход генератора синхроимпульсов и третий вход блока вычитанияявляются соответственно вторым,третьим и четвертым входами блоканастройки амплитуды тестового сигнала, вторым выходом которого являетсявыход блока сравнения,3, Анализатор по п. 1, о т л и - ч а ю щ и й с я тем, что блок контроля амплитуды содержит счетчик, ключ) блок памяти и вычислитель, первый вход которого соЕдинен с первыми входами клича, счетчика и блока памяти и является первым входом блока контроля амплитуды, вторым входом которого является второй вход счетчика, первый выход которого соединеч с вторым входом блока памяти, а второи выход - с вторым входом вычислителя, третий вход которого соединен с первым выходом блока памяти и вторым входом ключа, третьим входом блока контроля амплитуды является третийвход блока памяти, второй выход которого соединен с четвертым входом вычислителя, выход которого соединенс третьим входом ключа, выход которого является первым выходом блока 5контроля амплитуды, вторым выходомкоторого является выход вычислителя. 4. Анализатор по п. 1, о т л ив ч а ю щ и й с я тем, что второй 10 вычислитель содержит генератор синхроимпульсов, восемь блоков умножения, два квадратора, первый и второй сумматоры, блок вычитания и два блока деления, причем первый выход генера тора синхроимпульсов соединен с первыми входами первого, второго, третье го и четвертого блоков умножения, второй выход - с первыми входами пятого, шестого седьмого, .восьмого 20 блоков умножения и первого и второго квадраторов,. третий выход - с первыми входами первого и второго сумматоров и блока вычитания, четвертый выход - с первыми входами первого25 и второго блоков деления, вторые входы которых соединены соответственно с выходами блока вычитания и первого сумматора, а выходы являются первым и вторым выходами второго вычислите- З 0 ля, третьивходы блоков деления соединены с выходом второго сумматора, второй вход которого соединен с выходом первого квадратора, а третий вход - с выходом второго квадратора, 35 второй вход которого соединеН с вторыми входами седьмого и вос.ьмого блоков умножения и выходом четвертого блока умножения,. второй вход которого соединен с вторым входом третьего блока умножения, выход которого соединен с вторыми входами пятого и шестого блоков умножения и первого квадратора, второй вход первого блока умножения соединен с вторым входом второго блока умножения, выход которого соединен с третьими входами шестого и седьмого блоков умножения, выход седьмого блока умножения соединен с вторым входом первого сумматора, третий вход которого соединен с выходом пятого блока умножения, третий вход которого через восьмой блок умножения соединен с вторым входом блока вычитания, а также соединен с выходом первого блока умножения, третий вход блока вычитания соединен с выходом шестого блока умножения, при этом первьм, вторым третьим, четвертью, пятью, шестым и седьмым входами второго вычислителя являются соответственно второйа вход первого блока умножения, второй вход четвертого блока умножения, третий вход второго блока умножения, третий вход первого блока умножения, третий вход четвертого блока умножения, третий вход третьего блока умножения и первый вход генератора синхроимпульсов.