Цифровой фазометр

СОЮЗ СОВЕТСНИКСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 191 01) 51) 4О 1 К 25/О СВ:ЯО 353 Я ОЛИОАНИЕ ИЗОБРЕТЕНИЯН АВ ГОРСИОМУ СВИДЕТЕЛЬСТВУ Пожа фровые фазомес, ЗЗ, рисьство СССР25/08, 1984ьство СССР25/08, 1985 С 8 СУДАРСТ 8 ЕННЦЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(57) Изобретение относится к измерительной технике, предназначено дляизмерения и индикации разности фаздвух синусоидальных сигналов, можетбыть использовано при построении преобразователей сдвига фаз сигналов вцифровой код и является дополнительным к а.с. Р 1205057. Цель изобретения - повышение точности измеренияразности фаз при малых уровйях входных сигналов и расширение динамического диапазона цифрового фазометра.щ щщ щщщщ Составитель С. Кулишедактор Н, Бобкова Техред И.Попович Корректо ерни Зака ПодписнСР Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,885/48 ТиВНИИПИ Государстпо делам изобр13035, Москва Жаж 731енноготений5, Рауш мите та ткрытий ая наб.298687 Для достижения поставленной цели визвестное устройство введены дополнительные интеграторы 22-25, вычитаюдие блоки 26 и 27, суммарно-разностный масштабный усилитель 28. Формирователь 1 (2) состоит из усилителяограничителя 29 (30), формирователя31 (32) логических уровней с парафаз.ными выходами. Образованы новые свяИзобретение относится к измерительной технике и предназначено для измерения и индикации разности фаз двух синусоидальных сигналов, а также может быть использовано при построении преобразователей сдвига фаз сигналов в цифровой код и является усовершенствованием известного фаэометра по авт, св. Ф 1205057.Цель изобретения - повышение точности измерения разности фаз при малых уровнях входных сигналов и расширение динамического диапазона цифрового фазометра.На фиг,приведена структурная схема цифрового фазометра; на фиг, 2- структурная схема блока управления; .на фиг. 3-5 - временные диаграммы работы фазометра.Устройство содержит два формиро 20 вателя 1 и 2 входных сигналов, формирователь 3 временного интервала, делитель 4 частоты, цифроаналоговый преобразователь 5, основной интегра тор 6, блок 7 управления, блок 8, состоящий из Мтактовых генераторов 9 тока, блок 10 считывания и индикации, состоящий из блока 11 памяти, дешифратора 12 и индикатора 13, блок 14 формирования Мэталонных уровней напряжения, состоящий из резистивного делителя на Мвыходов, включенного между корпусом и генератором 15 тока, блок 16 из Мкомпараторов 7, шифратор 18, блок 19, состоящий из М регистров 20 памяти и Мблоков 21 совпадения, дополнительные интеграторы 22-25, два вычитающих блока 26 и 27, суммарно-раэностный масштабный усилитель 28, при этом40 формирователь 1 (2) состоит из посзи, Это позволило на порядок уменьшить составляющую погрешности сдвигафаз, обусловленную асимметрией ограничения входных сигналов, и болеечем на порядок расширить динамичес-кий диапазон цифрового фаэометра посравнению с известным при незначительном увеличении объема оборудования. 5 ил. ледовательно включенных усилителя- ограничителя 29 (30) с дифференциальными входами и формирователя 31 (32) логических уровней с парафазными выходами.Прямые выходы формирователей 31 и 32 входных сигналов соединены с входами формирователя 3 временного интервала, выход которого через основной интегратор 6 соединен с первым суммирующим входом суммарно-разностного масштабного усилителя 28Ф прямой и инверсный выходы формирователей 31 и 32 логических уровней каждого иэ каналов через дополни.- тельные интеграторы 22-25 подключены соответственно к неинвертирующему и инвертирующему входам первого 26 и второго 27 вычитающих блоков, выходы которых подключены к инвертирующим входам соответствующих усилителей-ограничителей 29 и 30, а также соединены соответственно с вычитающим и вторым суммирующим входами суммарно-разностного усилителя 28, выход которого подключен к объединенным первым входам компараторов 17, вторые входы которых соответственно соединены с выходами блока 14. При этом первый вход блока 14 соединен с выходом цифроаналогового преобразователя 5 и вторым входом компаратора 17 с наименьшим уровнем срабатывания, а второй вход блока 14 соединен с вторым входом компарато" ра 17 с наибольшим уровнем срабатывания и подключен к объединенным выходам тактовых генераторов 9 тока, управляющие входы которых подключены к соответствующим выходам блока 7 управления, информационные входы ре1298687 3гистров 20 памяти объединены поразрядно и соответственно подключены к выходам шифратора 18, входы которого соединены с блоком 16 компаратора 17, . а тактовые входы каждого регистра 20 памяти и объединенные входы установки всех регистров 20 памяти в нулевое состояние подключены к соответствующим выходам блока 7 управления, выходы регистра 20 памяти младших раз 10 рядов выходного кода соответственно соединены с информационными входами разрядов блока 11 памяти, информационные входы старших разрядов которого соответственно соединены с выходами 15 регистров 20 памяти старших разрядов выходного кода и через блоки 21 совпадения - с входами цифроаналогового преобразователя 5, причем вторые входы блоков 21 совпадения и тактовый 20 вход блока 11 памяти соединены с соответствующими выходами блока 7 управления, вход которого подключен "к выходу делителя 4 частоты, выход блока 11 памяти через дешифратор 12 25 соединен с индикатором 13, а неинвер тирующие входы усилителей-ограничителей 29 и 30 являются входами цифрового фазометра.Блок управления содержит распре делитель 33 импульсов, КЯ-триггеры 34, выполняющие роль формирователей управляющих напряжений для тактовых генераторов 9 тока и блоков 21 совпадения, 35На диаграммах обозначены напряжение 11 на выходе делителя 4 частоты,1 6напряжения 11 , , О, навыходах распределителя 33 импульсов блока 7ст,о управления, напряжение 11с выхода блока 7 управления для установки регистров 20 памяти в нулевое состоят т тэ ние, напряжения 11 о ф 11 о ф 1 ао с выходов блока 7 управления, подаваемые 45 на тактовые входы регистров 20 памяти для считывания кода с шифраторат18, напряжения 11 , 11 с выходов где =1, 2, 3, формируемые блоком 14 совместно с цифроаналоговым преобразователем 5 и блоком 8 тактовых генераторов 9 тока, напряжения 11о фбрО, разрядов двоичного кода на выходах регистров 20 памяти, напря 1 р бржения Ц , , Б разрядов выходН ного двоичного кода блока 11 памяти.Цифровой фазометр работает следую.щим образом,Формирователи 1 и 2 преобразуютвходные синусоидальные сигналы в меандр с сохранением фазового сдвигамежду сигналами. В формирователе3 происходит выделение информации оразности фаз в виде импульсов, длительность которых пропорциональнасдвигу фаз исследуемых сигналов. Винтеграторе б эти импульсы .преобразуются в квазипостоянное напряжениес уровнем, пропорциональным длительности импульсов и, следовательно,фазовому сдвигу между входными сигкалами, Для уточнения определяемогофазового сдвига выходное напряжениеинтегратора 6 алгебраически суммируется в масштабном усилителе 28 снапряжениями вычитающих блоков 26 и27 и преобразуется затем в цифровойдвоичный код. Это преобразованиеосуществляется совокупностью блокови элементов (5, 7-9, 14-21), составляющих кодирующую часть фазометра.Работа этой кодирующей части цифро"вого фазометра и его блока 11 памяти тактирована и управляется блоком7, который синхронизируется импульсным напряжением 11 (Фиг. За) с выхода делителя 4 частоты. Коэффициентделения последнего выбирается, каки в известном, из условия обеспечения заданного диапазона частот исследуемых сигналов при заданных точности работы Фазометра и быстродействия элементной базы его Функциональных узлов.блока 7 управления, подаваемые на уп равляющие входы тактовых генераторов9 тока, напряжения О П с выходовблока 7 управления, подаваемые на вторые входы блоков 21 совпадения, 55 выходное напряжение 11 масштабного :усилителя 28, эталонные уровни напряжения 111 (Т, ), 11,+ (Т ), Б, (Т, ),В каждом такте работы устройства в общем случае определяется, начиная со старших разрядов, по п=й/М разрядов выходного двоичного кода, где 1 - максимальная разрядность двоичного кода Фазометра (разрядность блока 11 памяти); М - число тактов работы кодирующей части Фазометра. Учитывая, что при п 5 происходит рез кое увеличение объема оборудованияустройства за счет большого количества компараторов 17 (Ю:=2 -1), число (и) разрядов выходного кода, определяемых в каждом такте работы фазометра, целесообразно выбирать не более трех-четырех.Блок 14 совместно с блоком 8 тактовых генераторов 9 тока и цифроаналоговым преобразователем 5, который построен, например, по схеме преобразователя код-ток, формирует подвижную сетку из (И) эталонных уровней напряжения 114 (Тк) Где 11, 2, , И- номер уровня, К = 1, 2, , М - номер такта (фиг. 4 а). Каждый уровень напряжения данной сетки для К-го такта смещен один относительно другого на величинуКроме того, от такта к такту всеуровни сетки перемещаются так, чтопервый (наименьший в данном такте)уровень напряжения 11, (Т) равенЦ, (Т)=П (Т )+а(т) (2)где11(Тк)=111(Тм- ) , - б(Тк- )21=п+ (3)В выражениях 1 и 3 обозначены В 0(Т) - квант напряжения (напряжение смещения эталонных уровней), соответствующий младшему разряду группы из и разрядов выходного кода блока 19, определяемых в К-м такте; Ю(Т , ) - квант напряжения, соответствующий младшему разряду группы из и разрядов выходного када блока 19, определяемых в предпоследнем (И) такте, т.е. квант напряжения, соответствующий младшему разряду группы всех старших разрядов выходного кода; 3 - порядковый номер разряда выходного двоичного кода блока 19; 9 (Т, ) - множитель, равный 1 или О и характеризующий состояние ключа 3-го разряда цифроаналогового преобразователя 5, которое определяется выходным кодом старших разрядов блока 19 на (К)-м такте.Величина кванта напряжения Д 11(Т) для первого такта работы кодирующей части фазометра определяется максимальным значением напряжения Б, с выхода масштабного усилителя 28 и в соответствии с выражением (1) равна 128 мс)кеьп(т,)= -(4)где И=2 (и - число разрядов выходного.кода, определяемых в каждом такте),Значение напряжения первого эталонного уровня для первого такта равно 6 П(Т,), так как перед началом цикла кодирования все регистры 20 памяти;находятся в нулевом состоянии и, следовательно, 1(Т, )=О.Смещение уровней напряжения 1,) (Т)на величины ЩТК), определяемые всоответствии с выражениямии(4), обеспечивается соответствующимвыбором сопротивлений резистивногоделителя блока 14 и величины (в зависимости от номера такта) суммарноготока генераторов 9 тока блока 8 игенератора 5 тока блока 14, которыйпротекает в делителе блока 14 (входные токи компараторов 17 незначительны и влиянием их на укаэанные напря 25 жения можно пренебречь).Величина кванта напряжения Ь(Тм,),входящая в выражение (3), определяется разрядностью цифроаналоговогопреобразователя 5 равной (2-п),т.е, числу старших разрядов выходного кода блока 19, и максимальным значением выражения 1 с выхода26 максмасштабного усилителя 28:.352Указанное значение кванта наприжения 41(Т ) обеспечивается выборомсоответствующей величины кванта тока 4" преобразователя 5 код-ток и сопротивления делителя блока 14.Рассмотрим подробно работукодирующей части фазометра, например, при1=6, п=2.и М=:3, На интервале времени 45напряжением 11(Фиг. Зв)осуществляется установка в нулевое состояние всех регистров 20 памяти.В момент времени й управляющим натпряжением 0 включается тактовый генератор 9 тока с наибольшим значением тока таким, что в реэультате протекания его совместно с током ге нератора 15 тока в делителе блока 14на выходах последнего формируется сетка из трех эталонных уровней ), (Т, ), 11, (Т,), О, (Т, ), смещенных1298687 один относительно другого на величин 1) 28 макспри этом Б, (Т, )=Ю(Т, ),Компараторы 17 осуществляют сравнение напряжения Б с выхода масштабного усилителя 8 с данной сеткой эталонных уровней, По состояниюкомпараторов 17 в шифраторе 18 формируется двоичный код р соответствующий первым двум старшим разрядамвыходного кода. На интервале временипри подаче высокого уровнят,напряжения П (Фиа, Зд) на тактовыйгОвход первого регистра 20 памяти стар 1ших разрядов осуществляется записькода шестого и пятого разрядов вблок 19, являющийся блоком оперативной памяти выходного кода,В момент времени с 4 заканчивается первый такт работы устройства и начинается второй такт, при этом выключается первый тактовый генератор 9 тока и включается второй тактовый генератор 9 тока, а информация о шестом и пятом разрядах выходного кода с блока 19 через соответствующий блок 21 совпадения, управляемый напряже 1нием Бг, (Фиг. 4 в), подается на цифроаналоговый преобразователь 5. Выходной ток последнего совместно с суммарным током второго тактового генератора 9 тока и генератора 15 тока Формирует на выходах резистивного делителя блока 14 другую сетку (Фиг. 4 а) из трех эталонных уровнейз14 г ) р 14 (Тг ) р 114 (Тг) р сООтв 1 ствующих второму такту работы фазометра и смещенных один относительно другого надц(Т, ) Пав саи(т )- (16 причем первый уровень 04 (Тг ) устанавливается равным(Тг)=П (Т)+дП(Тг), (8) где для приведенного примера (фиг. 4) П(Т )=дП(Т ) 2 . ср (Т, )21 т 5Б28 макс . о а г 9(10) По состоянию компараторов 17 вшифраторе 18 Формируется (после установления указанных эталонных уровней на вторых входах компараторов 17)двоичньай код, соответствующий четвертому и третьему разрядам выходного кода. При подаче на интервале времени Са 16 высокого уровня напряжения ц (фиг, Зд) на тактовый входвторого регистра 20 памяти старшихразрядов происходит запись кода четвертого и третьего разрядов в блоке 2519 оперативной памяти,В момент времени с заканчиваетсявторой такт работы и начинается третий такт. С этого момента выключается ЗОвторой тактовый генератор ЭО тока, а на цифроаналоговый преобразователь 5 через блок 21 совпадения, управлягемый напряжением Уг, р подается информация о четвертом и третьем разряцах выходного кода. В результате.за счет35совместного протекания в делителе выходного тока цифроаналогового преобразователя 5 и тока генератора 15 формируется сетка эталонных уровней 40 1),4 (Тз)р б, (Т ), 04 (Тз)р смеЩенныходин относительно другого на(11)при этом наименьший уровень стано"вится равнымЦ (Т,)-и,(Т, )+дЦ(Т,), (12)50 где 6У (Т=60(Тг) ;) 6 (Т )2ЪУаааааа аа Э(13)Таким образомс учетом выражений1 Ф (ТЭ)= 67 11 э мскс =376(Тэ), (14)Так как квант напряжения ЛБ(Т) соответствует младшему разряду при шестиразрядном кодировании, то на третьем (последнем) такте кодирования в шифраторе 18 Формируется код второго и первого разрядов, который при подаче высокого уровня напряжения тэ О Б (фиг. Зд) на тактовый вход регистра 20 памяти младших разрядов записывается в блок 19 оперативной памяти. В момент времени Сэ заканчивается третий такт работы кодирующей части Фазометра,Завершает цикл кодирования напряжения 0 6 с выхода масштабного усилителя 28, пропорционального сдвигу фаз исследуемых сигналов, этап 20 считывания двоичного кода с выхода блока 19 регистров 20 памяти, который осуществляется на интервале времени Св подачей на тактовый входт блокапамяти напряжения и (фиг.Зе) 25 с блока 7 управления.Напряжение на выходе интегратора 6 пропорционально Фазовому сдвигу между входными синусоидальными сигналами. Однако точность этого соот ветствия зависит от симметрии ограничения входных сигналов или от точ-. ности дискриминации нуль-переходов входных сиГналов в формирователях 1 и 2, для построения которых используются широкополосные операционные усилители (ОУ). Наличие у последних напряжения смещения нуля (Б ) и дрейфа этого напряжения приводят к асимметрии ограничения входных сигналов и, следовательно, к появлениюошибки в определении фазового сдви- га, Как следует из временных диаграмм (фиг. 5) максимальная относительная погрешность в этом случаеравна (при /кЕ =А и Ц=Ц )р 2 и 2 ьч 1асио.огр Т = "у-,- =агс зп см 50 где 11 " амплитуда входного сигнала. При с". с 0,01 можно практически 55 считать, что298687оСледовательно, для измерения разности Фаэ с точностью единиц процен-.тов необходимо, чтобы амплитуда входных сигналов была бы примерно на двапорядка больше приведенного к входуОУ напряжения смещения нуля, Учитывая, что для современных широкополосных ОУ дрейф напряжения смещениянуля может составлять в рабочем диапазоне температур единицы милливольт,то нижний предел динамического диапазона по входным сигналам в известномцифровом Фазометре составляет сотнимилливольт при равенстве составляющей погрешности измерения, обусловленной асимметрией ограничения, единицам процентов.В предлагаемом цифровом Фазометреповышена точность определения фазового сдвига при значительно меньшихуровнях входных сигналов т,е, расширен динамический диапазон фазометра Это достигнуто эа счет Введенияв известное устройство новых элементов и связей, С одной стороны, впредлагаемом устройстве обеспечивается достаточно высокая степень сим-,метрии ограничения эа счет охватаФормирователей 1 и 2 входных сигналов отрицательной обратной связью(ООС), Напряжение ООС, характеризующее асимметрию ограничения (асимметрию меандра) и формируемое в соответствующих каналах с помощью дополнительных интеграторов 22-25 (построенных, например, на КС-фильтрах)и вычитающих блоков 26 и 27, смещаетпороги срабатывания формирователей1 и 2 входных сигналов в направленииобратном дрейфу напряжения смещениянуля, В результате повышается точность дискриминации нуль-переходови, следовательно, степень симметрииограничения входных сигналов.С другой стороны, влияние остаточной симметрии ограничения входныхсигналов на результат измерения разности фаз практически исключается всуммарно-разностном масштабном усилителе. 28, в котором алгебраически суммируются напряжение с интегратора 6,пропорциональное реальному фазовомусдвигу сигналов с выходов Формирователей 1 и 2, и напряжения с вычитающих блоков 26 и 27, пропорциональноеасимметрии меандров соответствующихканалов. В результате на выходе масштабного усилителя создается напряже(20) 11 1298ние, пропорциональное истинному фазовому сдвигу входных сигналов. Поясним сказанное, используя временныедиаграммы сигналов на входах и выходах формирователей 1 и 2 входных сиг.налов и формирователя Э временногоинтервала при наличии в обоих каналах, например, разной по знаку асимметрии ограничения входных сигналов(фиг. 5). На диаграммах обозначены 1 Оцо - высота нормированного по амплитуде меандра на прямом и инверсномвыходах формирователей 1 и 2 входных сигналов; й дС - интервалы,времени, характеризующие асимметрию 15ограничения;Ч реаеьн ср истин.временные интервалы, характеризующиесоответственно реально измеряемыйи истинный (без ошибок за счет асимметрии ограничения) фазовый сдвигвходных сигналов; Т - период входных сигналов,Для представленного на диаграммахслучая следует, что на выходе формирователя 3 временного интервала сформирован импульс цз (фиг. 5 д) длительностью, характеризующей реальный Фазовый сдвигСледовательно, на выходе интегратора б выделится квазипостоянное напряжение, пропорциональное длительности этого импульса9 реавьнй. Юистин,0 що О .+Я реаюьн. о Т, а Т й й, (18)о Т о ТЭто напряжение, поступая на первый 40суммирующий вход масштабного усилителя:28, передается с коэффициентомК т на его выход,С помощью интеграторов 22-25 атакже вычитающих блоков 26 и 27 на45выходах последних формируются квазипостоянные напряжения ц,р , центрхарактеризующие асимметрию меандрови, соответственно, погрешности определения фазового сдвига:цо цо Тц о ( +2) о ( 2)(19) 687 12Эти напряжения, поступая соответственно на вычитающий и второй суммирующий входы масштабного усилителя 28, передаются с коэффициентом К1Ац, =К = - КЧна его выход. В реэуль 6 Ц, 4 тате напряжение на выходе усилителя28 равноц =К ц -цьр, + цвай (21)Кр Кр а с учетом равенств (18) - (20) получают, что Таким образом, напряжение на выходе суммарно-разностного масштабного усилителя 28 пропорционально временному интервалу р , характеризующему истинный фазовый сдвиг меж" ду входными сигналами Фазометра, Следовательно, составляющая погрешности фазометра, обусловленная асимметрией ограничения входных сигналов, в предлагаемом устройстве отсутствует, в то время как в известном цифровом Фазометре эта составляющая погрешности принимает существенные знач "- ния, особенно при малых уровнях входных сигналов. Что касается составляющей погрешности измерения, обусловленной нестабильностью параметров вычитающих блоков 26 и 27 масштабного усилителя 28, то она является несущественной (не более От 7), так как для построения указанных блоков могут быть использованы узкополосные прецизионные операционные усилители, охваченные глубокой отрицательной обратной связью.Нижняя граница динамического диапазона в предлагаемом цифровом фаэометре определяется уже не асимметрией ограничения входных сигналов 1, Фазометра, а искажениями сигналов трапецеидальной формы, т.е. конечной длительностью фронтов меандра на выходах Формирователей 1 и 2, Эти искажения зависят от коэффициента усиления и скорости нарастания выходного напряжения операционных усилителей, используемых для построения формиро- Ъвателей 1 и 2. При использовании современных быстродействующих ОУ нижняя граница динамического диапазона в предлагаемом цифровом фаэометре может составлять единицы милливольт.13 1298Таким образом, введение в известное устройство дополнительных элементов и связей позволяет на порядок уменьшить составляющую погрешности измерения сдвига фаз, обусловленную асимметрией ограничения входных сигналов, и более, чем на порядок расширить динамический диапазон цифрового фазометра по сравнению с известным при незначительном (на единицы про- Ю центов) увеличении объема оборудования. формула изобретенияЦифровой фазометр по авт. св, 15 В 1205057, о т л и ч а ю щ и й с я тем, что, с целью повышения точности измерения разности фаз при малых уровнях входных сигналов и расширения динамического диапазона, в него 20 введены четыре дополнительных интегратора, два вычитающих блока и суммарно-раэностный масштабный усилитель, а Формирователи входных сигналов выполнены в виде блоков, состоящих из последовательно включенных усилителя-ограничителя с дифференб 87циальными входами и формирователялогических уровней с парафаэными выходами, при этом неинвертирующиевходы усилителей-ограничителей являются входами цифрового фазометра,прямые выходы формирователей логических уровней являются основнымивыходами формирователей входных сигналов, прямой и инверсный выходыформирователей логических уровнейкаждого из каналов через дополнительные интеграторы подключены соответственно к неинвертирующему и инвертирующему входам вычитающего блокасоответствующего канала, выходы первого и второго вычитающих блоковподключены к инвертирующим входамсоответствующих усилителей-ограничителей, а также соединены соответственно с вычитающим и вторым суммирующим входами суммарно-раэностногомасштабного усилителя, первый суммирующий вход которого подключенк выходу основного интегратора, а.выход масштабного усилителя подключен к объединенным первым входам ком.параторов,