Устройство для управления распределенными объектами

(51) Е ИЗОБРЕТЕНИ л. ВИДЕ РСТВЕННЫЙ НОМИТЕТ СССРАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РАСПРЕДЕЛЕННЬРЯ ОРЬЕКТАМИ(57) Изобретение относится к областиавтоматики и вычислительной техникии может быть использовано для построения систем логического -управлениятерриториально распределенными технологическими объектами. Целью изобретения является упрощение устройстваи повьппение его быстродействия. Цель достигается тем, что устройство состоит из входных микроконтроллеров,соединенных с двоичными датчикамитехнологического объекта, выходныхмикроконтроллеров, соединенных с двоичными исполнительными механизмамитехнологического объекта, и последовательного канала связи, по которому передается сообщение от какого"либо входного микроконтроллера всем выход. ным микроконтроллерам. Каждый входной микроконтроллер состоит из первого, второго и третьего триггеров, элемента ИСКГПОЧАИЩЕЕ ИЛИ, первого и второго счетчиков, элемента ИЛИ-НЕ, мультиплексора и буфера с тристабильным выходом. Каждый выходной микроконтрол лер состоит из первого и второго регистров, дешифратора, блока памяти первого и второго триггеров, счетчика, элемента НЕ, первого и второгэлементов И. 1 э.п. ф - лы., 7 ил.1290261 Огп дакчокод Х оспоянительныи юе,ажзмун Составитель И, Ал Техред Л,Сердюкова уль едакто Подписное комитета СССР открытий ская наб д, 4/5ака лиграфическое предприятие, г,Проиэводстве д, ул. Проектная 99/44 Тираж ВНИИПИ Гос по делам 113035, Моск12902Изобретение относится к антомати- ке и вычислительной технике и может быть использовано для построения систем логического управления территориально распределенными технологическими объектами. Цель изобретения - упрощение устройства и повышение его быстродействия.1 О 1 2Блок упранления б (фиг. 2) содержит первый элемент ИЛИ 1 б, элементИ 17, элемент И-НЕ 18, первый 9 ивторой 20 элементы 2 И-ИЛИ, первый 21, второй 22, третий 23 триггеры, дешифратор 24, второй 25 и третий 2 б элементы ИЛИ.Выходной микроконтроллер (фиг. 5)содержит первый регистр 27, н которыйпоступает сообщение из последовательного канала связи, дешифратор 28, который вырабатывает активный сигнал в соответствии с адресом датчика, находящегося н сообщении, второй регистр29, состоящий из Т-триггеров и предназначенный для хранения состояния двоичных датчиков, блок памяти 30, вкотором хранится таблица истинностивыходных управляющих сигналов у входных х , группа выходов 3, на которые выдаются сигналы управления исполнительными механизмами, первый элемент И 32, первый триггер 33, значение которого указывает, занят последовательный канал связи или свободен, счетчик 34, функциональное назначение которого состоит н подсче. те количества принятых бит сообщения, элемент НЕ 35, второй триггер 36, указывающий на то, что все биты сообщения приняты в регистр 27,На Фиг. 2 обозначены входы и ныходы блока управления 37-44, на фиг. 7 - входные 45 и выходные 46 микроконтроллеры.Устройство работает следующим образом.Покажем динамику работы каждого входного микроконтроллера, реализующего описанный подалгоритм захвата последовательного канала связи и передачи в него сообщения, на примере одного входного микроконтроллера (остальные работают аналогичным образом). При включении питания внешними схемами, не входящими в описываемое устройство, Формируется сигнал пуска, который подается на входвходного микроконтроллера и соответственно на третий вход блока упранления б и тем самым переводит последний в состояние а. Этот же сигнал пуска переводит первый 2 и второй 3 триггеры входного микроконтроллера в исходное состояние, например в нуль. Как видно из схемы блока управления 6 (фиг. 2), сигнал 7 поступает на асинхронные входы1290261 триггеров 21, 22 и 23 и устанавливает их в единицу. Следовательно, всостоянии ао на одном из выходов дешифратора 24 присутствует высокийуровень, который поступает на первый кинформационный вход триггера 23, Наостальных выходах дешифратора 24низкие уровни. По следующему тактовому импульсу, поступающему на вход8 и вырабатываемому одним тактовым 1 Огенератором (не показан), блок управления 6 переходит в состояние а,В этом состоянии другой выход дешифратора 24 (второй выход сверху) имеет высокий уровень, а все остальные - низкий. Сигнал с этого выходадешифратора 24 поступает через элемент ИЛИ 25 на первый выход блокауправления 6, через элемент ИЛИ 26на второй выход блока управления 6 20и на третий 39 выход блока управления 6. Сигнал с выхода 27 разрешаетприем в триггер 2 значения двоичного датчика, состояние которого поступает на вход 1 входного микроконтроллера. Сигнал с выхода 37 разрешает прием в триггер 3 предыдущегозначения двоичного датчика, котороехранилось в триггере 2. Сигнал свыхода 39 через элемент ИЛИ-НЕ 9сбрасывает триггер 1 0 в нуль,что указывает на то, что последовательный канал связи 15 освобожден35Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4 постоянно сравнивает предыдущее значение двоичного датчика, которое хранится в триггере 3, и текущее, записанное в триггер 2, Если оба значения двоичного датчика совпадают (г, = О), то по очередному тактовому сигналу устройство управления перейдет в состояние а. При этом на третьем выходе дешифратора 24 появится сигнал высо кого уровня и через элемент ИЛИ 25 поступит на выход 37 блока управления 6, тем самым вновь разрешая прием в триггер 2 нового значения двоичного датчика. Блок управления 6 до 50 тех пор будет находиться в состоянии а, пока двоичный датчик не изменит гфсвое значение, т.е. текущее его значение будет отлично от предыдущего значения (г, = 1), Если г, = 1, то 55 блок управления проверяет значение триггера 10 и определяет занят последовательный канал связи или свободен. Если значение триггера 10 равнонулю (г = О), то канал связи свободен и входной микроконтроллер можетначать выдачу в него адреса своегодвоичного датчика. Поэтому по очередному тактовому сигналу блок управления 6 переходит в состояние а 4. Приэтом на втором выходе дешифратора 24появится высокий уровень, которыйпоступает на выход 40 блока управления 6. Сигнал с выхода 40 открываетэлемент 14, Так как вначале триггер10 был в нуле, то его выходной сигнал постоянно сбрасывал в нуль ивторой счетчик 11, следовательно,нулевой вход счетчика поступал наадресные входы мультиплексора 13,Первый же информационный вход мультиплексора находится на земле, Поэтому,когда открывается буферный элемент14, первым в канал связи 15 поступает импульс нулевого уровня, который и является стартовым импульсомпосылаемого сообщения. Данный стартовый бит сообщения одновременно поступает на асинхронную установку триггера 10 и переводит его в состояниеединицы, что говорит о начале передачи сообщения в последовательныйканал связи.Единичный сигнал с выхода триггера 1 О разрешает подсчет количествабит в счетчике 11 по очередному тактовому импульсу. Значение выходовсчетчика 11 указывает номер бита адреса двоичного датчика, который передается в канал связи. Адрес двоичногодатчика, передаваемый в последовательный канал связи, фиксирован длякаждого отдельного двоичного датчика и поступает на вход группы 12мультиплексора 13,В процессе всего того времени,когда блок управления 6 находитсяв состоянии а и осуществляет выдачув канал связи битов адреса двоичногодатчика, он постоянно опрашиваетсигнал окончания выдачи всего сообщения. Данный сигнал вырабатываетсясчетчиком 11 при выдаче последнегобита кода адреса двоичного датчика(г = 01). Тогда по очередному тактовому сигналу устройство управления6 перейдет в состояние а, В состоянии а единичный сигнал с четвертого выхода дешифратора 24 через элемент ИЛИ 26 поступает на выход 38блока управления 6 и, соответственно,на второй вход триггера 3, тем самым1290261орегистре 29 все триггеры принимаютзаранее выбранные состояния, что опя ределяется начальным значением управляющих сигналов у, и подачей сигнала"Пуск" на асихронные входы В или Якаждого триггера регистра 29. В данном состоянии выходной микроконтроллер находится до тех пор, пока в канал связи по входу-выходу 15 какой 10 либо входной микроконтроллер не начнет выдавать сообщение, представляющее собой код адреса сработавшегодноичного датчика, Формат сообщения к показан на фиг, 9, где первым битомявляется стартовый бит, вторым -младший бит адреса двоичного датчика, ч- и-м - старший бит адреса двоичного о датчика. Каждый бит сообщения сопровождается тактовыми сигналом по вхо 20 ду (синхронизации) 8, причем переходтактового сигнала из нуля в единицуосуществляется в середине бита сообщения (фиг. 6).Как видно из формата сообщения иописания работы входного микроконтроллера, первым в последовательномканале связи на входе-выходе 15 поянляется стартовый бит, который поступает на информационный вход регистра 27 и одновременно на инверсный у синхронный вход Я-триггера 33. Второй прямой синхронный вход В-триггея- ра 33 находится на земле и иафиг. 3 не показан. Так как в исход"35 ном состоянии триггер 33 находится в д- нуле и выход данного триггера 33 управляет сдвигом н регистре 27, то попереднему фронту тактового сигнала,сопровождающего стартовый бит, последний не будет записан в регистр 27. Вто же время, так как на инверсный:вход и-триггера 33 находится на эем 5 ле, то по переднему фронту этого жетактового сигнала в триггер 33 запишется единица, которая появится навыходе триггера ЗЗ по заднему фронтутактового сигнала, так как НЯ-триг 50 гер 33 является двухтактовым. разрешая прием значения датчика из триггера 2 н триггер 3. По очередно .му тактовому сигналу блок управлени 6 перейдет в состояние а, так как содержимое триггера 2 совпадает с содержимым триггера 3 (г = О).Если после. сравнения значений триггера 2 и триггера 3 оказалось, что они не равны (г, = 1) и последовательный канал связи занят (;1), то из состояния а блок управ2ления 6 по очередному тактоному сиг налу перейдет в состояние а, которое является пустым оператором, Бло управления 6 будет до тех пор находится в состоянии а, пока счетчик 5 не отсчитает все биты адреса двои ного датчика, выдаваемого каким-либ другим входным микроконтроллером.Счетчик 5 является своего родааймером, который отсчитывает время, необходимое другому входному микроконтроллеру на передачу адреса двоичного датчика в последовательный канал связи. По истечении этого вре мени проверяется значение триггера 10 (сигнал г ). И если сигнал г ра вен 1, т.е. канал связи, занят другим входным микроконтроллером, то начинается новый счет временной констан ты, равной полному времени на ныдач кода адреса двоичного датчика. Если же сигнал г равен О, т,е. канал св зи свободен, то данный входной микроконтроллер занимает канал связи и осуществляет выдачу в него кода а реса своего двоичного датчика.1Динамику работы каждого ныходног ,микроконтроллера, реализующей описа ный подалгоритм приема сообщения: из последовательного канала связи, так покажем на примере одного выходного микроконтроллера (остальные работаю аналогичным образом). При включении питания внешними схемами, не вхсдящими в описываемую систему, формиру ется сигнал пуска, который подается на вход 7 выходного микроконтроллер и переводит его в исходное состояни Сигнал пуска представляет собой кратковременный импульс низкого уроння, По сигналу пуска триггер 33 устанавливается в состояние нуль, которое символизирует о том, что последовательный канал связи свободен, т.е. по нему не передается какое-либо сообщение. Также устанавливается в нуль и триггер 36. По сигналу пПуск" в Единичный сигнал с триггера 33 поступает на вход управления сдвигом регистра 27, разрешая ему по следующим тактовым сигналам принимать биты кода адреса двоичного датчика иэ канала связи 15, Одновременно сигнал с триггера 33 поступает на счетный вход счетчика 34, подго 12902тавливая его к подсчету числа принятых бит кода адреса двоичного датчика.Следующим в канал связи по входувыходу 15 после стартового бита поступает младший бит сообщения(фиг. 6); По переднему фронту тактового сигнала, сопровождающего данныйбит, он запишется в регистр 27 и появится на младшем выходе регистра 27 10по заднему фронту, По переднему фронту этого же импульса счетчик 34отсчитывает один бит кода адресадвоичного датчика. Второй бит сообщения также запишется по фронту 15своего тактового сигнала в регистр27, сдвинув первый бит на один разряд вниз. Счетчик 34 при этом отсчитывает два бита. При длине кода адреса двоичного датчика, равного и,20,данная последовательность повторитсяи раз. По заднему фронту тактовогосигнала, сопровождающего и-й бит,код адреса появится на выходе регистра 27, а на выходе 1 счетчика 34,равного значению по шо 1 и, появитсяединичный сигнал, указывающий нато, что все и бит кода адреса двоичного датчика приняты в регистр 2.Этот сигнал через элемент НЕ 35 иэлемент И 37 нулевым уровнем сбрасывает триггер .3 в нуль, запрещаядальнейший прием битов в регистр 27и сбрасывая счетчики 34 в исходноеположение. Одновременно сигнал с выхода элемента НЕ 35 поступает наасинхронный установочный вход триггера 36, устанавливая его в единичноесостояние,40Так как в регистре 27 находится код адреса двоичного датчика, который изменил свое состояние, то дешифратор 28 установит сигнал единицы на информационном входе того триггера регистра 28, который соответствует данному коду адреса, На остальных жевходах регистра 29 будут находится нули.Очередным тактовым сигналом стробируется сигнал с выхода триггера 36. и,полученный импульс с выхода элемента И 32 поступает на вход разрешения записи в регистр 29. Таким образом, триггер, соответствующий коду адреса двоичного датчика, принятого в регистр 27, изменит свое состояние на противоположное, тем самым запомнив новое значение, соответствующее,61 8ему, двоичного датчика. По этому же импульсу триггер 36 вернется в свое нулевое состояние. Блок памяти 30 в соответствии с новым установившемся значением набора двоичных датчиков, которые для него являются адресом, выдает на шину 31 набор управляющих воздействий у и будет их держать на выходе до тех пор, пока новый двоичный датчик не изменит своего состояния и соответствующий ему входной микроконтроллер не выдаст в последовательный канал связи по входу-выходу 15 код адреса этого двоичного датчика.1Рассмотрим затраты аппаратуры по числу интегральных микросхем, используемых в локальных станциях (контроллерах) аналогов и прототипа и предлагаемой распределенной системе, Так как принимающие и передаюшие локальные контроллеры выполнены на базе универсальных микро-ЭВМ (вариант, при котором принимающие и передающие локальные контроллеры выполнены на базе мини-ЭВМ, не рассматриваются), то, как минимум,. они содержат микросхему центрального процессора, восемь или более схем постоянной памяти, в которых записана реализуемая программа опроса и ввода-выводаинформации с последовательного канала связи, восемь или более схем оперативной памяти, используемой в качестве хранения промежуточных переменных, микросхема таймера, осуществляющая выдержки временных констант,микросхемы исследовательно-параллель"ного или параллельно-последовательного интерфейсов, осуществляющиепреобразование информации из последовательного кода в параллельный инаоборот, шесть или более шинных формирователей и микросхемы малой степени интеграции. Таким образом, любойлокальный микроконтроллер прототипасодержит 30 и более микросхем большой и средней степени интеграции, Вкачестве примера таким локальныммикроконтроллером может быть одноплатная микро-ЭВМ "Электроника К 1-20")которая содержит 8 микросхем,В устройстве входной микроконтроллер содержит 9 микросхем средней степени интеграции и логику, выходной микроконтроллер - 6 микросхем, блок памяти и логику, что дает выигрышпо числу корпусов микросхем не более, чем в 8 раз. При реализации входного и выходного микроконтроллера в виде одной большой интегральной схемы выигрыш на порядок больше, 5Формула изобретения1, Устройство для управления распределенными объектами, содержащее . 10 входные и выходные микроконтроллеры, информационные адресные установочные и синхровходы входных микроконтроллеров являются соответствующими входами устройства, выходы - объединены и 15 подключены к информационным входам выходных микроконтроллеров, установочные и синхровходы которых являются соответствующими входами устройства, а выходы являются соответствую щими выходами устройства, о т л и - ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения его быстродействия, входной микроконтроллер состоит из первого, второго и 25 третьего триггеров, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первого и второго счет-.чиков, элемента ИЛИ-НЕ, мультиплексора и буферного элемента, выход которого соединен с установочным входом ЗО третьего триггера, выход которого соединен с прямым и инверсным управ,ляющими входами второго счетчика и с первым входом блока управления первый выход которого соединен с син- З 5 хровходом первого триггера, выход которого соединен с входом данных второго триггера и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с прямым и инверсным 40 входами управления первого счетчика и вторым входом блока управления второй выход которого соединен с синхровходом второго триггера, выход которого соединен с вторым входом 45 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход данных первого триггера каждого микроконтроллера является соответствующим входом данных устройства, установочные входы первого и второго триггеров и тре тий вход блока управления каждого входного микроконтроллера являются установочным входом устройства, третий выход блока управления соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с входом данных третьего триггера, синхровход которого соединен с синхровходом устройства, счетными входами первого и второ. го счетчиков и с четвертым входом блока управления, пятый вход которо- . го соединен с выходом первого счетчика, шестой вход управления соединен с первым выходом второго счетчика, вторые входы которого соединены с адресными входами мультиплексора, выход которого соединен с входом данных буферного элемента, управляющий вход которого соединен с четвертым выходом блока управления, инверсный выход второго счетчика соединен с вторым входом элемента И-НЕ, входы данных мультиплексора являются соответствующими входами, а каждый выходной микроконтроллер состоит из первого и второго регистров, дешифратора, блока памяти, первого и второго триггеров, счетчика, элемента НЕ, первого элемента И, второго элемента И, выход которого соединен с установочным входом первого триггера, выход которого соединен с прямым и инверсным управляющими входами счетчика и с управляющим входом первого регистра, выходы которого соединены с входами дешифратора, выходы которого соединены с входам" данных второго регистра, выходы которого соединечы с адресными входами блока памяти, выходы которого являются соответствующими выхоцами устройства, входы данных первого регистра и первого триггера каждого выходного микроконтроллера соединены с объединенными выходами буферных элементов входных микроконтроллеров, синхровходы первого регистра, первого и второго триггеров, счетный вход счетчика и первый входпервого элемента И являются синхровходом устройства, первый вход второго элемента И и установочные входы второго регистра и второго триггера являются установочным входом устройства, выход второго триггера соединен с его входом данных и с вторым входом второго элемента И, выход которого соединен с третьим входом второго триггера и вторым входом первого элемента И, выход которого соединен с стробирующим входом второго регистра, выход переполнения счетчика соединен со входом элемента НЕ выход которого соединен с единичным входом вгорого триггера и вторым входом второго элемента И.2. Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что блок уп 1290261 12равления содержит элемент И, элемент И-НЕ, первый и второй элемент 2 И-ИЛИ, первый, второй и третий триггеры, дешифратор, первый, второй и третий элемент ИЛИ, выход второго элемента ИЛИ соединен с первым входом первого элемента ИЛИ и является первым выхоФдом блока управления, второй выход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с первым входом второго элемента ИЛИ, с первым выходом дешифратора, и является третьим выходом блока управления, четвертый выход которого соединен с вторым выходом дешифратора, первым входом второго элемента 2 И-ИЛИ и вторым входом первого элемента ИЛИ, выход которого соединен с вторым входом второго элемента 2 ИИЛИ и первым входом первого элемента 2 И-ИЛИ, выход которого соединен с синхровходом первого триггера, выход которого соединен с первым входом дешифратора, третий выход которого соединен с вторым входом второго элемента ИЛИ, четвертый выход соединен с вторым входом третьего элемента ИЛИ, а пятый выход соединен с вторым входом первого элемента 2 И-ИЛИ, третий вход которого соединен с выходом элемента И, первый вход которого со единен с инверсным входом элементаИ-НЕ и является первым входом блока управления, второй вход которого соединен с вторым входом элемента И и третьим входом второго элемента 2 ИИПИ, выход которого соединен с синхровходом второго триггера, выход которого соединен с вторым входом дешифратора, шестой выход которого 15соединен с синхровходом третьего триггера, выход которого соединен с третьим входом дешифратора, третий вход блока управлениясоединен с установочными входами первого, второго гои третьего триггеров, входы данных которых являются четвертым входом блока управления, пятый вход которого соединен с вторым входом элемента И-НЕ, выход которого соединен с четвертым входом первого элемента 2 И-ИЛИ, а шестой вход соединен с четвертым входом второго элемента 2 ИИЛИ.