Устройство для вычисления функций

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 801280391 А Ю 4 С 06 Р 15/353 7/544 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ ОПИСАНИЕ ИЗОБРЕТЕНИЯ Ярдыу ВТОВСКОМУ СВИДЕТЕЛЬСТ(71) Ленинградский злекткий институт им. В.И, Улнина)(54) УСТРОЙСТВО ДЛЯ ВЫЧИ повысить точностьние функции Е пропозволяет й. Вычисл о формуле чт вычисле водится техничеснова (Ле+Чк) = (1 р)-1,41-1,1+1твующие пара гд че гументов памяти з овых точ зна нии у ые хр функ нятся в блоииото(57) Изобретение от лительной технике и сится к вычисредназначеноикропроцессорных е выполняется н ения узловыхветственно; раз м У со 1-п использования ек п 0ос системах. В устроисвычисление функциипутем реализацииции по шести узлными средствами ременные, опре" ух переменных деляющ соотве ожение аргументов Х и У но в пределах шага кванисление значения функции за шесть тактов. 8 ил. алгоритма интерполяовым точкам аппаратс совмещением во вречислительных операп ствен Выч дится1280391 авитель А. Ушаковед И. Ходаиич Корректор И, Иаксимишин Редактор И. Дыпын Т Заказ 7052/43ВНИИПИ Тиражссуд б 71 Подписнорственного комитета СССРзобретений и открытийЖ, Раушская наб д. 4/5 по дел 35, Иос оектная оизводственно-полиграфическое предприятие,г.УжгородСомножитель (1-с) й,; вычисляется следующим образ ом.Значение (1-с) формируется путем прибавления к инверсии кода с единицы младшего разряда, что осуществляется при помощи группы сумматоров 15 по модулю два. Код 1-о подается на вход сомножителя Х умножителя 20 через мультиплексор 13, который включается на вход А, Значение Е,считывается из блока.18 памяти. 50 ров 39-41 и объединены в шину "Адрес. Признаком завершения процессавычисления является нулевое состояние триггера 26, В связи с этим выходной сигнал, снимаемый с инверсного плеча этого триггера, используется в качестве сигнала "Готов",Первый такт вычислений начинаетсяпри поступлении сигнала "Пуск" навход устройства. По переднему фронту Осигнала "Пуск" производится занесение аргументов Х и У во входные регистры 1 и 2 и счетчики 3 и 4. Крометого, сигнал "Пуск" запускает блок 22управления. В первом также производится вычисление слагаемого (1-р )2(1-с 1)Е,. Сомножитель (1-р ) вычисЯляется при помощи умножителя-сумматора 19, сомножитель (1 в )Е - припомощи умножителя 20, а полное произ ведение (1-р )(1-с 1)Й- при помощиумножителя-сумматора 21,Сомножитель (1-р ) вычисляетсяследующим образом.БуФерный регистр 5 обнуляется.Мультиплексор 11 включается на входА. В буферный регистр 7 заноситсякод р из входного регистра 1, тотже код заносится и в регистр 9 черезмультиплексор 10, который включается на вход А. Мультиплексор 12 включается на вход А. При этом умножитель-сумматор 19 формирует произведение р , а инверсия кода р поступает на группу сумматоров 16 по моду лю два, где к инверсии р прибавляется единица младшего разряда, чтообеспечивает формирование кода 1-рЭтот код поступает на вход Х умножителя-сумматора 21, Кроме того, указанный код запоминается в буферномрегистре 8 по сигналу, входящему вшину "Управление 2". Синхронизацияв буферном регистре 8 динамическая,по положительному фронту синхросиг-. 45нала. Адресом для блока памяти являет.ся конкатенация старших разрядов Хси У , аргументов Х, У, считываемыхс фсо счетчиков 3 и 4 и поступающих наадресный вход блока 18 памяти. Выходблока 18 памяти соединен с входом сомножителя У умножителя 20.Таким образом, с выхода матричного умножителя 20 считывается искомоепроизведение, которое поступает навход сомножителя У умножителя-сумматора 21, Полное произведение (1-р )(1-с)Г.; формируется на умножителесумматоре 21, на вход сомножителя Хкоторого подается (1-р ), на входсомножителя У - (1-с)й а на входслагаемого К - "0 устройства с выхода регистра 9 результата, который обнуляется сигналом, входящим в шину"Управление 1",Полученный результат заносится врегистр 9 по сигналу, входящему вшину "Управление 2". Синхронизацияв регистре 9 динамическая, по положительному фронту.Во втором такте вычисляется сумма(1-р ) (1-с 1)й+ (1-р )сК . Слагаемое (1-р) (1-с 1)Е поступает на входслагаемого К умножителя-сумматора 21с выхода регистра 9 результата, Сомножитель (1-р ) сохраняется в буферном регистре 8 после первого такта.Для передачи его на вход Х умножителя-сумматора 21 мультиплексор 14 пе1реключается на вход В. Сомножительсй,; вычисляется умножителем 20.При этом значение с считывается свходного регистра 2 и поступает навход сомножителя Х умножителя 20,Для этого мультиплексор 13 переключается на вход В. Значение й счи 1,+ 1тывается из блока 18 памяти, длячего адресное слово блока 18 памятиво втором такте меняется путем увеличения кода в счетчике 4 на единицупо сигналу, входящему в шину нуправление 1". Полученный во втором такте результат заносится в регистр 9результата по сигналу, входящему вшину "Управление 2". Кроме того, вовтором такте по сигналу входящему вшину "Управление 1", в буферный регистр 5 заносится код р, что необходимо для вычислений в третьем такте.В третьем такте вычисляется сумма (1-р ) (1-с) Е + (1-р)с+р (р+1)+ -2 (1-с)Й., Первых два слага 1емых этой суммы поступают на входзультата.Сомножитель цК , вычисляется умнджителем 20, для чего значение и подается через мультиплексор 13на вход сомножителн Х матричного умножителн 20, Коммутатор для этого пе"ьреключается на вход ВОрдината й,+,1считывается из блока 18 памяти. Адрес блока 18 памяти формируется вчетвертом такте следующим образом.Код в счетчике 3 не изменяется, акод в счетчике 4 увеличивается наединицу по сигналу, входящему в шину"Управление 1".Результат, полученный в умножителе-сумматоре 21, записывается в регистр 9 результата по сигналу, входящему в шину "Управление 2". Причемдинамическая синхронизация в регистре 9 результата предохраняет полученный в матричном умножителе 21 кодот искажений, обусловленных действием других сигналов, входящих в шину"Управление 2",Формирование кода рпроизводится следующим образом, На вход слагаемого К умножителя-сумматора 19 подается код "-1" через мультиплексор 11,длн чего он переключается на вход В,а на вход сомножителя У умножителя-сумматора 19 подается код "1" черезмультиплексор 12, который переключается на вход В. На вход сомножителяХ умножителя-сумматора 19 подаетсякод р, записанный в буферном регистре 7. Таким образом, на выходе умножителя-сумматора 19 формируется искомый код р, Этот код через мультиплексор 10, который переключается навход В, записывается в буферный регистр К по сигналу, входящему в шину"Управление 2", Кроме того, по сигналам, входящим в шину "Управление 2",сдвигается код в буферном регистре 7и уменьшается на единицу код в счетчике 3, что необходимо для вычислений в пятом такте. Во-первых, к ранее полученной сумр (у+1)ме прибавляется слагаемое " - - - ай,.,а во-вторых, вычисляется значение, которое входит в пятое слагаемое интерполяционного выражения, Первая 5 О часть вычислений осуще твляется следующим образом. Код р(р+1)/2 сохраняется в буферном регистре 8 после третьего такта вычислений и подается на вход Х умножителя-сумматора 21 55 через мультиплексор 14, включаежй на вход В. Код ранее полученной суммы поступает на вход К умножителясумматора 21 с выхода регистра 9 реслагаемого К умножителн-сумматора 21с выхода регистра 9 результата.Третье слагаемое Формируется следующим образом,Сомножитель р(р+1)/2 вычисляется 5умножителем-сумматором 19. Для этойцели код р в буферных регистрах 5 и6, занесенный в предшествующих тактах, по сигналу, входящему в шину"Управление 1", сдвигается на один 10разряд в сторону младших разрндов;Б освобождающийся при сдвиге разрядзаносится ноль через последовательный входВ буферном регистре 7сохраняется код р, занесенный в него в первом такте, Коды буферных ре-гистров 5, б и 1 подаютсн на входых, У умножителя-сумматора 19. Мультиплексоры 11 и 12 при этом включенына входы А. Искомое произведение через мультиплексор 14, переключаемыйна вход С, поступает па вход Х умножителя-сумматора 21, кроме того, посигналу, входящему в шину пуправление 2", оно заносится в буферный ре 25,гистр 8. Сомножитель (1-с 1)Гвычисляется в умножителе 20. Код 1-с 1 каки в первом такте поступает с группысумматоров 15 по модулю два черезмультиплексор 13 на вход сомножителя Х умножителя 20. 11 ультиплексор 13при этом включен на вход А, ОрдинатаЕ считывается из блока 18 памяти1+1,путем увеличения кода в счетчщсе 3,на единицу и уменьшения кода в счетчике 4 на единицу по сигналам, входящим в шину "Управление 1", Полученный в третьем такте результат заносится в регистр результата 9 посигналу, входящему в шину "Управление 2",Б четвертом такте производятсяследующие действия. В пятом такте к ранее полученной сумме прибавляется слагаемое/2 Формируется умножителем-сумматором 19. Для этой цели код р, записанный в буферном регистре К, подается через мультиплексор 12, который переключается на вход А, на вход сомножителя 7 умножителя-сумматора 19, на вход сомножителя Х которого поступает код р/2, записанный в буфер 1280391ном регистре 7. Ьуферный регистр 5обнуляется по сигналу, входящему вшину "Управление 1", и на вход слагаемого К умножителя-сумматора 19поступает "0 устройства через муль -типлексор 11, который переключаетсяна вход А. Результат через мульти,плексор 14, который переключаетсяна вход С, поступает на вход сомножителя Х умножителя-сумматора 21. Кро- Оме того, сомножитель р(р)/2 записывается в буферный оегистр 8 по сигналу, входящему в шину "Управление 2".На вход слагаемого К умножителя-сумматора 21 поступает с регистра 9 результата ранее полученная сумма, а на вход сомножителя 7 - сомножитель(1-ц)Г. Этот сомножитель формиру 1 ь"ется умножителем 20. На вход сомножителя Х умножителя 20 поступает че рез мультиплексор 13, включенный на вход А, значение 1-п, формируемое группой сумматоров 15 по модулю два, а на вход сомножителя У - ординатаЕ , из блока 18 памяти. Адрес ординаты Й вычисляется путем вычитания единиц из кодов счетчиков 3 и, 4 по сигналам, входящим в шину "Управление 1". Отметим, что во втором полупериоде четвертого такта было так же осуществлено вычитание единицы из кода счетчика 3. Эти действия обеспечивают переход от ординаты Й ,+ использовавшейся в четвертом+ + фтакте, к ординате Й, ;, используе мой в пятом такте, Результат пятого такта записывается в регистр 9 результата по сигналу, входящему в шинуУправление 2".40В шестом такте к ранее полученнойсумме прибавляется слагаемоеЧЕ; . Код сомножителя ть(п- )2+1р(р - 1)/2 сохраняется в буферном регистре 8 после пятого такта и подается на вход сомножителя Х умножителясумматора 21 через мультиплексор 14, который переключается на вход В. На вход слагаемого умножителя сумма 50 тора 21 поступает ранее .полученная сумма с выхода регистра 9 результата. Сомножитель ц 1;., ,формируется умножителем 20 и поступает на вход сомножитеня У умножителя-сумматора 21, в котором и формируется искомый результат. Сомножительпоступает на вход сомножителя Х умножителя 20 с прямого выхода входного регистра 2 через мультиплексор 13, который переключается на вход В, а ордината Й; считывается иэ блока 18 памяти и поступает на вход У умножителя 20, Для формирования адреса искомой ординаты код в счетчике 4 увеличивается на единицу по сигналу, входящему в шину "Управление 1". Результат шестого такта записывается в регистр 9 результата по сигналу, входящему в шину "Управление 2"Результат шестого такта является искомым результатом вычисления функции двух переменных. Он поступает на выход устройства в11 целой и сопровождается признаком Готов", вырабатываемым в блоке 22,Формула изобретенияУстройство для вычисления функций, содержащее два реверсивных счетчика, блок памяти значений функции, два входных регистра, два мультиплексора, два преобразователя прямого кода в дополнительный, три буферных регистра и регистр результата, первый умно- житель-сумматор и блок синхронизации, информационные входы первого и второго реверсивных счетчиков являются входами старших разрядов первого и второго аргументов устройства соответственно, информационные входы первого и второго входных регистров являются входами младших разрядов первого и второго аргументов устройства соответственно, выходы первого и второго реверсивных счетчиков подключены к первому и второму адресным входам блока памяти значений функции, выход первого мультиплексора подключен к входу первого сомножителя умножителя-сумматора, выход которого подключен к информационному входу регистра результата, выход которого является выходом результата устройства и соединен с входом слагаемого умножителя сумматора, первый информациный вход первого мультиплексора подключен к выходу первого буферного регистра, с первого по одиннадцатый выходы блока синхронизации подключены к первому и второму управляющим входам первого мультиплексора, к управляющему входу второго мультиплексора, к входам синхронизации регистра результата, первого, второго и третьего буферных регистров и к входу сброса регистра результата, к входам задания режима суммирования пер 128 Г)391 10ного и второго реверсивных счетчиков и к входу задания режима вычитания второго реверсивного счетчика, входы синхронизации первого и второго входных регистров и первого и второго ре 5 версивных счетчиков объединены, о тл и ч а ю щ е е с я тем, что, с целью повышения точности интерполяции функций за счет увеличения количества используемых узловых точек, в не- К го введены четвертый буферный регистр, второй умножитель-сумматор, умножитель и с третьего по пятый мультиплексоры, выход первого входного регистра подключен к информаци онным входам второго и четвертого буферных регистров и к первому информационному входу второго мультиплексора, выход которого подключен к информационному входу третьего буфер ного регистра, выход которого подключен к первому информационному входу четвертого мультиплексора, второй, информационный вход и выход которого подключены к входу первой константы 25 устройства и к входу первого сомножителя второго. умножителя-сумматора соответственно, выход которого подключен к вторым информационным входам первого и второго мультиплексоров и 30 через второй преобразоваель прямого кода в дополнительный к третьему информационному входу первого мультиплексора, выход которого подключен к информационному входу первого буферного регистра, выход второго буферного регистра подключен к первому информационному входу третьего мультиплексора, второй информационный вход и выход которого соединены с 40 входом второй константы устройства и входом слагаемого второго умножителясумматора соответственно, вход второго сомножителя которого соединен с выходом четвертого буферного регист ра, выход второго входного регистрасоединен с первым информационным вхо.дом пятого мультиплексора и черезпервый преобразователь прямого кодав дополнительный с вторым информационным входом пятого мультиплексора,выход которого подключен к входу первого сомножителя умножителя, входвторого сомножителя которого и выходсоединены с выходом блока памяти значений функции и с входом второго сомножителя первого умножителя-сумматора соответственно, вход пуска блока синхрончзации является входом пуска устройства и соединен с входомсинхронизации первого входного регистра, первый выход блока синхронизации подключен к управляющему входупятого мультиплексора, третий выходблока синхронизации подключен к управляющим входам третьего и четвертого мультиплексоров, восьмой выходблока синхронизации подключен к входу синхронизации четвертого буферного регистра, девятый выход блокасинхронизации подключен к входамразрешения записи информации второгои третьего буферных регистров, с двенадцатого по четырнадцатый выходыблока синхронизации подключены к входу разрешения записи информации четвертого буферного регистра, к входусброса второго буферного регистра ик входу задания режима вычитания первого реверсивного счетчика, причемс второго по четвертый буферные регистры выполнены в виде регистровсдвига, последовательные информационные входы которых соединены с входомлогического нуля устройствавход сброса и пятнадцатый вы-.ход блока синхронизации являются входом сброса и вы -ходом признака окончания вы -числений устройства, 1280391