Устройство для вычисления тригонометрических функций

СОЮЗ ОжТСНИХСОЦИАЛИСТИЧЕСКИХРЕа 1 УБЛИК 6 Р 7548 ЕННЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТКРЫТИЙ УДАРС ДЕЛА НИЯ ЗОБРЕДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ ВЫЧНОМЕТРИЧЕСКИХ ФУНКЦ 1 Ф(57) Изобретение откостельной технике. Цель и мояносьных жит б памяти Новым аргумен я введе е в ргунов аргу- стра ифмети- двигате ж, ре ьство СССР548, 1980.тво СССР715481 1981ИСЛЕНИЯ ТРИГО еса, ства ления.ение ка уп вычис тся к вычислизобретения ИСАНИ ТОР СКОМУ расширение функцион тей. Устройство сод прирацений, регистр в устройстве являет го регистра старших мента, регистра дан функции, регистра ад ко-логического устро ля, умножителя и бло Устройство производ функций у з 1 пх, у = агсзпх и уагсй основано на кусочно симации. 1 з.п. ф-льсовх, ух, Вычисление тинейной апрок 9 ил 3 табл1257639 Составитель 3,1 ЦершневРедактор Л,Веселовская Техред И.Попович Корректор О,Лугов 7/47 Тираж 67 ВНИИПИ Государственног по делам изобретений 113035, Москва, Ж, 1 одлисно каз мит открытии шская наб.,ная, 4 т. Пр роизволствепно-полиграФическое предприятие, г.ужгор/2 ) до 1-1/2" может быть сведено к вычислению указанных функцийв диапазоне изменения аргумента от0 до- /25 Для вычисления функции у = я 1 пх,где х е 0,90 , функций у,= агсягпх и у = агссдх, где хе 0,18диапазон изменения аргумен 2та разбивается на 2 одинаковых интервалов,Левую границу каждого интерваланазовем узлом и значение аргументав узле обозначим хзначение Функции в узле - у, приращение Функции на каждом йнтервале - ьу . Тог"да вычисление функции может быть выполнено по формуле использовано в специализированных вычислительных машинах, в навигационных инФормационно-вычислительных и управляющих системах.Цель изобретения - расширение Функциональных возможностей путем обеспечения возможности вычисления функций у = агсзпх, у = агсгрх.На Фиг. 1 представлена функциональная схема устройства; на фиг. 2 вариант исполнения блока управления; на фиг. 3 и ч - алгоритм выполнения вычислений функции у = зпх; на фиг. 5 и 6 - алгоритм выполнения вычислений функции у = созх; на фиг, 7 и 8 - алгоритм выполнения вычислений Функций у = агсз 1 пх; у = агсгцх; на Фиг, 9 - вариант исполнения устройства.Устройство содержит блок 1 памяти приращений, регистр 2 аргумента (ВО), регистр 3 старших разрядов аргумента (ВСр ), регистр ч данных (ВС, ), регистр 5 функции (ВС, ), регистр 6 адреса (ВО ), арифметикологический блок (АЮ) 7, сдвигатель (СДВ) 8, умножитель (УМ) 9, блок управления (БУ) 1 О, первую информационную шину 11, вторую информационную шину 12, КБ-триггер 13, счетчик 14 микрокоманд, генератор 15, постоянное запоминающее устройство 16 микрокоманд (ПЗУ МК) .Вычисление функций у =з 1.пх иу =: = соях производится в диапазоне измео нения аргумента (угла) от О до 360 вычисление функций у = агсяпх и у щ агсГцх производится в диапазоне изменения аргумента от - (1-1/2 )н1/2 н)Вычисление Функций основано на использовании кусочно-линейной аппроксимации. При вычислении Функций у = з 1.пх и у = созх используются ФорМулы приведения в соответствии с табл. 1, т.е, вычисление функций у = згпх иу = созх придиапазоне изоменения х от 0 до 360 может быть сведено к вычислению функции синуса в диапазоне изменения аргумента от 0 до 90При вычислении функций у = = агсядпх и у = агсг.ех используется свойство ньлетности этих функций, т.е. вычисление этих Функций в диапазоне изменения аргумента от -(1 20 Изобретение относится к областивычислительной техники и может быть у = у 1 л + ь уу (х ху ) ф ( ) При вычислении функций у = я 1.пхи у = соях код аргумента (угла) имеет Формат, приведенный в табл. 2, акод Функции - Формат, приведенный втабл,З.При вычислении Функций, у= агсз.пх и у = агсгях формат аргумента соответствует табл.З, а формат функции - табл,2.Так как функция синуса вычисляется в диапазоне изменения кода аргусмента (угла) от 0 до 90, которыйопределяется разрядами М -2, И-З, 35 1-ч(табл.2), а при вычислениифункций у = агсяхпх и х = агсГрхдиапазон изменения аргумента 0 -Н- 1 -- определяется разрядами240 1-1, М, И (табл.З), то дляупрощения устройства при вычисленииФункции синуса производится сдвигкода аргумента на один разряд влево.Вычисление величины 90-6 (см.45 табл,1) сводится к вычислению дополнительного кода. При рассмотренииработы устройства будем считать, чтонеобходимые управляющие сигналы, определяющие действия узлов 1 - 9, Фор мируются блоком 10 управления.Для вычисления функций у = япхи у = созх устройство выполняетследующие действия (операции).1, По импульсу "Пуск", поступаю щему на управляющий вход устройства, происходит запись кода аргумента в регистр 2 аргумента и двухстарших разрядов кода аргумента в3 1257 регистр 3 старших разрядов аргумента. Одновременно запускается блок 10 управления.2. Код аргумента с выхода регистра 2 через шину 11 поступает на входы регистра 4 данных и запоминается. Выходы умножителя 9 и регистра 5 функции при этом находятся в третьем (высокоимпедансном) состоянии.3. С помощью арифметико-логичес О кого устройства 7 устройство вычисляет дополнительный код аргумента=Й+ 1, (2)15 где М - обратный код аргумента;1 - единица младшего разряда.Дополнительный код вычисляется, если (И)-й разряд кода аргумента20 равен 1 при вычислении синуса и О при вычислении косинуса, и поступает на информационный вход сдвигате, ля 8. При другом значении (И)-го разряда на информационный вход сдвигателя 8 поступает прямой код аргумента.4, Сдвигатель 8 производит сдвиг поступившего кода аргумента на один разряд влево, после чего код аргумента запоминается в регистре 5Р .функции, с выхода которого поступает на первую информационную шину 11, При этом выходы регистра 2 аргумента и умножителя 9 находятся в третьем (высокоимпедансном) состоянии. 355. ш старших разрядов кода начиная с (Н)-го, определяющих номер интервала аппроксимации, с шины 11 записываются в регистр 6 адреса, а и следующих разрядов начиная с (И - 40 - 2 - ш)-го, определяющих значение аргумента внутри интервала аппроксимации (х-хв формуле (1), записываются во внутренний регистр умно- жителя 9 через вход Р 1.6, С выхода регистра адреса Н-разрядный код поступает на первые адресные входы блока 1 памяти приращений, на вторые адресные входы поступает код вычисляемой Функции с второго инФормационного входа устройства, а на третьи адресные входы блока 1 памяти приращений с вьгодов блока 1 О управления поступает код нуля, который совместно с кодом вычисляемой функ ции и кодом с выхода регистра б адреса формирует адрес кода приращения функции ( ь , в формуле (1).Прп поступлении на третьи адресные входы блока 1 памяти приращений кода единицы Формируется адрес кода значения функции в узле (в фор муле (1).7, С выходов (и разрядов) блока 1 памяти приращений на шину 12 считывается код приращения функции, который записывается во внутренний регистр умножителя 9 через вход Р 2.8. На третьи адресные входы блокапамяти приращений поступает код единицы с выходов блока управления, и из блока 1 памяти приращений считывается на шину 12 Я-разрядный код значения Функции в узле, Одновременно на шину 11 с выхода умножителя 9 поступает код произведения ц (х х )е(3) Выходы умножителя 9 соединены ссоответствующими разрядами шины 1таким образом, чтобы вес (значение)старшего разряда кода произведения(3) соответствовал весу (значению)соответствующего разряда кода Функции в узле.9. Код произведения с шины 11 запоминается в регистре 4 данных, приэтом выходы регистров 2 аргументаи 5 Функций находятся в третьем состоянии, и с выходов регистра данных4 поступает на первые информационныевходы арифметико-логического блока 7,На вторые информационные входыарифметико-логического блока 7 поступает с шины 12 код значения функции в узле, и арифметико-логическоеустройство 7 выполняет операцию сложения, т.е,Цчл + рл (х ху(4) 10. Полученная сумма через сдвигатель 8 поступает на информационные входы регистра 5 функции, запоминается и с выходов регистра функции 5 поступает на шину 11.11,Вычисление значения функции путем присвоения сумме (4) знака производится с помощью арифметико-логического блока 7, Для этого вычисляется дополнительный код по Формуле (2), если Н разряд кода аргумента равен 1 при вычислении синуса или2576 Таблица Аргумент Функция у = здпх у = созх у = здп(90 --к) у = здпК гдеое 0,90 1,Таблиц а 2 Номерразряда ИЗначениеразряда 180 90 45 22 30 1 5 5сумма по модуздю два Х"- ед (1 Я- ) -ГО разрядов кода аргумента равна единице при вычислении косинуса.1 12, Код значения функции с выходов арифметико-логического устройства 7 через сдвигатель 8 поступаетна входы регистра 5 Функции и запоминается в нем по управляющему сигналу, поступающему из блока управле- Ония.С выходов регистра 5 функции кодзначения функции, в котором положительные числа представлены прямымкодом, а отрицательные - дополнительньдм, поступает на шину 11, являющудося выходом устройства,Вычисление функций у = агсзд.пхи у = агс 1 дх отличается ос вычисления функции у = зд.пх тем, что не 20выполняется действие по пункту 4(сдвиг влево), а действие по пункту3 выполняется, если Н-дд разряд кодааргумента равен единице,Указанные выше операции выполняются по управляющим сигналам, поступающим с выходом блока 16 памяти микрокоманд, Блок 10 управления работает следующим образом.По импульсу "Пуск", поступающему Зос управляющего входа устройства,сбрасывается триггер 13 пуска, снимая сигнал сброса со счетчика 14 микрокоманд. Счетчик 14 микрокоманд начинает счет тактовой частоты, поступающей на его счетный вход с тактово"го генератора 15, На первые адресныевходы блока 16 памяти микрокомандпоступает код вычисляемой Функции свторого информационного входа устройства, определяющий положение микропрограммы вычисления Функции в адресном пространстве блока 16 памяти 19 бмикрокоманд. Каждая микропрограмма вычисления Функций может содержать несколько вариантов, определяемых старшими разрядами (И, Н-) кода аргумента, Указанные разряды поступают на вторые адресные входы блока 16 памяти микрокоманд с выхода регистра 3 старших разрядов, информационные входы которого соединены с первыми информационными входами устройства, а запись в который происходит по ддмпульсу Пуск.Выбор последовательности микрокоманд для каждого варианта микропрограммы вычисления функции производится кодом, поступающим на третьи адресные входы блока 16 памяти микрокоманд со .счетчика 14 микрокоманд.1257639 Таблица 3 Номерразряда Значениеразряда Знак 0,5 0,25 0,125 ф о р м у л а изобретения 1, Устройство для вычисления тригонометрических Функций, содержащее блок памяти приращений; регистр аргумента, информационные Б-разрядные входы которого (Н - разрядностьаргумента) являются группой входов аргумента устройства, о т л и ч а ю - щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения возможности вычисления функций у = агсзпх, у= агсСех, в него введены регистр старших разрядов аргумента, регистр данных, регистр функции, регистр адреса, арифметико-логический блок, сдвигатель, умножитель и блок управления, причем выходы регистра аргумента, выходы регистра Функции, выходы умножителя соединены посредст вом первой информационной шины с выходом устройства, выход регистра аргумента посредством первой информационной шины соединен с входом регистра данных, группа старших разря дов аргумента посредством первой инФормационной шины соединена с входом регистра адреса, группа младших разрядов аргумента подключена к первым входам умножителя, выходы регистра 45 данных подключены к первому информационному входу арифметико-логического блока, выход которого подключен к информационному входу сдвигателя, выход сдвигателя подключен к инфор мационному входу регистра функуин, выход блока памяти посредством второй информационной шины соединен с вторым информационным входом арифметико-логического блока, выход бло ка памяти также соединен с вторым входом умножителя, выходы регистра адреса соединены с первыми адресными входами блока памяти, вторые адресные входы которого соединены с первыми информационными входами блока управления, которые являются группой входов кода вычисляемой функции устройства, информационные входы регистра старших разрядов соединены с группой входов аргумента устройства, выходы регистра старших разрядов соединены с вторым информационным входом блока управления, управляющие входы блока управления, регистра старших разрядов и регистра аргумента соединены с управляющим входом устройства, выходы регистра старших разрядов соединены с вторым информационным входом блока управления, а его управляющий вход соединен с управляющими входамн регистра аргумента и регистра старших разря.дов и является управляющим входом устройства, выходы блока управления соединены с управляющими входами регистра данных, регистра функции, регистра адреса, арифметико-логического устройства, сдвигателя, блока памяти, умножителя и третьими адресными входами блока памяти, код функции снимается с первой информационной шины, которая является выходом устройства.2, Устройство по п,1, о т л и - ч а ю щ е е с я тем, что блок управления содержит триггер пуска, счет-. чик микрокоманд, генератор тактов, блок памяти микрокоманд, первый и второй адресные входы которого являются информационными входами блока управления, выход блока памяти микро- команд соединен с выходом блока управления и с входом установки триггера, вход сброса которого является управляющим входом блока управления, выход генератора тактов соединен сосчетным входом счетчика иикрокоманд, вход сброса которого соединен с выходом триггера пуска, выход счетчи- е ка микрокоманд соединен с третьимадресным входом блока памяти микрокаманд е