Множительно-делительное устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК ЯО 1088016(511 С. 06 С. 7/1 фрОПИСАНИЕ ИЗОБРЕТЕН ЙК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 5А. Рачин ОСУДАРСТВЕНКЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) 1. Патент США Ж 3646545, кп. 340-347, опублик. 1972.2. Авторское свицетепьство СССР М 772411, кп. б 06 С 7/161, 1978 (прототип).(54) (57) МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, соцержащее первый и второй ключи, выходы которых поцкщьчены к вхоцу интегратора, выхоц кото рого через блок запоминания соецинен с вхоцами третьего и четвертого кшочей, выхоц третьего ключа поцключен к вхоцу интегратора, цреобразоватепь на- ряжения во временной интервал, вхоц которого является вхоцом первого сигнала-сомножителя устройства, выхоц четвертого ключа соецинен с выхоцом пятого ключа, вхоц которого соецинен с вхоцом первого ключа и явпяется вхоцом второго сигнала-сомножителя устройства, вхоц второго кпюча является вхоцом сигнала-целитепя устройства, накапливающий сумматор, выкоц которого является выхоцом устройства, блок синхронизации, первый выхоц которого поцкпючен к управляющему вхоцу преобразователя напряжения во временной интервал, второй, третий, четвертый и пятый выхоцы блока синхронизации. поцкпючены к управляющим вкоцам соответственно блока запоминания, третьего и четвертого кпючей и накапцнвающего сумматора, о т и и ч а ю щ е е с я тем, что, с цепью повышения точности,в него ввецены шестой и сецьмой ключи, первый и второй элементы И, инвертор, триггер, первый, второй и третийцемупьтиплексоры, преобразовательнапряжения в коц, регистр памяти ипреобразователь коца во временнойинтервал, причем вхоц интегратора черезшестой и сецьмой ключи соецинен с шиной нулевого потенциала, выхоц триггерачерез инвертор поцкпючен к первомувхоцу первого элемента И, выкоц которого соецинен с управляющим вхоцомрегистра памя ти, с дополни тель. ным управляющим входом накапливающего сумматора и с первымвходом второго элемента И, второйвхоц которого поцключен к вЬкоцу преобразователя налряжения во временнойинтервап и к информационному вхоцупервого цемупьтиппексора, первый ивторой выхоцы которого соецинены соответственно с управляющими вхоцамипервого и шестого ключей, выхоц. второго элемента И поцкпючен к управляющему вкоцу пятого ключа, выхоц четвертого ключа соецинен с вхоцом преобразователя напряжения в коц, выхоц накапливающего сумматора через регистрпамяти поцкпючен к вхоцу преобразователя коца во временной интервал, выхоцкоторого соецинен с информационнымвхоцом второго цемультиплексора,первый и второй выхоцы которогопоцключены соответственно к управляющим вхоцам второго и сецьмогоключей, выхоц преобразователя напряжения в коц соецинен с информацигннымвхоцом третьего демультиппексора, пер, вый и второй выхоцы которого поцкпючены соответственно к прямому и инверсному вхоцам накапливающего сум1088016 15 матора, выхоц триггера соеципен с управпяющими вхоцами первого, второго и третьего цемупьтиппексоров, шестой, сецьмой и восьмой выхоцы бпока синхроИзобретение относится к электрическим вычиспитепьным устройствам иможет быть испопьзовано в анапоговыхи аналого-цифровых вычиспитепьных машинах. 5Известно множительное устройство, соцержащее преобразователь напряженияво временной интервал, кцючи, интегратор, блок запоминания и бпок управпения 11 ОЭто устройство не реапизует операцию цепения, что является нецостатком.Наиболее близким к изобретениюявляется множитепьнсь-цепитепьное устройство, соцержащее преобразоватепьнапряжения во временной интервап,первый и второй выхоцы которого поцкпючены к управпяющим вхоцам первогои второго ключей, вхоц преобразоватепянапряжения во временной интервал явпяется вхоцом первого сигнапа-сомножителя, вхоцом второго сигнапа-сомножитепя являются соециненные вхоцы псвого и второго ключей, вхоцом сигнапацепитепя явпяются вхоц третьего ключа,выхоц первого ключа соединен с выхоцами третьего и четвертого ключей ис вхоцом интегратора, выхоц которогопоцкпючен к входу бпока запоминания,выхоц которого поцкпючен к вхоцу пято- ЗОго кпюча и к вхоцу масштабного преобразоватепя, выхоц которого соединен свхоцом четвертого ключа, выхоцы второго и пятого ключей поцкпючены к вхоцуинтегрирующего преобразоватепя нап,яжения в цпитепьность импупьса, первыйвыхоц которого соецинен с управпяющимвхоцом третьего кпюча, второй выхоцинтегрирующего преобразователя напряжения в цпитепьность импупьса поцкпючен 40к первому вхоцу накаппиваюшего сумматора, выхоц которого явпяется выхоцомустройства, блок синхронизации, первый,второй, третий, четвертый, пятый ишестой выхоцы которого соецинены соответственно с управпяющим вхоцом низапии подключены; оответственно к счетному входу триггера,к второму входу первого элемента И и к управляющему входу преобразователя кода во временной интервал. преобразоватепя напряжения во временной интервап, с управпяющим вхоцом четвертого кпюча, с управияющим вхоцом пятого кцюча, с управпяющим вхоцом интегрирующего преобразователя напряжения в цпитепьность импульса и с вторым вхоцом накапцивающего сумматора 12)Погрешность известного устройства зависит от цпитепьностей интервапов интегрирования, а спецоватепьно, от текуших значений вхоцных переменных.Цепью изобретения явняется новы шение точности работы.С этой цепью в множитепьнь йецитепьное устройство, соцержащее первый и второй кпючи, выхоцы которых поцкпючены к вхоцу интегратора, выход которого через бпок запоминания соецинен с вхоцами третьего и четвертого ключей, выхоц третьего кпюча поцкпю чен к вхоцу интегратора, преобразоватепь напряжения во временной интервал, вход которого явпяется вхоцом первого сигнала -сомножителя устройства, выхоц четвертого кпюча соецинен с выхоцом пятого ключа вхоц которого соецинен с вхоцом первого кпюча и является вхоцом второго сигнала-сомножителя устройства, вхоц второго ключа является вхоцом сигнапа-цепитепя устройства, накапливающий сумматор, выхоц которого явпяется выхоцом устройства, бпок синхронизации, первый выхоц которого поцкпючен к управпяю.цему вхоцу преобразоватепя напряжения во временной интервал, второй, третий, четвертый и пятый выходы блока синхронизации поцкпючены к управляющим вхоцам соответственно бпока запоминания, третьего и четвертого кпючей и накаппивакьщего сумматора, ввецены шестой и сецьмой кпючи, первый и второй эпементы И, инвертор, триггер, первый, второй и третий цемупьтиппексоры, преобразоватепь напряжения в коц, регистр памяти3 10880 и преобразоввтепь коца во временной интервап, причем вхоц интегратора через шестой и сецьмой кпючи соецинен с шиной нулевого потенциапа, выхоц триггера через инвертор поцкнючен к первому вхоцу первого эпемента И, выкоц которого соецинен с управпяющим входом регистра памяти, с цопопнитепьным управпяющим вхоцом нвкаппивающего сумматора и с первым вхоцом второго 1 О эпемента И второй вкоц которого поцкпючен к втоцу преобраэоватепя напряжения во временной интервап и к информационному вхоцу первого цемупьтиппексора, первый и второй выхоцы которого и соецинены соответственно с управпяющими вхоцами первого и шестого кпючей, выхоц второго эпементв И поцкпючен к упрввпяющему вхоцу пятого кпючв, выхоц четвертого кпюча соецинен с вхоцом у преобразоватепя напряжения в коц, выхоц накаппивающего сумматора через регистр памяти ноцкпючен к вхоцу преобраэоввтепя коца во временной интервап, выхоц которого соединен с информвциона,ам д вхоцом второго цемупьтилпексора, первый и второй выхоцы которого поцкпючены соответственно к упрввпяющим вхоцвм второго и седьмого кvючей, выхоц преобразоватепя напряжения в коц соецинен с Эй информационным вхоцом третьего цемущ типпексора, первый и второй выходы которого поцкпючены соответственно к прямому и инверсному вхоцвм наквппивающего сумматора, вьцсоц триггера соецииен с управпяющими вкоцами первого, второго и третьего цемупьтиплексоров, шестой, сецьмой и восьмой выхопы бпо ка синхронизации поцкпючены соответст. венно к счетному вхоцу триггера, к второму вкоцу первого эпемента И и к упрввпяющему вхоцу преобразоввтепя коцв во временной интервап. Нв фиг. 1 изображена функционапьнвя схема множитепьно-цепитеvьного 45 устройства, на которой прецставцен вариант возможного выпопнения бпока синхронизации; на фиг. 2 - временные диаграммы управняющих сигнапов.Прецпвгаемое устройство соцержит ЗО преобраэоввтепь 1 напряжения во времен ной интервап, интегратор 2, бпок 3 запоминания, первый, второй, третий, четвертый и пятый кпючи 4 - 8, ивквп пивающий сумматор 9, бпок 10 синхро- Ы ннзвпии, шестой и сецьмой кпючи 11 и 12, первый, второй и третий цемупьти ппексоры 13 - 15, регистр 16 памяти,164преобразоватепь ,17 коца во временнойинтервап, прообразоватепь 18 напряжь.ния в коц триггер 19, первый и второйэпементы И 20 и 21, инвертор 22, вхоцыпервого и второго сигнвпов-сомножитепей и сигнапа-цепитепя 23 - 25 ивыхоц 26 устройства, генератор 27импупьсов, первый и второй счетчики 28и 29, первый и второй цешифраторы 30и 31, первый, второй, третий и четвертый формирователи импупьса 32 - 35и эпемент И 36.На фиг. 2 изображены управпяющиесигнапа, формируемые бпоком 10 синхрсмнизации, и вызываемые ими измененияна выкоцах интегратора 2 и бпока 3запоминания. Дпя утсравпяющих сигнаповпопожитепьный уровень погическая 1)соответствует нв циаграмме вкпюченному состоянию управпяемого им бпокаипи замкнутому состоянию коммутируьмого бпока,На фиг. 2 а сппошной пинией изображены импупьсы на шестом выхоце бпока 10 синхронизации, по которым перькvючается триггер 19, текущее состояние которого изображено пунтиром,На фиг. 2 в пунктиром изображен сигнапнв пятом выхоце, сппошной пиниейсигнап на сецьмом выхоце бпока 10синхронизации. На фиг. 2 С, б сппошной пинией изображены соответственносигнапы управпяющие шестым кпючом 11и первым кпючом 4, пунктиром - сигнапна первом выхоце.На фиг. 28, ( сппошной пиниейизображены управпяющие сигнапы, поступающие на сепьмой и второй кпючи 12и 5, пунктиром - сигнап на восьмомвыкопе бпока 10 синхронизации,На фиг. 2 д , , К соответственноизображены сигнапы на втором, третьеми четвертом выкопак бпока 10 синхронизации, пунктиром на фиг. 2 к - сигнапуправпения пятым кпючом 8.На фиг. 2 1 изображен эквивапентныйвкоцной сигняп интегратора 2, нафиг, 2 т - изменения выкоцного напряжения интегратора 2 (пункт. ром изображено выхоцное напряжение бпока 3запоминания),На фиг. 2 р изображено выкоцное иапряжение преобразоватепя 18 напряженияв коц, знаком "+" обозначены те интерввпы времени, в течение которых резупьтат преобразования цанного напряженияпоступает на прямой вхоц накаппивающего сумматора 9, и знаком ф- - интервап, в течение которого резупьтвт преоб 5 10880разоввния поступает на инверсный вхоцнаквппивающего сумматора 9,Вычиспитепьный процесс занимаетцвв такта, квжцый иэ которых соцержитг 1 цикпов (на фиг. 2 изображен частичный с спучай при и - 3).Начало квжцого такта совпацает симпупьсом, формируемым б паком 10 синхронизации на шестом выхоце (фиг.20 1):этот импупьс, возцействуя на триггер 19,1 ризменяет его состояние на противопопожное. Таким образом, текущее состояниетриггера 19 опрецепяет номер текущеготакта: состояние "0" соответствует первому такту (фиг.2 О ), а состояние 1"второму (фиг,2 с 13), В начапе первоготакта триггер 19 уствнавпивается всостояние фО и своим выхоцным сигнвпом управпяет цемупьтиппексорами 1315: по цанному сигнапу выхоцы преобразователей напряжения во временнойинтервал 1 и коца во временной интервап 17 поцкпючаются соответственнок вхоцам управпения шестого и сецьмого кпючей 11 и 12, а выхоц преобразователя 18 напряжения в коц - к прямому вхоцу накапливающего сумматора 9.В это же время бпок 10 на сецьмомвыхоце выцает импупьс, цпитепьностькоторого равна цпитепьности цикпа Т,(этот импупьс, являющийся сигнапом прохожцения первого цикна, показан нафиг. 2 а 1). Вместе с выкоцным сигнапом инвертора 22, который указываетна прокожцение первого такта, цанныйимпупьс вкпючает первый эпемент И 20.Выхоцной сигнап вкпюченного первогоэпемента И 20 выцает наквппивающемусумматору 9 и регистру 16 памятиразрешение на работу в течение первогоцикпа первого такта, а также во времяцанного интервала позволяет преобраэоватепю 1 напряжения во временнойинтервап выдать импульс на вхоц управпения пятого ключа 8 через второй45эпемент И 21.Во время кажцого цикпа первого ивторого такта бпоком 10 синхронизациивырабатываются поспецоватепьно вовремени четыре временных интервапвпостоянной ццитепьности, которые выца фют импупьсы соответствующей цпитепьности нв первом, восьмом, втором итретьем выхоцак. Импупьс на первомвыхоце имеет цпитепьность, превышающую максимапьную цпитепьность выхоц 55ной вепичины преобразоватепя 1 напряжения во временной интервап, и обеспечивает его запуск в начапе цикпа: по это 16 бму сигнвпу он преобразует первуюпеременную нв вхоце 23 первого сигнала-сомножитепя, прецставпенную, например, параметром частотно-временнойгруппы ипи коцом, во временной интервап цпитепьности 1 и вырабатываетимпульс соответствующей цпитепьности,Аналогично импупьс на восьмом выкоцеимеет цпитепьность, превышающую максимапьную цпиъепьность выходной ве-пичины преобразоватепя 17 каца вовременной интервап и также испопьзуеъся цпя его запуска: по цанному сигнапузаписанный в регистре 16 памяти коцпреобразуется преобразоватепем 17 кацаво временной интервап, имеющим коэффициент преобразования ф, во временнойинтервап, звцаввемый импупьсом пропорционапьной цпитепьности. Импупьсы,выцаваемые на втором и третьем выко,цак, испопьзуются как сигнапы упрввпсниясоответственно разрешающие запоминание выхоцного напряжения интегратора 2 бпоком 3 запоминания и замыкание третьего кпюча 6, причем цпитепьность импупьсв на третьем выхоцеравна номинапьной постоянной времениинтегратора 2,В начвпе первого цикпа первого такта по сигнапу запуска с первого выхоца(фиг.21, д 1) преобрвзоватепь 1 напряжения во временной интервап вырабатывает импупьс цпитепьности 1 х . Этотимпупьс, поступая иа вкоцы упрввпенияпятого 8 и шестого 11 кпючей черезсоответственно вкпюченные второй эпьмент И 21 и первый цемупьтиппексор 13,.замыкает пятый 8 и шестой 11 кпючина время ь (фиг.21,С 2). В резупьтате первой операции вхоц првобразоватепя 18 напряжения в коц на время 4подключается к второму вхоцу 24(эквиввпенткый вхоцной сигнап преобразователя 18 напряжения в коц показаннв фиг. 21), а в резупьтате второйвхоц интегратора 2 поцкпючается к шине нупевого потенциапа, и выхоцное напряжение интегратора 2 (фиг.2 е 1) явпяется откпиком нв эквивапентный вкоцной сигнап, обусповпенный параэитнымвкоцным током 3 операционного усипитепя интегратора 2 (фиг.211), Выхоцное напряжение интегратора 2 поспеокончания цанной части цикпа равноО - -- , (1 (1 дгце С - емкость интегрирующего конценсаторв интегратора 2. Оцновременно с7 1088016 8 процессом интегрирования произвопится пенный током 3 (нв фиг. 11, 2иг. 11 а 2 показапреобраэование в кол второго сигналв - ны, соответственно, эквиввпентнь ливвпентный вхолсомножитепя. Преобразователь 18 напря- ной сигнал интегратора 2 в панной чаожения в коц работает в режиме непре- ти цикла и вызванное им изменение его рывного запуска, отслеживая "мгновенное% выхоного напряжения), В результатея жение значение вхоцного сигнала; периоп пре панных операций выхоцное напр образования в этом режиме Т Т 4 1 . ) интегратора постигает уровняи и хаимзадан внутренним генератором преобразователя 18 напряжения в коп, гце (1) (1) 3 Х,и,- минимальное значение выхопной й 21С о величины преобразователя 1 напряженияПо окончании папкой части первогоПри разомкнутых четвертом и пятом цикла первого такта на втором выхоце ключах 7 и 8 напряжение на вхоце блока синхронизации вырабатывается преобразователя 18 напряжения в кол И разрешающий сигнал (фиг.21), по коотсутствует, и на его выхоле формируют- торому включается блок 3 эацоминания ся нулевые коповые посылки, а во время и запоминает уровень (3; выхоцное замыкания пятого ключа 8 отличный от напряжение блока 3 запоминания уствнуля вхолной сигнал преобразователя 18навпивается в этой части цикла по кринапряжения в кол преобразуется в кол 26 вой фиг.2 ФЗ и по окончании перехоц- Г А 1 гце А - коэффищиент преоб- ного процесса равно рвзования.( ) ЭЧерез третий пемультиплексор 15 о 3"о ( т ) И(1 ) Э2 С Х О коповые посылки поступают на прямойвхоп накапливающего сумматора 9, поо- ффВ завершающей части первого цикла кольку количество ( ненулевых посылокпервого такта на третьем выхопе блов первом цикле первого такта равно чиока 10 синхронизации вырабатывается лу преобразования, уклацывающихся всигнал (фиг.251), по которому третий интервал цлительности т,х , то в нвкапключ 6 замыкается на времяТ, Вслецпиввющем сумматоре 9 после завершения ЗОствие указанной операции выхоп блока 3 цвнного интервала оказывается записанзапоминания попключается к вхопу инным число, препставляющее собой суммутегратора 2, и им интегрируется суммаК"-"Г=Е (2) выхопного напряжения блока 3 запоминания и эквивалентного сигнала, обуо 33Л ловленного величиной 3 (эквивалент.гце Г = = константа.Тпный суммарный вхопной сигнал интегратора 2 и вызванный им отклик в цаннойЧисло Й, прецставпяюшее собой пер- части цикла показаны соответственно вый приближенный результат вычисления, на фиг. 23,гп 4), По окончании интерва Опо разрешающему сигналу первого ла интегрирования выхопное напряжение элемента И 20 переписывается в ре- интегратора 2 гистр 16 памяти. р) .Т Эц(")р),По окончании импульса нв первом 3 2 Свыхопе блока 10 синхронизации (фиг.2 С 1)на его восьмом выхопе вырабатывается45 (Бимпульс включения преобразователя 17 гце С - фактическая постоянная врекола во временной интервал (фиг.21, 1 1): .мени интегратора 2.по этому сигналу аанный преобразователя ра бота преобразователей напряжения вырабатывает импульс плитепьности во временной 1 и кола во временной7 - Й, который через второй цемуль- интервал 17, интегратора 2 и блока 3Ятиплексор 14 лопается на вхов управления запоминания во втором и послецующих сецьмого ключа 12. Аналогично первой циклах первого такта аналогична опера части цикла ключ 12 замыкается на циям в первом цикле: поспецоватепьновремя Т, вхоц интегратора 2 нв укв - во времени включаемые преобрвэоввтезанное времяТ поцключвется к шине фф пи напряжения во временной интервал 1 нулевого потенциала, и на выхоце ин- и кола во временной интервал 17 и эвтегрвтоРа 2 фоРмиРУетсЯ отклик на мыкаемые шестой и сецьмой ключи 11 эквивалентный вхопной сигнал, обуспов . и 12 обеспечивают в течение соответ1088ствующий выхоц блока 10 синхрощмзации. Поряцковый номер цикпа опрецпяется текущим состоянием (коцом)второго счетчика 29, а поряцковыйномер позиции цикпа (т.е, временной Всцвиг относитепьно начапа цикпа, опрь.цепяемый с точностью цо периоца спецования 1/ генератора 27 импупьсов)- Отекущим состоянием первого счетчика 28,При этом на оцном иэ выхоцов второго 16дешифратора 31, соответствующем цанному коцу второго счетчика 29 и,сцецоватепьно, номеру текущего цикпа,присутствует погическая ф 1", а на оотапьных выхоцах второго цешифратора 1 - погический "0, Анапогично,кажаой позиции цикпа соответствуетпнин из выхоцов первого цешифратора 30,на котором появпяется погическая ф 1 фпншь в моменты, соответствукзцие дан- М 016 14ной позиции. Попученные таким образом сигнапы испопьзуются цпя запуска и ос тановки формироватепей 32 - 35 импупьса (например, триггеров, управпяемых по установочным вхоцам) в моменты времени, привязанные ф к опреце пенным позициям цикпа, а также цпя формирования с помощью эпемента И 36 сигнапа на четвертом выхоце бпока 10 синхронизации, Данные сигнапы обеспечивают требуемую цпя вычисцитеньного процесса поспецоватепьность управпяющих интервалов постоянной цпитепьности . на выхоцах бцока 10 синхронизации (фиг.2). По сравнению с известным устройством прецпоженное множитепьно-цепитепьное устройство обпацает более высокой точностью работы.
СмотретьЗаявка
3511776, 18.11.1982
ПРЕДПРИЯТИЕ ПЯ Г-4377
ВОЛЫНСКИЙ АЛЕКСАНДР ЕВГЕНЬЕВИЧ, РАЧИН СОЛОМОН АБРАМОВИЧ, СМИРНОВ АНДРЕЙ АЛЕКСЕЕВИЧ
МПК / Метки
МПК: G06G 7/16
Метки: множительно-делительное
Опубликовано: 23.04.1984
Код ссылки
<a href="https://patents.su/10-1088016-mnozhitelno-delitelnoe-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Множительно-делительное устройство</a>
Предыдущий патент: Релейный операционный усилитель
Следующий патент: Интегратор