Адаптер канал-канал

ИП 1037235. аказ 6010/й 9 Тираж 706 Подписное ал ППП "Патент", г. Ужгород,ул. Проектная, 41037235 и два элемента задержки, причем первый и второй входы первого элемента Исоединены соответственно с выходамипервых элементов НЕ и триггера, выход - с первым входом второго триггера, выходом соединенного с первымивходами первого триггера и второгои третьего элементов И, выход которого подключен к первому входу третьего триггера, второй вход и выход второго элемента И соединены соответственно с выходом второго элемента НЕи первым входом четвертого триггера,выход которого соединен с входом первого элемента задержки и с первым входом четвертого элемента И, а вход -с вторым выходом имитатора и выходомпятого триггера первым входом подключенного к выходу четвертого элемента И, выход пятого элемента И соединен с первым входом шестого триггера, второй вход которого подключенк выходу первого элемента задержки,а выход - к вторым входам третьегои пятого триггеров и через второйэлемент задержки - к первым входамшестого и седьмого элементов И, выход шестого элемента И соединен свторым входом второго триггера, третьим ",",ходом подключенного к выходу четвертого триггера, а четвертым входом - к выходу третьего триггера ипервому входу пятого элемента И, второй вход которого соединен с выходомтретьего элемента НЕ, третий .и четвертый входы шестого триггера соединены соответственно с выходами второ 4Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах для сопряжения ЦВИ.Известны адаптеры канал-канал, содержащие буферный регистр, два полу- адаптера, блок сравнения команд и блок задания режима 11 1.Недостаток известных адаптеров состоит в низкой надежности и ограниченных функциональных возможностях, что приводит к низкой производительности вычислительных комплексов, где они используются. го триггера и седьмого элемента И,входы первого, второго и третьегоэлементов НЕ соединены соответственнос вторыми входами первого триггера,четвертого и третьего элементов Ии соответствующими шинами входа имитатора, третьи входы второго и .третьего элементов И и вторые входы шестого и седьмого элементов И подключены к соответствующим шинам входаимитатора, выходы первого, третьегои четвертого триггеров соединены ссоответствующими шинами первого выхода имитатора. 3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что узел управления содержит входной дешифратор, выходной дешифратор, генератор синхросигналов, дешифратор состояний игруппу триггеров, причем первый - четвертый входы входного дешифраторасоединены соответственно с первымчетвертым входами узла, а пятый входс выходом дешифратора состояний ипервым входом выходного дешифратора,группа выходов которого соединена спервым-шестым выходами узла, а второй, третий, четвертый и пятый входысоответственно с первым, третьим ичетвертым входами узла, первые и вторые входы триггеров группы подключены соответственно к первой и второй группам выходом входного дешифратора,третьи входы - к выходу генератора синхросигналов, а выходы - к группевходов дешифратора состояний. 2Наиболее близким по технической сущности к предлагаемому является адаптер канал-канал, содержащий буферный регистр и два полуадаптера, каждый из которых состоит из узлов входных и выходных сигналов, регистра команд, соединенного выходом через дешифратор команд с первым входом узла управления, а входом - через узел входных сигналов с соответствующим информационным входом адаптера, регистр адреса, выходом соединенного через узел сравнения адресов со вторым входом узла управления, третий55 вход и первый выход которого являются соответствующими упГ авляоцимивходом и выходом адаптера, а второйи третий выходы - соединены соответственно с первым и вторым входами 5узла выходных сигналов, третий входкоторого подключен ко второму входуузла сравнения адресов и выходу узлавходных сигналов, выход - с соответствующим информационным выходом 10адаптера, а четвертый вход - черезрегистр состояния с четвертым выходомузла управления, пятым выходом соединенного со вторым входом регистракоманд, а шестые - с третьим входом 15узла, сравнения адресов, причем выходбуферного регистра подключен к пятымвходам узлов выходных сигналов полу-,адаптеров, первый и второй входы -соответственно к выходам узлов входных сигналов полуадаптеров, третийи четвертый входы - к седьмым выходамузлов управления полуадаптеров, третий вход и восьмой выход узла управления первого полуадаптера соединены 25соответственно с восьмым выходом итретьим входом узла управления второ"го полуадаптера 2 .Недостаток известного адаптера состоит в низкой надежности, определяемой большим временем восстановленияадаптера. Это обусловлено тем, чтотестовые и диагностические программыпроверки известного адаптера приходится размещать в двух. ЦВИ, которыеон сопрягает. Эти программы сложныи сильно связаны. Существует возможность при тестировании подключатьадаптер к двум каналам одной ЦВИ и40производить диагностику с помощью программы этой ЦВИ, В этом случае, од-,нако, проверка адаптера связана с механической перекоммутацией разъемови, как следствие, увеличением времениремонта. Кроме того, при тестировании 5известного устройства невозможно точ. но определить место неисправности,так как команду обмена тестовой программы совместно выполняют не толькодва полуадаптера, но и два каналаввода-вывода, В результате необходимость длительных переключений при поиске неисправностей и низкая разрешающая способность диагностическихпрограмм приводят к существенномуснижению коэффициента готовностиосновного надежностного параметрамногомашинных комплексов,Целью изобретения является повышение надежности адаптера.Поставленная цель достигается тем, что в адаптер, содержащий буферный, регистр и два полуадаптера, каждый из которых состоит,из узла усиления входных сигналов, соединенного выходом с первыми входами регистра команд и узла сравнения адресов, регистра адреса, соединенного выходом с вторым . входом узла сравнения адресов, узла управления, первый вход которого подключен через дешифратор команд к выходу регистра команд, второй входк выходу узла сравнения адресов, первый выход - к второму входу регистра команд, второй выход непосредственно, а третий выход через регистр байта состояния - соответственно к первому и второму входам узла коммутации выходных сигналов, входы узлов усиления входных сигналов первого и второго полуадаптеров соединены соответственно с первым и вторым информационными входами адаптера, а выходы- соответственно с первым и вторым вхо" дами буферного регистра, третий и четвертый входы которого подключены соответственно к четверть и выходам узлов управления первого и второго полуадаптеров, третьи входы и пятые выходы которых соединены соответственно с первыми и вторыми управляющими входами и выходами .адаптера, выход буферного регистра подключен к третьим входам узлов коммутации выходных сигналов первого и второго полуадаптеров, выходы которых являются соответственно первым и вторым " информационными выходами адаптера, пятые выходы узлов управления первого и второго полуадаптеров являются соответственно первым и вторым управ" ляющими выходами адаптера, введены м имитатор полуадаптера и три мульти" плексора, причем выход регистра адреса в каждом полуадаптере соединен с четвертым входом узла коммутации выходных сигналов, выходы первого, второго и третьего мультиплексоров подключены соответственно к четвертым входам узлов управления первого и второго полуадаптеров и входу имитатора полуадаптера, а первые и вторые входы - соответственно к выходам дешифраторов команд первого и второго подуадаптеров, шестые выходы узлов управления первого и второго полу 3 10372 адаптеров подключены соответственно к третьему и четвертому входам третьего мультиплексора и к третьим входам второго и первого мультиплексоров, четвертые входы которых соединены с первым выходом имитатора полу- адаптера, вторым выходом подключенного к пятому входу буферного регистра, а также тем, цто имитатор полуадаптера содержит шесть триггеров, три элемента НЕ, семь элементовИ и два элемента задержки, причем первый и второй входы первого элемента И соединены соответственно с выходами первых элементов НЕ и триггера, выход - с первым входом второго триггера, выходом соединенного с первыми входами первого триггера и второго и третьего элементов И, выход которого подключен к первому . входу третьего триггера, второй вход и выход второго элемента И соединены соответственно с выходом второго элемента НЕ и первым входом четвертого триггера, выход которого соединен со входом первого элемента задержки и с первым входом четвертого элемента И, а вход - с вторым выходом имитатора и выходом пятого триггера, первым входом подключенного к выходу чет вертого элемента И, выход пятого элемента И соединен с первым входом шестого триггера, второй вход которого подключен к выходу первого элемента задержки, а выход - к вторым входам третьего и пятого триггеров и через второй элемент задержкик первым входам шестого и седьмого элементов И, выход шестого элемента И соединен с вторым входом второго40 триггера, третьим входом подключенного к выходу четвертого триггера, а четвертым входом - к выходу третьего триггера и первому входу пятого элемента И, второй вход которого соединен с выходом третьего элемента НЕ,45 третий и четвертый входы шестого триггера соединены соответственно с выходами второго триггера и седьмого элемента И, входы первого, второго и третьего элементов НЕ соединены соответственно .с вторыми входами первого триггера, четвертого и третьего элементов И и соответствующими шинами входа имитатора, третьи входы второго и третьего элементов И 55 и вторые входы шестого и седьмого элементов И подключены к соответствующим шинам входа имитатора, выходы перво 35 Ьго, третьего и четвертого триггеров соединены с соответствующими шинами первого выхода имитатора, и тем, что узел управления содержит входной дешифратор, выходной дешифратор, гене-. ратор синхросигналов, дешифратор состояний и группу триггеров, причем первый - четвертый входы входного дешифратора соединены соответственно с первым-четвертым входами узла, а пятый вход - с выходом дешифратора состояний и первым входом выходного дешифратора, группа выходов которого соединена с первым-шестым выходами узла, а второй, третий, четвертый и пятый входы - соответственно с первым, третьим и четвертым входами узла, первые и вторые входы триггеров группы подключень 1 соответственно к первой и второй группам выходов входного дешифратора, третьи входы - к выходу генератора синхросигналов, а выходык группе входов дешифратора состояний.На фиг, 1 представлена блок-схема адаптера; на фиг. 2 и 3 - примеры функциональных схем узла управления и имитатора полуадаптера. Адаптер содержит (фиг. 1) полуадаптера 1 и 2, каждый из которых состоит из узла 3 усиления входных сигналов, регистра 4 команд, дешифратора 5 команд, регистра 6 адреса, узла 7 сравнения адресов, узла 8 управления, узла 9 коммутации выходныхсигналов и регистра 10 байта состояния, буферный регистра 11, мультиплексоры 12- 14 и имитатор 15 полуадаптера. На фиг, 1 показаны шины16-21 связи полуадаптеров 1 и 2 смультиплексорами 12- 14, шины 22-24выходов и входа имитатора 15 полуадаптера, а также шины 25 и 26 информационных входов адаптера, шины27 и 28 управляющих входов адаптера,шины 29 и 30 управляющих выходовадаптера и шины 31 и 32 информационных выходов адаптера.Узел 8 управления содержит (фиг.2)входной дешифратор 33, генератор 34синхросигналов, триггеров 35- 39группы, дешифратора 40 состояний ивыходного дешифратора 41,Имитатор 15 полуадаптера содержит10372 7Канал (например, первый канал, подключенный к полуадаптеру 1) производит начальную выборку адаптера.При этом адрес от первого канала по шине 25 через узел 3 поступает в5 узел 7, где сравнивается с адресом полуадаптера присвоенным ему в системе и хранящемся в регистре б адреса. Регистр 6 может"быть выполнен в виде тумблерного регистра. Резуль тат сравнения адресов (сигнал "Адрес совпадения") выдается в узел 8, который в зависимости от сигналов управления первого канала на шине 27 и сигналов поступающих с выхОдов дешифратора 5, узла 7 и мультиплексора 12 вырабатывает сигналы, обеспечивающие работу адаптера в соответствии с,ОСТ 4 ГО 304,000 "ИнтерФейс ввода-вывода ЕС ЭВИ". Если адреса совпадают, то из регистра б выдается ответный адрес адаптера через узел 9 на информационные шины 31 и далее в первый канал, который сравнивает адрес, полученный от адаптера с адресом, ранее выданным на шины 25 и при их совпадении выдает на шины 25 код команды обмены, который запоминается в регистре 4 и декодируется дешифратором 5. В коде команды указывается режим работы адаптера (" Работа" или "Контроль" ), Сигналы с выхода де,шифратора 5 поступают на входы узла 8 и мультиплексоров 12- 14 и определяют режим работы адаптера, В режиме "Работа" производится передача инфор- З 5 мации между каналами с участием двух полуадайтеров 1 и 2, При этом связь ,между полуадаптерами 1 и 2 осуществляется через мультиплексоры 12 и 13, прохождение сигналов через мультиплексор 14 запрещено и имитатор 15 не работает.В режиме "Контроль" производится полная автономия (без участия смежного полуадаптера и сопряженного с ним канала) проверка полуадаптера.Во время проверки полуадаптера 1 с помощью мультиплексоров 12 И 14 устанавливается связь между полуадаптером 1 и имитатором 15. Во время проверки 50 полуадаптера 2 подключение имитатора осуществляется с помощью мультиплексоров 13 и 14.В режиме "Работа" после расшифров" ки команды первого канала, требующей 55 соответствующей команды второго канала, полуадаптер 1 помещает команду в буферный регистр 11 и выдает сигнал 35 8ожидания согласования (" Ожидание, согласования"), который уерез мульти:плексор 13 поступает в полуадаптер 2. (Согласования требуют команды, свя- занные с передачей данных из одного канала в другой. Команде записи от одного канала соответствует команда считывания из другого канала и наоборот). Полуадаптер 2 выдает во второй канал байт состояния с указателем "Внимание", в ответ на который второй канал посылает в адаптер команду уточнения состояния. По этой команде полуадаптер 2 передает второму каналу содержимое буферного регистра 11, т.е. команду, присланную первым каналом. Программа ЦВИ, к которой подключен второй канал, опреде" ляет; какая согласованная команда должна быть послана в адаптер и за" тем посылает эту команду. Если команды согласованы, полуадаптер 2 посылает в узел 8 полуадаптера 1 сигнал подтверждения согласования ("Подтверждение согласования" ), после чего оба полуадаптера совместно выполняют команды обмена до их завершения. При этом байт информации, полученный, например, из первого канала, производящего запись, помещается в буферный регистр 11, после чего в полуадаптер 2 посылается сигнал готовности ( Готов"), по которому этот полуадаптер передает во второй канал этот байт информации и посылает в полуадаптер сигнал гюдтверждения передачи информации (" Подтверждение готрвности").В процессе обмена в регистре 10 формируется байт состояния, который передается в канал при выполнении начальной выборки и после завершения обменаУзел 8 может быть реализован в виде синхронного цифрового автомата. Состояние узла 8 определяется состояниями триггеров 35-39, которые изменяют свои состояния по Фронту синхроимпульсов, вырабатываемых генератором 34, 9 ходной дешифратор 33 в зависимости от входных сигналов узла 8 и предыдущего состояния узла 8 формирует управляющие сигналы на входах триггеров 35-39, которые определяют следующие состояния узла 8 На выходе дешифратора 40 вырабатываются сигналы 1, соответствующие состоянию триггеров 35-39. Выходной дешифратор 41 в зависимости от состояния узла 8 и входных сигналовна первом и четвертом выходах узла. 8 производится запись информации соответственно в регистры 4 и 11. Сигналы с шестого выхода узла 8 поступают на входы мультиплексоров 13 и 14, а затем в рабочем режиме - на вход смежного полуадаптера, а в режиме Контроль - на вход имитатора 15.В режиме "Контроль" команда, полученная из канала, в буферный регистр не помещается, В этом режиме сигналы внутреннего сопряжения полуадаптера, смежного с проверяемым ("Подтверждение согласования", "Подтверждение готовности", "Готов" ) вырабатывает имитатор 15. Для проверки полуадаптера канал (например, первый канал при проверке полуадаптера 1) посылает команду записи, в коде которой установлен признак выполнения команды в режиме "Контроль", Сигнал с выхода дешифратора 5 подключает имитатор 15 через мультиплексорь 1 12 и 14, к первому полуадаптеру. Каждый байт информации, поступивший из канала, в ходе выполнения операции записи заносится в буферный регистр 11. После выполнения операции записи канал посылает в проверяемый полуадаптер команду считывания, при выполнении которой в канал передается информация из буферного регистра 11, Первый байт содержит информацию, переданную в последнем байте при выполнении операции записи. Значение информации в каждом последующем байте увеличивается на +1 по сравнению с предыдущим. Добавление +1 к содержимому регистра 11 производится по сигналу на втором выходе имитатора 15, поступающему на счетный вход буферного регистра 11. Окончание обмена производится в режиме "Контроль" по инициативе канала,Имитатор полуадаптера 15 представляет собой цифровой автомат, состояния которого определяются состояниям триггеров 42-47.В режиме "Контроль" на вход имитатора 15 поступают сигналы проверяемого полуадаптера: "Ожидание согласования", "Готов", "Подтверждение готовности", Чтение", "Запись", "Окончить", на выходе имитатора 15 формируются сигналы "Подтверждение готовности", "Подтверждение согласования", "Готов", имитирующие работу полу- адаптера смежного с проверяемым. После получения команды, требующей согласования, проверяемый полуадаптер 9 1037235 10вырабатывает внешние управляющие сигналы узла 8, По управляющим шинамканала 27 (28) на вход дешифратора33 поступают сигналы управления канала - АДР-К, УПР-К, ВБР-К, ИНФ-К,БЛК-К, РВБ-К, РАБ-К согласно интерфейсу ввода-вывода. От дешифратора 5поступают сигналы "Запись", "Чтение","Проверить ввод-вывод или "Холостойход"), "Работа", сформированные врезультате декодирования командыобмена, По шинам 20 (21) в режиме"Работа" поступают сигналы с выходасмежного полуадаптера, а в режиме"Контроль - сигналы имитатора 15полуадаптера. Сигнал "Ожидание согласования" вырабатывается смежнымйолуадаптером при получении им команды, требующей согласования. Поэтому сигналу узел 8 вырабатываетсигналы, обеспечивающие передачу вканал байта состояния с указателем"Внимание". Сигнал "Готов" вырабаты 25вается смежным полуадаптером и ими.- татором 15 после того, как в буферный регистр 11 записан байт данныхдля передачи. Сигналы "Запись" и"Чтение" формируются смежным полу 30адаптером, определяют тип выполняемой команды и используются для установления соответствия полученныхкоманд. Сигнал "Подтверждение согласования" вырабатывается смежным по-луадаптером и имитатором 15 в ответ З 5на сигнал "Ожидание согласования"после получения согласованной команды " Сигнал "Окончить" вырабатывается смежным полуадаптером послетого, как канал, сопряженный с ним,выдал последовательность окончания.Сигнал "Подтверждение готовности"вырабатывается в ответ на сигнал"Готовновть" после того, как в каналпередан байт из буферного регистра 4511, Сигналы со второго выхода узла 8поступают на вход узла 9 и управляют .коммутацией или информации из буфер- .ного регистра 11, или байта состоянияиз регистра 10, или адреса из регистра 6 - на шины 31 (32). На шинах 29(30) вырабатываются сигналы управления абонентов ТРБ-А, АДР-А, ВБР-А,УПР-А, ИНФ-А, РАБ-А. Сигналы с третьего выхода узла управления поступают 55на вход регистра 10, где по ним производится установка соответствующихразрядов байта состояния. По сигналам11 1037 выдает сигнал "Ожидание согласованости", по которому триггер 42 устанавливается в состояние 1, что соответствует второму состоянию узла 8. Сигнал "Подтверждение согласованости" с выхода триггера 42 поступает в проверяемый полуадаптер, который сбрасывает сигнал "Ожидание согласованости" и переходит к циклу передачи данных. По сбросу сигнала 1 о "Ожидание согласованости" устанавливается триггер 43, а затем сбрасывается триггер 42. Узел 8 переходит в третье состояние, Далее, в зависимости от команды, выполняемой про дф.ояемым полуадаптером (нЗапись" или"Чтение" ) производятся следующие ,действия. При выполнении команды записи проверяемый полуадаптер принимает байт данных из канала, записывает его в буферный регистр 11 ивыдает сигнал Готов", свидетельствующий о готовности информации в буферном регистреПо сигналам "Запись"и Тотовн устанавливается триггер 44,25а затем сбрасывается триггер 43 .(узел 8 переходит в четвертое состояние)Сигнал "Подтверждение готовности" с выхода триггера 44 поступает в проверяемый полуадаптер, извещая последний, что информация изЗО регистра 11 "считана" и в него можно записывать. новую информацию. По сигналу "Подтверждение готовности" проверяемый полуадаптер обращается вканал. за следующим байтом данных. Канал либо передает байт данных (в этом случае сигнал "Окончить=О"), либо отвечает последовательностью окончания операции обмена (в случаезавершения передачи массива данных, указанного в команде обмена), В по-, следнем случае проверяемый полу- , адаптер выдает сигнал "Окончить", После перехода из седьмого состояния в первое или третье, проверяемый полуадаптер сбрасывает сигнал То 235 12тов", При этом устанавливается триггер 47 и сбрасывается триггер 44.Узел 8 переходит в седьмое состояние, длительность которого определяется временем задержки элемента 59. Далее узел 8 переходит в третье состояние или в исходное состояние. Если проверяемый полуадаптер выполняет команду "Чтение", то из третьего состояния автомат переходит в пятое состояние (по сигналам Чтение" и "Подтверждение готовности" уста- . навливается триггер 45, после чего сбрасывается триггер 43)Сигнал Тотов" с выхода триггера 45,поступает в проверяемый полуадаптер, сигнализируя о готовности информации в буферном регистре. По этому сигналу проверяемый полуадаптер передает информацию из буферного регистра 11 в канал. Канал или принимает байт данных, или отвечает последовательностью окончания операции обмена (полуадаптер формирует сигнал "Окончить" ), после чего полуадаптер выдает сигнал "Подтверждение готовности", по которому устанавливается триггер 46 и сбрасывается триггер 45. Сигнал "Добавление" +1 с выхода триггера 46 поступает по шине 22 на счетный вход буферного регистра 11, где по нему к содержимому буферного регистра добавляется единица. Длительность сигнала "Добавление" +1 определяется временем задержки элемента 58. По истечении этого .времени узел 8 переходит в седьмое состояние. Переход из седьмого состояния в третье или в первое состояние описан выше.Таким образом, в предлагаемом адаптере обеспечена возможность автономной проверки каждого полуадаптера, что позволяет повысить разрешающую способность при диагностике неисправностей и сократить время поиска неисправностей.