Устройство для прогнозирования надежности технического объекта

Номер патента: 746728

Опубликовано: 05.07.1980

Автор: Фет

МПК: G11C 15/00

Метки: блоков, запоминающий, матричных, модуль, памяти

...28, а выход элемента И 15 - со вторым входом элемента ИЛИ 21, выход которого подключен к выходу 29. Первый вход элемента ИЛИ 21 соединен с выходом элемента И 16, входы которого соединены соответственно со входом 25 и через элемент НЕ 11 - с шиной настройки 10. Выход элемента И 14 соединен со вторыми входами элементов ИЛИ 17 и 18. Первый вход элемента ИЛИ 17 соединен с выходом элемента И 12, входы которого подключены соответственно ко входу 22 и к шине запрета 8. Первый вход элемента ИЛИ 18 соединен с входом 23, а выход - с выходом 27. Выход элемента ИЛИ 17 подключен к выходу 26, Первые входы элемента памяти 1 подключены к шине записи 7, вторые - к выходу элемента ИЛИ 21, третьи - к шине запрета 8, а четвертые - соответственно к шине...

Номер патента: 972588

Опубликовано: 07.11.1982

Авторы: Агапов, Богданова, Гузеев, Дегтярев, Дмитриев, Поликанов

МПК: G11C 7/00

Метки: блок, записью, информации, памяти

...поступающие на второй четвертый, седьмой и девятый элементы И 12,14,17 и 19. В зависимости от состояния управляющего триггера 10 открывается второй элемент И 12 и информация через перный элемент ИЛИ 21 поступает на соответствующий выход устройстна, или девятый элемент И 19 и инфор" мация через четвертый элемент ИЛИ 24 поступает на соответствующий выход устройства. Адрес для записи информации поступает с выхода первого счетчика 2 на второй вход четвертого элемента И 14 и через второй элемент ИЛИ 22 на соответствующий выход устройства или через седьмой элемент И 17, третий элемент ИЛИ 23 на соответствующий выход устройства. После записи информационного слова содержимое первого счетчика 2 увеличивается на единицу.При поступлении...

Номер патента: 1277214

Опубликовано: 15.12.1986

Авторы: Блинков, Горовой, Свиридович, Хвощ, Чернуха

МПК: G11C 29/00

Метки: блоках, исправления, обнаружения, ошибок, памяти

...самый запоминающий элемент, поэтому для ее исправленияможно использовать метод двойногоинвертирования. Если шифратор 2 1определяет наличие двойной ошибки,то на выходе 25 появляется признакдвойной ошибки, данные с инверсныхвыходоврегистров 1 и 2 через мультиплексоры 12,13 и 14,15 поступаютна входы коммутаторов 6,7 и черезних - на выходы 22 23. Одновременно инверсные значения контрольныхбитов с инверсных выходов регистра3 через мультиплексор 11 и коммутатор 8 поступают на выходы 24. Инверсные значения,цанных и контрольныхбитов записываются в контролируемуюпамять, затем читаются из нее, Производится формирование новых контрольных битов и признаков ошибки, ихдешифрация. Если удалось исправитьхотя бы одну ошибку, методом двойного...

Номер патента: 1283858

Опубликовано: 15.01.1987

Авторы: Альмяев, Грицай, Красько, Шуть, Ярмолик

МПК: G11C 29/00

Метки: блоков, памяти

...первые Е адресов.1+1-й сигнал с выхода 12 блока 1 управления записывает в счетчик 9 1+1-й адрес.На выходе делителя 17 блока 1 появляется сигнал логической единицы. На выходе 10 блока 1 Формируется логическая "1" По этому сигналу выход старшего разряда регистра 7 через мультиплексор 4 соединяется с входом последовательной записи этого регистра, а вход последовательной записи регистра 6 соединяется с выходом генератора 5 через мультиплексор 3, За предыдущие 1 тактов работы в регистр 7 был записан новый случайный код. Он записывается по +1-му адресу в блок 15 памяти. По 1+2-му адресу записывается сдвинутый циклический на один разряд код регистра 7, т,е, через каждые 1 тактов работы регист,ры б и 7 меняются местами: когда одцн...

Номер патента: 1365134

Опубликовано: 07.01.1988

Авторы: Алумян, Ваганян, Момджян, Яковлев

МПК: G11C 29/00

Метки: блоков, памяти, тестового

...записывается логическая "1" на нее время теста и "0" (признак "Конец теста) с последним тест-слоном.Режим "Контроль" начинается командами Сброс и Пуск, поступающими из ЦВМ по каналу 15 приема командной информации. Команда Сброс выполняется ана-,. логично режиму Загрузка" и устанавливает счетчик 4 адреса буферных накопителей в нулевое состояние. По команде "Пуск" на выходе дешифратора 14 возбуждается цепь 7 команды "Пуск" и 10 этот отрицательный импульс поступает в блок 34 контроля и в блок 2 управления. В формирователе 34 результатов контроля (фиг.4) сигнал "Пуск" устанавливает в "0" триггер 63 неисправ ности. В блоке 2 управления сигнал "Пуск" через элемент И 47 устанавливает триггер 42 в единичное состояние, тем самым обеспечивая...