Аналоговое запоминающее устройство
Формула | Описание | Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Формула
АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее дифференциально-дифференциальный усилитель, первый инвертирующий вход которого соединен соответственно с выходом первого и входом второго ключей, вход первого ключа является входом устройства, выход второго ключа соединен с входом третьего ключа, выходом дифференциально-дифференциального усилителя и является выходом устройства, накопительный элемент на конденсаторе, одна обкладка которого соединена с шиной нулевого потенциала, другая обкладка с выходом третьего ключа и вторым инвертирующим входом дифференциально-дифференциального усилителя, отличающееся тем, что, с целью упрощения устройства, первый и второй неинвертирующие входы дифференциально-дифференциального усилителя соединены с шиной нулевого потенциала.
Описание
Целью изобретения является упрощение аналогового запоминающего устройства при сохранении его точности.
На чертеже приведена функциональная схема аналогового запоминающего устройства.
Устройство содержит диффенциально-дифференциальный усилитель 1, ключи 2-4, конденсатор 5.
Дифференциально-дифференциальный усилитель 1 может быть реализован на известном дифференциальном измерительном усилителе, как это показано на чертеже.
Аналоговое запоминающее устройство работает следующим образом.
В режиме выборки ключи 2 и 4 замкнуты, ключ 3 разомкнут. При этом входное напряжение устройства Uвх поступает на первый инвертирующий вход дифференциально-дифференциального усилителя 1, и на конденсаторе 5, подключенном к выходу усилителя 1 через ключ 4, устанавливается напряжение Uс, величина которого определяется из следующего соотношения:
Uc= (-Uвх+lo1)K1+(-Uc+lo2)K2 (1) где lo1 и lo2 напряжение смещения нуля, приведенное соответственно к первым и вторым дифференциальным входам усилителя 1;
К1 и К2 коэффициент усиления дифференциально-дифференциального усилителя 1 соответственно по первым и вторым дифференциальным входам.
Из приведенного выше соотношения находим напряжение на конденсаторе 5 в режиме выборки
Uс=
(2)
В режиме хранения ключ 3 замкнут, а ключи 2 и 4 разомкнуты.
Напряжения на выходе устройства Uвых определяется запомненным на конденсаторе 5 напряжением Uc и уравнением, описывающим работу дифференциально-дифференциального усилителя 1
Uвых=(-Uвых+lo1)K1+(-Uc+lo2)K2 (3)
Подставляя в выражение (3) значение согласно (2), получим
Uвых=
(4)
Из выражения (4) видно, что в режиме хранения на выходе устройства устанавливается напряжение, практически равное входному напряжению устройства в режиме выборки, причем напряжение смещения нуля дифференциально-дифференциального усилителя 1 подавляется примерно в К1 раз. Таким образом, в предложенном устройстве, так же как и в прототипе, напряжение смещения нуля дифференциального усилителя компенсируется и не влияет на точность устройства, а аппаратурные затраты меньше.
АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее дифференциально-дифференциальный усилитель, первый инвертирующий вход которого соединен соответственно с выходом первого и входом второго ключей, вход первого ключа является входом устройства, выход второго ключа соединен с входом третьего ключа, выходом дифференциально-дифференциального усилителя и является выходом устройства, накопительный элемент на конденсаторе, одна обкладка которого соединена с шиной нулевого потенциала, другая обкладка - с выходом третьего ключа и вторым инвертирующим входом дифференциально-дифференциального усилителя, отличающееся тем, что, с целью упрощения устройства, первый и второй неинвертирующие входы дифференциально-дифференциального усилителя соединены с шиной нулевого потенциала.
Рисунки
Заявка
3654636/24, 24.10.1983
Научно-производственное объединение "Электронприбор", Комбинат ФЭБ Керамише Верке Хермсдорф
Бибяев П. П, Исаев Ю. В, Рубцов А. Б, Бернхард Ракуров, Гюнтер Рон
МПК / Метки
МПК: G11C 27/00
Метки: аналоговое, запоминающее
Опубликовано: 10.04.1996
Код ссылки
<a href="https://patents.su/0-1251720-analogovoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Аналоговое запоминающее устройство</a>
Устройство защиты от перегрузки усилителя мощности с трансформаторным выходом
Номер патента: 449415
Опубликовано: 05.11.1974
МПК: H02H 3/08
Метки: выходом, защиты, мощности, перегрузки, трансформаторным, усилителя
...радиотехнических устройств, подвергающихся перегрузкам от внешних источников.Известно устройство защити от перегрузки усилителя мощности с трансформаторннм выходом.Известное устройство, защищая откритий транзистор усилйтеля мощности от перенапряжений, не защищает усилитель мощностй от перег зок по ТОуель изОбретения - Обеспечение защити усилителя мощности по току и наприанию - достигается тем, что в предлагаемом устройстве последовательно со вторичной ОбЬОтйтОЙ тРаНСфОРМатОРа ВКЛЮЧЕНа дополнительная обмотка, а параллельно указанным обмоткам подключены два встречно=параллельно включенных тиристора, упрамшщие 061 е/26-9 (51) М Кпнсе Й/08 нсзз/ес(ии к,к(еа (. ее.а (и б" . "и й и и кы ;301, Рау(и кая наб. Ми :б, 1 (ниик(и екав иеб . 2...
Устройство коммутации уровней дифференциального сигнала на входе балансного усилителя
Номер патента: 502478
Опубликовано: 05.02.1976
Автор: Лаут
МПК: H03F 1/30
Метки: балансного, входе, дифференциального, коммутации, сигнала, уровней, усилителя
...уровнем напряжения на входе 11 строба, а транзисторы 5 и 6 открыты и вследствие парности имеют одинаковые токи коллектора, определяемые напряжением на базе (делитель из резисторов 7 и 8) и эмиттерным резистором 9, Транзисторы 3 и 4 также открыты, через них протекают коллекторные токи транзисторов 5 и 6 соответственно, потенциал базы равен потенциалу коллекторов. В этом режиме конденсаторы 1 и 2 перезаряжаются под действием входных сигналов через низкое выходное сопротивление транзисторовЗи 4,Тираж 102митета Совета Митений и открытийРаушская наб., д 5/6 Изд.246 ЦНИИПИ Государственного к по делам изобр 113035, Москва, ЖПодписцоров СССР 4/5 пография, пр. Сапунова,Спустя некоторое время после появлспич полезного сигнала конденсаторы...
Устройство для блокировки дифференциальной защиты трансформатора
Номер патента: 1091272
Опубликовано: 07.05.1984
Автор: Бороденко
МПК: H02H 3/28
Метки: блокировки, дифференциальной, защиты, трансформатора
...26-28. Причем выхацпервого элемента И 25, выход второгоэлемента 27 выдержки времени и выходтретьего элемента 28 выдержки являются соответственно первыми, вторымии третьими выходами формирователя,соединенными с входами второго элемента И 29, входящего в блок 3 совпадения,На фиг.3-6 показаны дифферехгцисл:ный ток 30 в первичной обмотке трансреактора, напряжение 31 на вторичнойобмотке, импульсы 32, форггируемыефармроватРлем 2 при дастюкени 1 током.20максимальных значений запугк эле мента Быдержки Бремени и храр 21 ировэниехмгу 1.сохз 1 хереэ Бремя ь. = 94 мс гослегчаксимума така 33 и 34 саотвеГстБен хно; снгЯБ 1,зэ на выходе блока савп" " 3 д.-.гия, СИГННЛ За На ВЫХОде рас 11112 р 11.,.Олуволн тока равны 10 м., а прибрас.;сах;"аа...
Устройство для решения дифференциальных уравнений
Номер патента: 1305728
Опубликовано: 23.04.1987
Автор: Симак
МПК: G06G 7/38
Метки: дифференциальных, решения, уравнений
...операторы дробного порядкаВ первом режиме электронные двухпозиционные ключи первой 6(1),6(2), 6(3), .,6(п) и второй 11(1),11 (2), 11 (3) 11 (и) групп находятся в положении, при котором выходы интеграторов 2(1), 2(2), 2(3),..,2(п) второй группы отключены от входов умножителей 3(1), 3(2), 3(3)3(п) первой группы и 12(1), 12(2),12 (3), 12 (и) второй группы, которые этими же ключами соединеныс пинами нулевого потенциала. Тем самым на выходах указанных умножителей3(1), 3(2), 3(3)3(п) первойгруппы, соединенных с соответствующими входами сумматора 7 и выходами130575умножителей 12(1), 2(2), 2(3)12(п) второй группы, соединенных ссоответствующими полюсами обратимоголинейного преобразователя 16, находятся нулевые потенциалы, 5Обратимый...
Устройство для решения дифференциальных уравнений
Номер патента: 1339594
Опубликовано: 23.09.1987
Авторы: Дзибалов, Копотилов, Лукьянов, Щербак
МПК: G06G 7/46
Метки: дифференциальных, решения, уравнений
...а замыкающий - с клеммой задания начальных условий. Напряжение сигнала также поступает через общий резистор на инвертирующий вход одного из выходных ОУ, на-, ходящегося в рассматриваемый момент в паре с входным. При этом выходной ОУ переводится в режим с коэффициентом усиления ратор, резистор, управляемый напряжением, цепь коррекции смещения уровня входного ОУ осуществляется корректирующее изменение напряжения на конденсаторе памяти таким образом, чтобы свести к минимуму дифференциальный сигнал выходного ОУ, т,е. уменьшить погрешность. При этом компенсируются все реально существующие на данный момент времени смещения уровней в узле, вызываемые внутренней асимметрией ОУ, а также присутствующими конкретными величинами сигнала, температуры...
Предыдущий патент: Охлаждаемый ротор турбомашины
Следующий патент: Литейный сплав на основе алюминия
Случайный патент: Способ исследования пласта