Чурус

Номер патента: 1243148

Опубликовано: 07.07.1986

Авторы: Величко, Федорченко, Чурус

МПК: H04L 7/08

Метки: дискретной, информации, приемника, фазирования, циклового

...2 1 ) формирует сигналы Фиг. 2 о ), а при расфазированном положении - сигналы (Фиг. 2). На .длительности каждого такта формирователь 8 сигналов записи-считывания Формирует сигнал (фиг. 2 ) ), блок 5 обнаружения ошибок вычисляет синдром комбинации, поступающей на его вход, По каждому такту в запоминающий блок 6 по адресу, определяемому положением распределителя 1 и коммутатором 3 адреса, записывается логическая "1", если вычисленный на данном такте синдром, находящийся в блохе 5 обнаружения ошибок комбинации, равен О, и логический О,иесли этот синдром не равен ОВ режиме "Считывание" (фиг. 2 ) ) работы запоминающего блока. 6 коммутатор 3 адреса последовательно устанавливает адрес текущего блока . информации (Фиг. 2 г ), предыдущегоблока...

Номер патента: 951298

Опубликовано: 15.08.1982

Авторы: Бродская, Величко, Спиваковский, Чурус

МПК: G06F 7/52

Метки: деления, многочлен, многочлена

...чем больше степень и делимого многочлена, что не позволяет применять устройствов параллельных системах фазирования,Цель изобретения - повышение быстродейсг,вия.Поставленная цель достигается тем, что вустройство введены г сумматоров, г умножи.талей, блок памяти и регистр сдвига, причемвыход первого умножителя соединен с первымвходом первого элемента задержки, информационный вход регистра сдвига подключен к входуустройства, выход с-го элемента задержки сое.динен с первым входом д-го сумматора (гдес=1 г, д = г 2 г - 1), второйвход которого соединен с выходом 1 с-го умножи.теля (где 1 с = г+ 2 2 г+ 1), выходы всумматоров соединены соответственно с вторыми входами г элементов задержки (где е- г,, 2 г - 1) и подключены соответственно...

Номер патента: 809615

Опубликовано: 28.02.1981

Авторы: Вольфбейн, Михайлов, Цвигун, Чурус

МПК: H04L 1/16

Метки: информации, коррекциейошибок, передачи, приемадискретной

...стороне принятый дискретный сигнал через бЛок 9 проходитна вход декодера 11 и входного накопителя 10. В блоке 9 по тому или иному методу циклового Фазирования Формируют последовательность импульсов, 40отмечающих границы блоков в принятомсигнале. Эти импульсы через синхронизирующий выход блока 9 подаются насчетчик 16 и блок 19. В деходере 11производится проверка принятого блока на наличие в нем Ошибок.Бслй декодер 11 не обнаруживаетошибок в принятом кодовом блоке, тоинформационная часть блока иэ входного накопителя 10 через блок .12 переписывается в накопитель 14 на место, определяемое счетчиком 16, и через, некоторое время выдается потребителЬ .15. Одновременно служебная частьблока перезаписывается через блок 13частично в блок 19 (два...

Номер патента: 786040

Опубликовано: 07.12.1980

Авторы: Бродская, Спиваковский, Чурус

МПК: H04L 17/16

Метки: дискретной, информации, приемник

...этого периода появится нулевой синдром на какойнибудь другой позиции, то сработаедополнительный логический блок 5,и в течение следования Ф й -элементных комбинаций после запуска блокаб счетчиков блок 7 синхронизации подсчитывает число нулевых синдромовна анализируемой позиции и выдаетсигнал о наличии или отсутствии синхронного состояния на этой позиции.Если по окончании времени анализа т комбинаций после запуска распределителя 4 соответствующий логический блок выдаст сигнал о наличиисинхронного состояния, то срабатывает триггер 9 и производится сброс нануль. С первым импульсом с распределителя 4 вццается сигнал,и информация с накопителя 1 совместно с сигналом "Верно" (Неверно) начинаетпоступать к получателю.Если же по окончании времени...

Номер патента: 702535

Опубликовано: 05.12.1979

Авторы: Калика, Карпенко, Лосев, Сосницкий, Чурус

МПК: H04L 7/02

Метки: диксретной, информации, передачи, синхронизации, систем, стартстопных

...выход счетчика тактов, к счетномуй входу которого подключен выход задающего генератора, а выходы разрядов счетчика тактов подключены к соответствующимвхода м дешифратора, отличаощееся, тем,что, с целью сокращения времени вхождения в синхронизм, введены и - 1 счетчиков тактов и регистр сдвига, при этом куправляющему входу регистра сдвига подключен выход формирователя входных импульсов, ко входу сброс - выход блока выделения признака фазы, а выходы рета гистра сдвига подключены ко входамсссброси счетчиков тактов, к счетным входам и - 1счетчиков тактов подключен выход задающего генератора, а контрольные выходыи - 1 счетчиков тактов подключены к соответствующим входам блока выделения признака фазы.Источники информации,принятые во...

Номер патента: 490269

Опубликовано: 30.10.1975

Авторы: Кривенко, Павленко, Чернобыльский, Чурус

МПК: H04L 1/10

Метки: приемник, сигналов, телеинформации

...который формирует выходные сигналы приемников. Схема 9 совпадения по признаку временного сравнения сигнала регистрации посылки окончания полного цикла со счетчика-дешифратора 7 и сигнала заполнения распределителя 4 осуществляет контроль фазирования распределителя 4 относительно полного цикла.Предлагаемый приемник работает следующим образом,В исходном состоянии, до поступления стартовой посылки очередного полного цикла с линии связи, узел 8 коммутации запрещает работу строб-делителя 2. Выходным сигналом счетчика-дешифратора 7 распределитель 4 установлен в исходное состояние. Исполнительный узел 10 выдает информационные сигналы, принятые в предыдущем полном цикле.В момент поступления с линии стартовой посылки, полного цикла входной узел...

Номер патента: 448610

Опубликовано: 30.10.1974

Авторы: Сакеворян, Сосницкий, Чернобыльский, Чурус

МПК: H04L 7/04

Метки: приемник, сигналов, телеинформации

...посылок сто 20 повой полярности, как в известном устройстве, а сбрасывается в исходное состояние импульсом, длительность которого несоизмеримоменьше длительности посылки.Управляющий триггер устанавливается в25 исходное положение соответствующими выходами распределителя 4 и выходным сигналомсчетчика 11.Предлагаемый приемник работает следующим образом,448610 Е В исходном состоянии распределитель 4 заблокирован, а счетчик 11 разблокирован. При поступлении первой посылки (стартовая полярность) управляющий триггер 10 срабатывает и принимает положение, при котором счетчик 11 заблокирован, а распределитель 4 разблокирован. Узким импульсом, совпадающим с фронтом первой посылки, стробирующий делитель 2 сбрасывается в нулевое...