Арнит

Номер патента: 1471314

Опубликовано: 07.04.1989

Авторы: Арнит, Беспалько

МПК: G04F 10/04, H03M 1/50

Метки: временных, интервалов, код, многоканальное, преобразования

...Стоп". Такой режим вывода исВ первом режиме вывода, когда на вход 12 подан сигнал логического "0", вывод информации начинается с моментапоявления выходного сигнала таймера 1. С момента подачи этого сигнала5 блок 6 начинает вырабатывать стробы вывода, Одновременно с формированием первого строба вывода с блока 6 на распределитель 4 подается сигнал, блокирующий вход поступления блокирующих сигналов распределителя 4. Вывод информации на выходную шину 13 преобразователя осуществляется при помощи мультиплексора 7, который управляется стробами вывода. Первый строб вывода переключает на выходную информационную шину 13 код распределителя, второй строб вывода - содержание первого канального регистра преобразователя 5, третий строб вывода -...

Номер патента: 924841

Опубликовано: 30.04.1982

Авторы: Арнит, Загурский

МПК: H03K 5/153

Метки: импульсов, синхронизации

...импульсов. Устройство дпя синхронизации импуль 15 сов, содержащее-каналов, каждыйиз которых состоит из трщтерв выходкоторого соединен с первым входом элемента И, второй вход элемента И каждого канала соединен с соответствующимО выходом многофазного генератора, выходы элементов И каждого канала подключены к входам элемента ИЛИ, элемент Иишинуупраиления отличающе ес я тем, что, с целью повышения функ 25 ционвльной надежности, в него дополнительно введены элемент ИЛИ и элементзадержки, причем первый вход дополнительного элемента ИЛИ подключен кшине управления, выход дополнительногоезо элемента ИЛИ соединен с первым входомэлемента И, выход которого подключенк второму входу дополнительного элемента ИЛИ, выход которого соединен через элемент...

Номер патента: 508924

Опубликовано: 30.03.1976

Авторы: Арнит, Артюх, Вурцель

МПК: H03K 13/02

Метки: интер-вал, код-временной

...триггер 3 находятся в состоянии хранения 15 О. После подачи на вход управляющеготриггера 3 импульса начала преобразования на выходе управляющего триггера 3 появится сигнал, соответствующий логической 1. Этот сигнал поступает на .О-входы триггеров 4 и 5.20 Сигналом генератора 1, действующим на Свходы триггеров 4 и 5, производится переключение одного из триггеров, при этом первым переключается тот триггер, на вход С которого подан ближайший по фазе сигнал эта лонной частоты, Триггеры 4 и 5 связаны таким образом, что установка состояния хранения 1 одного триггера повлечет за собой блокировку другого триггера в состоянии хранения О. Поэтому всегда после переключе ния одного из триггеров разрешающий потен508924 Составитель В. Войтоведактор...

Номер патента: 219621

Опубликовано: 01.01.1968

Авторы: Арнит, Артюх, Вычислительной, Институт

МПК: G06K 1/00, H03K 3/315

Метки: входом, счетным, триггер

...7 смещен в сторону открывания. Если диод полупроводниковый с достаточно крутым изломом прямой ветви вольтамперной характеристики, то величина смещения транзистора 7 незначительно зависит от величины прямого тока.Прп повторном воздействии входного импульса величина сигнала на входе усилителядискримпнатора превышает его порог и на импульсном выходе б появляется сигнал перепаса. Под его воздействием транзистор 11, выполняющий функцию сброса в О, открывается и перебрасывает диод 1 в нулевое состояние, За счет задержки импульса вентилем и транзистором П шунтирующее действие транзистора 11 несколько задерживается по сравнению с действием входного сигнала по входу установки 1, что достаточно для надежной установки состояния О.Высокий...

Номер патента: 204711

Опубликовано: 01.01.1967

Авторы: Арнит, Вычислительной, Институт, Эрглис

МПК: H03K 19/20

Метки: 204711

...уровней управляющего напряжения легко обеспечить, чтобы транзистор 3 был при этом закрыт. Подаваемый на вход импульс повы.шает потенциал эмиттеров, Но так как открытый транзистор 2 включен по отношению к входному импульсу по схеме с общей ба зой, то его входное сопротивление весьманебольшое и транзистор сильно шунтирует импульс, Это шунтирование дополнительно затрудняет появление помехи на выходе 7 при 1 на входе 1.15 Если же на входе 1 менее отрицательныйпотенциал Ео(0), то транзистор 2 заперт отрицательной разностью потенциалов между эмиттером и базой, а транзистор 3 заперт потому, что на его базе и эмиттере потенциалы 2 о одинаковые. Если при этом на вход 4 поступает входной импульс, потенциал эмиттеров повышается и транзистор 3...