Патенты с меткой «микропроцессоров»

Номер патента: 1104519

Опубликовано: 23.07.1984

Авторы: Захаров, Ковбанюк, Проценко, Середа, Фролов

МПК: G06F 11/30

Метки: микропроцессоров, многоканальное

...блок регистровой памяти с первым входом блока 5индикации, второй вход которого соединен с информационным выходом блокасравнения, выход эталонного микропроцессора соединен с вторым входомсхемы сравнения, через дешифратор 10состояний выводов - с разрешающимвходом блока формирователей импульсов, а через селектор адреса - с адресным входом блока памяти, выходсхемы сравнения соединен с первым 15входом элемента ИЛИ, выход которогосоединен с вторым входом триггераготовности, выход которого соединенс входами готовности блока формирователей импульсов и коммугатора, выход несовпадения блока сравнения соединен с вторым входом элемента ИЛИи через коммутатор с входом неисправности блока управления, вход готовности которого соединен с...

Номер патента: 1264182

Опубликовано: 15.10.1986

Авторы: Захаров, Котик, Сулима, Теницкий

МПК: G06F 11/22

Метки: микропроцессоров, многоканальное

...сигналы "Синхро", "Выдача", "Прием" ) . На вторые входы этих (элементов поступают сигналы тактовой частоты генератора 3 импульсов. Таким образом, сравнение выходных сигналов микропроцессоров происходит в моменты времени, когда эти сигналы находятся уже в установившемся состоянии.Логическое несравнение информации на выходах контролируемого 6 и эталонного 7 микропроцессоров фиксируется блоком 8 сравнения, информация с которого поступает в блок 9 индикации и на вход элемента ИЛИ 14, При этом триггер 15 готовности устанавливается в состояние "Готово", останавливая работу микропроцессоров. В процессе работы канала контроля в блок 10 периодически записываются коды операций, выполняемых команд. Поэтому при обнаружении неисправности фиксируется...

Номер патента: 1424018

Опубликовано: 15.09.1988

Автор: Антуфьев

МПК: G06F 11/22

Метки: исходное, микропроцессоров, состояние, установки

...на микропроцессоры 2 исбрасывает их, Одцовремецца импульсом сброса ца выходе узла 3 (фиг. 2 д)устанавливается сигнал высокого уровня, а ца выходе элемента ИЛИ-НЕ 4(фиг. 2 е) - сигнал готовности низко 1го уровня. По заднему фронту импульса сброса происходит запуск счетчиков 5 и 6 узла 3. Па истечении временного интервала С синхронно с тактовыми импульсами на выходе дешифратора 8 узла 3 устанавливается цапряжение низкого уровня (фиг. 2 д), аца входах готовности микропроцессоров 2 - напряжение вь 1 сакаго уровня(фиг, 2 е). По истечении временногоинтервала й после окончания сигнала 50сброса первый микропроцессор 2 начинает выборку первой команды (фиг. 2 в),и-й микропроцессор 2 начинает выборку первой команды по истечении...