Сигнализатор совпадения фаз

(54) СИГНАЛИЗ носится изобре- парато, М" 24 водств ое обьединен ов, два ера, генеих счегчиа блока инающий ммутацичик, 6 ил,во СССР, 1980,во СССРО, 1988,ПАДЕНИЯ ФАЗ ноквидетельс01 В 23/ОвидетельсО 01 й 25/АТОР И)Г Иэобр 1 ой техни устройств электрически тельного типНа фиг.1 чиков фазовращ ле схема устройстваприве прототипа. На фиг 2 аявляемого устроис иаграмма" раб,3,9,11. Ю Ь) И ОСУДЛРСТВЕНСОЕ ГСЛТЕН ГНОГЕДОМСТВО СССРГОСС 1 ЛТЕНТ СССР) ИСАНИЕ ИЗ ние относится к измерите и может быть использован совмещения механических ва На фиг.З приведеустройства для блоков На фиг,За - опорное напряжение; Зб - напряжение на выходе компаратора 2; Зв - напряжение на выходе формирователя 3; Зг - условный график. характеризующий линейно возрастающий код счетчика 9; Зд - сигнал точной эоны на выходе младшего разряда ПЗБ 11; Зе-Зз - сигналы на выходах более старших разрядов ПЗБ 1, характеризующих более грубые зоны, Зи - измеряемое напряжение: Зк сигнал на выходе компаратора 1На фиг,4 приведен пример реализации блока 4 Ос-триггеров.(57) Использование. изобретение к измерительной технике. Сущнос тенин: устройство содержит два к ра, формирователь имссульс кодонаборных блока, два Ос-тригг ратор импульсов, два суммирующ ка, сумматор-вычитас ель. дв индикаторов, постоянныи зацом блок, синхронизатор, схему И, ко онный сумматор, вычитающии сче На фиг,5 приведен пример реализации синхронизатора 13На фи.6 приведена диаграмма работы синхронизатораНа фиг.ба - сигнал на выходе генератора 8; 66 импульс а тактовом входе триггера 19, 6 в - импульс на выходе триггера 19; бг импульс на выходе тригера 20, 6 д - импульс на выходе формирователя 21; бе - импульс на выходе формирователя 22,Устроиство-прототис с (фиг.1) содержит компараторы 1 и 2, формирователь 3 импульсов. блок 4 с сс-триггеров, первый блок 5 индикаторов, кодонаборный блок 6, второй блок 7 индикаторов, генератор 8 импульсов. счетчик 9, сумматор-вычитатель 10 и постоянный запоминающий блок 11 цри этом первые входы первого и второго компараторов 1 и 2 соединены соответственно с входными шинами опорного и измеряемого напряжений, вторые их входы подключены к шине нулевого потенциала: выход первого компаратора 2 через формирователь 3 импульсов соединен с установо сным входом счетчика 9, выход второго комцаратора 1СОЕДИНЕН С тДКтОВЫМИ ВходаМИ ВСЕХ тРИГГЕ- ров Г)лака 4 О.тригеров выходы которых подклю еы соо теетс) Вн 40 к индикатордгл первого блока 5 индикдтот)ов Выходы кододборного блока 6 соедиены с входами соот Ветствуощих индикаоров второго блока 7 индикаторов и вторыгли Входами сумматора-Вычитдтеля 10, первые входы которого соединены с выходами соотвесвующих разрядов счетчика 9, счетный вход которого подключен к выходу генератора 8 импульсов, Выход сумглатора-вычит,этеля 10 соединен с адресным Входом постоянного запоминдощего блока 11 (в дальнейшем ПЗБ), вьходы которог( соединены с соо- Ветсте)у 10 щими инфол 1 дционньми Входами триггеров блока 4 О-(рггеров.Недостатками устройства-прототипа является неудобство 10 использования и :.3 а фИ Т Е Л Ь Н 0 Е В Е) Е Г 1 Я П Р и С 0 (11 П э 11 И и М Е Х Д. НИЧЕСКОГО и ЭЛЕКтричл):,ОО НУЛй д;ОВр( щд тельных датчиковЦель изобретения расширение оолас)и при 1 енения эд с ; (беспчения Дистдн цион НОГО совмещения элок) риеско ГО и ;леханического нуля со рдцеие Времени совмещения и уцрппП н: процесса совм( п(ения,Цель дОстиГ деся:; (.т 1010, ч ГО В ПВ ГО Введены дОполи .:11 1,111 О-триггер, синхрониздтор, сх.1. И 1 Гй су.мируощий счет к с шино 1 (,Гр;,.:. кглбиндццонный сумматор, Второи:.,Дь 1 орнь,й Гм)ок. ВычиТаощий СЧЕТЧИ" (; П 11 Г Д ЦИСИ ИнфОРМД- ции и Вы Одо 1 3 (1 г(3 ри эт 011 е ь 1 ход первого комард 01);1 сдине 4 с тактовым вхоДОМ Допол н иел ь н(10 О(- тр 1( Г ерд, Выход форглирователя иглпульсов соединен с пер- ВЬМ ВХОДОГЛ СИ 4 ХРО 111 ЗДОРД И УСТДОВОЧ- ным Входом 8 дополнительогс О(-триггера еГО информацио 14 ыи плод Г)одк/1 ючен к шине логического нуля;1 Выход . к первому входу схемы И, Выход тенетдторд импульсов соединен со вторым входом синхронизатора и Вторым входом сх(11 ы И первый Выход синхронизатора соедиен с входом сброса В нулевое состояние второго суммирующего счетчика, второй выход синхронизатора соединен с шинои записи аьчитаощего счетчика, выход схемы И подклочен к счетному входу Второго суглмирующего счетчика, Выходы разрядов которого соединены с первыми входами комбинационного сумглдтора, вторые входы которого соединены с выходами разрядов второго кодонаборного блока, выходы сумглатора соедпены с информационными Входами записи информации Вычитаощего счетчика, д ео еыход "Заем" соединен с тактовыми входдгли блока О- триггеров. 5 10 15 20 25 30 35 40 45 50 55 Устройство содержит (см фи,2) компард)оры 1 и 2 форглровдель 3 импульсоЕ 3, блок 4 О-триггеров це 1 В,й блок 5 индикд торов, цервыи кодондборныи блпк 6, второй блок 7 индикаторов ген(.1 тор 8 импульсов, первый суммирующий с тчик 9 с шиной сГ)роса, сумме)ТО) 13 читатель 10 ПОстОЯнный эдпоминдк)пий блок 11, Дополнительный О-триггер 12, синхронизатор 13, схеглу И 14, ВтОрОй СуммируЮщий счетчик 15, камбиндционный сумматор 16, Второй кодондборный блок 17 и вычитдющий счетчик 18 с шиной записи, информационными входными шинами и Выходм "Заем", при этом первые входы компдрдторов 1 и 2 соединены с пиндми соот)етсвенно измеряемого и 01)орно(0 нд 1 ряжений. В)орье их ВхОды цодключень к шине нулво(о потенциала, выход первого коглпдраторд 2 через формировд гель 3 Путьсов со(.дине с усдновоч 1 ыми Входе)11 и с.;111 ке ) дополни)ельнОГО О-)е)1 ГЕ 1);3 12. Вых(д второго комгдрдтора 1 соединс 1;кцвыл и(догдополнитель 1 о 10 О;-григепд 12. Г-(ход ко(рого подкл 0 ен к шин(, /ОГ и 1(ск(10 4 уля, еь 1 ходы первоо к(дондборного Г)1 окд 6 соединены с Вход;ми соотве)слукп(их индикаторов второго блок;3 7 индикдоров и Вторыгли входагли суммдирд-вычидт(.ля 1 О первые входы к 010 р(1( 0 со(,ди 1.ны с пы ходали соот ветсдующих 1)дэр 5 дье (:че(чи д 9, счетныи 1)ход ктороо подключен л. Выходу генератора 8 имгуль(,ов, Вьход суглмдтор;3- Вычитдтля 10 сО(;/инсн с дд)ес 1 ым Входом постоянноГО э д Г 0 гл и н д О д(з е 0л О к д 1 1 (В дальнейшем - Г 13 Б), выходы которого соеди- НЕ 4 Ы С СООТВЕТСТВУ 011(ИМИ И 1 фОРМДЦИОННЫ- гли входами триггеров блока 4 О-триггеров, выходы котороо соединены соответственно с идкдгоГами первоо блокд 5 идика)Оров, 5-е)ход Дог)олни) ел ного О-триггера соеДинен с ВыхОДО(л фоат)гли)ОВд)еля 3 импульсов и цервыл входогл синхронизатора 13, Ворые Входы с(нхрониэатора 14 и схегр И 14 соединены с Выходом генератора 8 иглпульсов, первый Вход схемы И 14 соединен с выходом Оцтриггерд 12, выход схемы И 14 соединен со счетным Входом второго суглмирующего счет гика 15. Вход сброса которого г( соединен с первым выходом синхронизатора 13, выходы разрядов счетчика 15 соединены с первыми входами комбинационного сумматора 16, вторые входы которого соединены с Выходами второго кодонаборного блока 17. выходы сумматора 16 подключены к шине записи информации вычитающего счетчика 18, второй выход синхронизатора 13 соединен так)овым входом вычитающего счетчика 18, счетный (вычитающий) Вход счетчика 18 соединен свыходом генератора 8 импульсов, а выход "Заем" вычитающего счетчика 18 соединен с тактовыми входами С блока 4 Огтриггеров.Устройство работает следующим образом,Компаратор 2 в момент положительного перехода входного (опорного) напряжения через нулевой уровень вырабатывает импульс, передний фронт которого совпадает с нулевой фазой опорного напряжения, Формирователь 3 импульсов вырабатывает по этому фронту короткий импульс, сбрасывающий счетчик 9 в нулевое состояние. Частота генерации генератора 8 импульсов и разрядность счетчика 9 выбраны такими, чтобы переполнение счетчика происходило за интервал времени, равный периодуопорного напряжения (например, если частота опорного и измеряемого сигналов равны Р а разрядность счетчика 9 - и, то частота генерации генератора 8 должна быть Г 0 2").При выполнении этого условия состояние счетчика 9 с точностью до выбранного уровня квантования, определяемого разрядностью счетчика 9, соответствует фазе опорного напряжения.Кодонаборный блок 6 предназначен для задания значения фазы опорного напряжения, о совпадении с которой нулевой фазы измеряемого напряжения должно сигнализировать устройство. Кодонаборный блок 6 может быть выполнен, например, на тумблерах. Совокупность выходных сигналов кодонаборного блока 6 характеризует двоичный код этой фазы, отображаемый вторым блоком 1 индикации. Одновременно этот код поступает в качестве вычитаемого на второй вход сумматора-вычитателя 10, На первый вход сумматора-вычитателя 10 поступает линейно-ступенчато изменяющийся код фазы опорного напряжения с выходом разрядов счетчика 9,Рассмотрим, как меняется в течение периода напряжения и-разрядный результат вычитания иэ кода счетчика 9 (А) кода кодо- наборного блока 6 (В). для чего рассмотрим коды разности чисел А и В при изменении одного из них (А) от меньших значений до больших, например, в диапазоне трех младших разрядов. Для вычитания кода В из кода А необходимо код В преобразовать в дополнительный код, для чего его надо инверсировать и прибавить единицу младшего разряда. после чего сложить код числа А. и дополнительньй код числа В. Все операции при этом осуществляем в и-разрядной сетке. Возникающий при этом перенос в (п+1)-й разряд теряется.У5 10 15 20 25 30 35 40 45 50 55 Именно по такому алгоритму работаети-разрядный сумматор-вычитатель 10 сигнализатора,Допустим, что разрядность счетчика 9,сумматора 10 и кодонаборного блока 6 равна 8. Тогда коду нулевой фазы соответствуеткод ОООООООО, коду 180 - код 10000000,коду 90 - код 01000000, коду 45 - код00100000 и так далее.Допустим, что в кодонаборном блоке 6установлен код 01100000, что соответствуетфазе 135 (код числа В),Дополнительный код числв В имеет вид1001111110100000Рассмотрим текущие разности А-В (см,таблицу),Таблица помогает понять принцип программирования ПЗБ 11 (ПЗБ 11 может бытьвыполнен, например, на основе микросхемсерии 541 РТ 1, по бКО 341236 ТУЗ. 1 корпусмикросхемы позволяет построить ПЗБ 11на 256 4-разрядных слов). Дрпустим, что вячейки с адресами 11111111 и ОООООООО записываются нули во все разряды выходногослова. Используются, напоимер, упомянутые микросхемы 541 РТ 4Допустим, что нулевое значение разряда в выходном слове ПЗБ 11 в момент прихода нулевой фазы измеряемогонапряжения приводит к свечению соответствующего светодиода блока 5, Пусть светодиод Осоответствует младшему разрядувыходного слова, а Оз - старшему, Все светодиоды О, - Оз в таком случае светятся, когда несовпадение фаэ опорного иизмеряемого напряжений не превышаетединицы младшего разряда и-разрядного (внашем примере - 8-разрядного) кода.В ячейки с адресами 00000001 и11111110 записываются нули в разрядах выходного слова хз, х 2, х 1, а в разрядах х 0единицы, Следовательно, при выборе этихячеек светятся светодиоды Оз, а 00 несветится, при этом регистрируется ситуация, когда несовпадение фаз опорного иизмеряемого напряжений не превышаетединицы второго разряда. В ячейках с адре-.сами 00000010 и 11111100, 00000011 и11111101 в разрядах хз и х 2 записываетсянули, а в разрядах х и х, - единицы. Привыборе этих ячеек светятся светодиоды Ози 02, а 01 и 00 не светятся, регистрируя, чтонесовпадение фаэ не превышает единицытретьего разряда, В ячейки с адресами00000100 1111100000000101 .1111100100000110 1 1 ОЙДО1111 Ов разряде хэ записываются нули, а в разрядах х 2, х 1 и хо - единицы. При выборе этих ячеек светится светодиод Оз, а светодиоды 02, 01 и Оо не светятся, регистрируя, что несовпадение фаз не превышает единицы четвертого разряда.При таком программировании ПЗБ 11 легко находят адреса ячеек, подлежащих программированию; анализируя код разности, видим, что анализ разности на эквивалентность К старших разрядов, т,е. проверка логического условия;Г = Хл.1 Хл.2 ХмХ 1 1 Хп 2 Хп-эХп-м Ч Хп.1 ХпХп-эХп.позволяет сделать вывод, что абсолютнаявеличина разности чисел А и В не превышает величины 2п-УОчевидно, что, увеличив разрядностьвыходного слова ПЗБ 11, например, до 8разрядов, а глубину памяти, например, до2 ячеек, можно оперировать с 12-раэряд 12ными словами А и В (в этом случае разрядность кодонаборного блока 6, счетчика 9,сумматора-вычитателя 10 также должнабы гь равна 12).Обьем программируемой памяти приэтом невелик: при и-адресном ПЗБ 11 проп.1+1граммируется только Е = 2ячеек (для8-разрядного ПЗБ, как мы видели, из 256ячеек программируется только 16.ячеек, т,е.для К = 5, и =. 8, Е =- 2=- 16),Незапрограммированные ячейки содержат во всех разрядах логические единицы, и при их.выборе кодом разности А-В навыходах ПЗБ 11 формируется код, не приводящий к свечению светодиодов.На приведенной диаграмме работы устройства (фиг.3) а - опорное напряжение; б -напряжение на выходе компаратора 2; в -напряжение на выходе формирователя 3; г- условный график, характеризующИй линейно возрастающий код счетчика 9; д -сигнал точной зоны на выходе младшегоразряда ПЗБ 11; е-ж-з - сигналы на выходахболее старших разрядов ПЗБ 11, характеризующие более грубые зоны: и - измеряемоенапряжение; к - сигнал на выходе компаратора 1,При таком соотношении сигналов светится светодиод Оэ, а светодиоды 02-0 О насветятся. Иэ диаграммы следует, что все зоны симметричны относительно задаваемойточки сравнения (строго говоря, несимметричность каждой зоны не,превышает величины единицы младшего разряда).Очевидно, что с увеличением разрядностиэта ошибка может быть сведена к сколь55 5 10 15 20 25 30354045 50 угодно малой величине. Изменив программирование в области точных эон, можно для нескольких точных эон отойти от принципа эквивалентности К старших разрядов; например, для ячейки с адресом 000.00 выделить светодиод "нулевой разности" Оо, для ячеек с адресами 00000001; 11111111 - светодиод с отличием в единицу младшего разряда; для ячеек с адресами 00000000;11111110 - светодиод с отличием в две единицы младшего разряда, т,е, в единицу разряда с весом 2; для ячеек с адресами 00000011; 11111100; 11111101 - светодиод с зоной, соответствующей эквивалентности уже по 6 старшим разрядам, и так далее; для более грубых эон перейти к принципу эквивалентности при адресации ПЗБ 11.Программирование можно осуществить при других условиях отображения разности, например, несимметричных относительно точки сравнения в ту или иную сторону, и т,п,Сигнал на тактовых входах блока 4 01- триггеров формируется следующим образом.Фронт сигнала на выходе компаратора 1, воздействуя на тактовый вход С О-триггера 12, устанавливает его в нулевое состояние: в единичное же состояние Огтриггер 12 переключается под воздействием импульса, вырабатываемого формирователем 3 импульсов. Таким образом, на единичном выходе триггера 12 формируется импульс,длительность которого пропорциональнаразности фаз между опорным и измеряемым напряжениями. При этом на выходе схемы И 14 формируются 1 раэ за период опорного напряжения пачки импульсов, количество которых соответствует разности фаэ исходных напряжений (с точностью довыбранной величины квантования), Эти пачки импульсов поступают на счетный вход второго суммирующего счетчика 15, регулярно сбрасываемого в нулевое состояние импульсом с первого выхода синхронизатора 13, Код счетчика 15 складывается сумматором 16 с кодом на вььходе второго кодонаборного блока 17, и результат суммирования поступает с выхода сумматора 16 на входы параллельной записи информации(шину записи информации) вычитающегосчетчика 18. Этот код записывается в счетчик 18 один раэ в период опорного напряжения импульсов со второго выходасинхронизатора 13, На вычитающий счетный вход вычитающего счетчика 18 поступают импульсы с выхода генератора 8 импульсов. Разрядность счетчиков 9, 15 и 18и кодонаборного блока 17 выбрана одинаковой.35 40 45 50 55 Пусть код, вырабатываемый вторым кодонаборным блоком 17, равен О. Тогда кодфазы измеряемого напряжения, формирующийся счетчиком 15, беэ коррекции переписывается в вычитающий счетчик 18. которыйобнуляется через время, равное (с точностью до величины квантования) разностифаз между опорным и Измеряемым напряжениями.В этом случае работа заявленного устройства практически совпадает с работойпрототипа: фронт сигнала на входе блока 4соответствует фазе напряжения, вырабатываемого фазовращательным датчиком.Однако при наборе на выходе блока 17двоичного кода. отличного от нулевого. фазасигнала на выходе "Заем" счетчика 18 сдвигается по отношению к фазе измеряемого360 йнапряжения на величину Ьр -2 пгде и - разрядность счетчиков и кодонаборного блока, а й - десятичный эквивалентдвоичного числа, соответствующий коду навыходе блока 17.Таким образом, вместо разворота фаэовращательного датчика, расположенногов труднодоступных местах, и использованиядля этого процесса нескольких работников(один иэ которых разворачивает датчик, адругой наблюдает за блоком сигнализации5) можно, манипулируя переключателямиблока 17, совместить фронт измеряемого,но скорректированного по фазе, сигнала стребуемым значением фазы эталонного сигнала. Точное совмещение реального датчика в пределах нескольких угловых минутфизически невозможно, коррекция же фазысигнала на выходе счетчика 18 может бытьвыполнена с любой точностью, задаваемойразрядностью: так, "вес" младшего разрядапри и - 16 равен 20",Назначение синхронизатора 13 состоитв обеспечении такой процедуры сбросасчетчика 15 и записи в счетчик 18, котораяисключила бы ошибочную запись кода всчетчик 18,Пример реализации такого блока приведен на фиг,5, а диаграмма его работы - нафиг.б. На фиг,5-19, 20 - О-триггеры; 21 и 22- формирователи импульсов.Пусть генератор импульсов 8 вырабатывает прямоугольные импульсы с периодом Т(фиг. ба), причем счетчики 15 и 18 реагируютна положительные фронты счетных импульсов (как и триггеры 19 и 20). Примерамитаких элементов являются, например, реверсивные счетчики 133 ИЕ 7 и Ргтриггеры133 ТМ 2 интегральных схем серии 133. Запись параллельного кода в счетчик 1 ЗЗИЕ 7,используемого как вычитающий, являетсяпотенциальной, по уровню сигнала на тактовом входе записи.Триггер 19 по фронту опорного импуль 5 са(на выходе формирователя 3, фиг.2) переключается в "1"; по первому жеположительному фронту импульсов генератора 8 триггер 20 переключается в "1", устанавливая триггер 19 в исходное состояние10 по входу В(см, фиг. бб - импульс на тактовомвходе триггера 19; бв - импульс на выходетриггера 19; бг - импульс на выходе триггера20; бд - импульс на выходе формирователя 21;бе - импульс на выходе формирователя 22,15 Длительность импульсов т 1 и 12 в суммеменьше величины Т. Импульсом на выходеформирователя 21 код с выхода сумматора16 записывается в счетчик 18; по заднемуфронту этого импульса формирователь 2220 вырабатывает импульс, сбрасывающийсчетчик 15 в нулевое состояние,По ближайшему положительному счетному фронту счетчики 15 и 18(фиг,2) начинают считать, причем содержимое первого из25 них возрастает, а второго убывает.Можно предложить и другие вариантыисполнения блока 13; очев 1 дно, что оно определяется характеристиками используемых счетчиков, Вследствие этого заявитель30 не посчитал целесообразным вводить структуру этого блока в число защищаемых приТаким образом, заявляемое устройствоимеет более широкую область применения за счет обеспечения дистанционного совмещения электрического и механического нуля, значительно сокращает время совмещения и увеличивает удобство эксплуатации.Формула изобретения Сигналиэатор совпадения фаз, содержащий два компаратора, формирователь импульсов, генератор импульсов, первый суммирующий счетчик, комбинационный сумматор-вычитатель, первый кодонаборный блок, два блока индикаторов, постоянный запоминающий блок, блок О-триггеров, при этом первые входы компараторов соединены с шиной нулевого потенциала, а их вторые входы - с соответствующими шинами опорного и измеряемого напряжений, выход второго компаратора через формирователь импульсов соединен с входом сброса первого суммирующего счетчика, счетный вход которого соединен с выходом генератора импульсов, выходы разрядов первого суммирующего счетчика соединены с первыми входами комбинационнрго сумматора-вычитателя, выходы первого кодонаборного блока сое1824595 12 динены с вторыми входами комбинационного сумматора-вычитателя и второго блока индикаторов, выходы указанного сумматора-вычитателя через постоянный запоминающий блок соединены с информационными входами блока Огтриггеров, а их выходы соединены с соответствующими индикаторами первого блока индикаторов, о т л и ч аю щ и й с я тем, что, с целью расширения области применения за счет обеспечения дистанционного совмещения электрического и механического нулей, сокращения времени совмещения и упрощения процесса совмещения, в него введены дополнительный Огтриггер, синхронизатор, схема И, второй суммирующий счетчик, комбинационный сумматор, второй кодонаборный блок, вычитающий счетчик с выходом "Заем", при этом выход первого компаратора соединен с тактовым входом дополнительного О-триггера, выход формирователя импульсов соединен с первым входом синхронизатора и установочным входом доКоды разности А-В а еса ПЗБ+7 01011110 01011111 01100000 01100001 01100010 01100011 01100100 01100101 01100110 ф 11100111 полнительного Огтриггера, информационный вход которого соединен с шиной логического нуля, а выход - с первым входом схемы И, выход генератора импульсов сое динен с вторым входом синхронизатора ивторым входом схемы И, первый выход синхронизатора соединен с входом сброса в нулевое состояние второго суммирующего счетчика, второй выход синхронизатора со единен с шиной записи информации вычитающего счетчика, выход схемы И подключен к счетному входу второго суммирующего счетчика, выходы разрядов которого соединены с первыми входами 15 комбинационного сумматора, вторые входыкоторого соединены с выходами разрядов второго кодонаборного блока, выходы сумматора соединены с входами записи информации вычитающего счетчика, его выход 20 "Заем" соединен с тактовыми входами блокОгтриггеров, а счетный вычитающий вход вычитающего счетчика соединен с выходом генератора импульсов, 18245951824595 едактор Заказ 2224 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям113035, Москва. Ж, Раушская наб., 4/5 и ГКНТ СССР Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина. Лог"СОт генераироВ Кпакпт 3 оу Ьо 5 у (Ь 06 у гппцсц( сйщццио и а ВхаФу с 5 рсса Р сдгпчюа 7 Х Фиг,о Составитель А, СтаростинаТехред М,Моргентал Корректор И. Муска