Устройство отождествления наборов данных

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИХ 19) 01))5 С 06 Р 7/О ПИСАНИЕ ИЗОБРЕТЕН ЛЬСТВУ К АВТОРСКОМУ С ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ. СССР(56) Авторское свидетельство СССРЯф 1022150, кл. С 06 Р 7/06, 1983.Авторское свидетельство СССРВ 1425656, кл. О 06 Р 7/06, 1987.(54) УСТРОЙСТВО ОТОЖДЕСТВЛЕНИЯ НАБОРОВ ДАННЫК (57) Изобретение относится к вычислительной технике и радиолокации и может быть использовано в двухпунктных угломарных системах. Цель изобрете-ния - повышение быстродействия и достоверности наборов данных за счет реализации инвариантно-группового алгоритма обработки информации. Уст 2ройство содержит генератор 1 импульсов, синхронизатор 2, сверхоперативные блоки 3-6 памяти, функциональные преобразователи 7,8, преобразователи 9, 10 кодов, буферные блоки 11,12 памяти, блок 13 сравнения кодов, выход 14 устройства. Функциональный преобразователь 7(8) содержит вычитательдва постоянных блока памяти, три преобразователя кодов, два умножителяи сумматор. Работа устройства основывается на вычислении на каждом пеленгаторе значений инварианта по формулеСя елоР =, -, -- + В а( - А)к з з.п (р,; - А)в1 с Е 1,2, где 0 3- соответственно азимут и угол места 1-й цепи, изме- ф ренных на Е-м пеленгаторе, и последую- фр щем попарном сравнении. Это позволяет ф ф повысить достоверность и быстродейст- ( , вие решения задачи отождествленияпеленгов. 1 з.п. ф-лы, 8 ил.Функциональный преобразователь (фиг.2) содержит вычитатель 15, постоянный блок 16 памяти, преобразователи 17 и 18 кодов, умножитель 19, постоянный блок 20 памяти, преобразователь 21 кодов, умножитель 22 и сумматор 23.Узел сравнения кодов (Фиг.З) со держит регистры 24 и 25, сумматор 26, группы элементов И 27 и 28, группа элементов ИЛИ 29, схема 30 срав" нения, элемент И 31 и постоянныйблок 32 памяти (ПБП) .45 Синхронизатор (фиг,4) содержит элемент И 33, триггер 34, счетчики 35 и 36 элементы 37 и 38 задержки, элемент ИЛИ 39, триггер 40, мультиплексоры 41 и 42, элемент ИЛИ 43, элементы И 44 и 45 и постоянное запоминающее устройство 46.Генератор импульсов (Фиг.5) содержит генераторы 47 и 48 тактовых им" пульсов, элементы И 49 и 50 и элемент ИЛИ 51.Блок 13 сравнения кодов (Фиг.6) содержит узлы 52 сравнения кодов. 55 Изобретение относится к вычислительной технике и радиолокации и пред" назначено для отождествления пеленгов (углов места и азимутов), полученных двумя пеленгаторами об одних и тех5 же объектах, и может быть использова-. но для отождествления пеленгов движущихся объектов в триангуляционных системах пассивной локации.Пель изобретения - повышение быстродействия и достоверности отождествления набора данных эа счет реализации инвариантно-группового алгоритма обработки инФормации.На Фиг.1 представлена структурная схема устройства; на Фиг,2 - Функвиональный преобразователь; на Фиг,З - блок сравнения кодов; на фиг.4 - буферный блок памяти; на Фиг.5 - узел сравнения кодов; на Фиг.б - синхронизатор; на Фиг. 7 - генератор; на фиг.8 - временные диаграммы работы устройства.Устройство содержит генератор 1 т 5 импульсов, синхронизатор 2, сверхоперативные блоки 3-6 памяти, Функциональные преобразователи 7 и 8, преоб" раэователи 9 и 10 кодов, буферные блоки 11 и 12 памяти, блок 13 сравне .ния кодов, выход 14 устройства,Буферный блок 11 памяти (фиг.7)содержит сверхоперативные блоки 53памяти.Устройство работает следующим образом.В исходном состоянии в блоки 3и 4 записаны коды, значения которыхсоответствуют измеренным на первомприемном пункте значениям азимута 01и угла места 8 соответственно, ав блоки 5 и 6 - коды, значения которых соответствуют измеренным навтором приемном пункте значениям азимута р(и угла места , соответственно. Число пар (0 ,; )(М) равно числу объектов И в секторео зора. Очередность занесения этихкодов в блоки соответствует очередности их получения на приемных пунктах (цепи загрузки кодов в блоки непоказаны) .Цикл обработки информации выполняется по сигналам из синхронизатора 2 в следующем порядке,Шаг 1: вызов кодов из блоков 3-6в функциональные преобразователи 7 и8, в которых вычисляется значениеинварианта соответственно для первого и второго пунктов.Шаг 2: запись результата из функциональных преобразователей 7 и 8 соответственно в блоки 11 и 12 по адре - .сам, поступающим по второму входу каж 1дого из них от синхронизатора 2, Далее следует возврат к шагу 1. Этотциклический процесс повторяется дотех пор, пока не будут обработанымассивы данных, записанные в блоках3-6 для всех Я объектов. При большомчисле объектов В (50 и более) для сохранения приемлемого времени отождествления блоки 11 и 12 состоят изнескольких блоков 11 -11 (12, - 12 )(Фиг.4). При записи информации блокиработают поочередно, а при считывании - параллельно. В конкретный момент запись кодов ведется только водин блок 11 (1 =.1,К), при этом- его выбор производится по сигналу спреобразователя 9 (10) кодов. На выходах 3, З блоков 11 и 12(фиг,4) присутствует только одна "1")определяющая по входу СЯ блок 111(12 ), допускающий запись кодов всоответствующие ячейки памяти,После этого следует цикл обработки информации, записанной в блоках11 и 12. Каждое число Р 1, массива из165481 40 блока 11 сравнивается с каждым числом Рмассива по правилу 1 приР- Рс До 21 ) 5О приР, - Р Д где Д - порог отожцествления, установленный заранее.При этом для сравнения кодов эа" 10 действуются все блоки 11- 11 к. Это обеспечивается подачей с преобразователя 9 кодов высокого уровня на входы СЯ всех блоков 11 - 11.Таким образом, образован упорядоченный массив, содержащий бит инфор" мации, представляющий собой результат отождествления, выдаваемый на выходную шину устройства. Далее процессы загрузки новых данных и их обработки20 повторяются для последующих замеров координат.Поясним работу устройства на упрощенном примере когда число объекЭ25 тов М = 3. Для этого рассмотрим временные дйаграммы синхронизатора (фиг. 8). По импульсу в момент е (фиг,8 а) "Пуск" (цепь его подачи не показана) блоки 3-6 синхронизатором 2 устанавливаются в режим считыва ния (фиг.8 б), и на их адресные входы начинают поступать управляющие сигналы, соответствующие кодам чисел 1,2,3 (фиг.7 в,г). Напряжение считыванин (фиг.8 б) действует в течение 35 всего времени считывания, информации из блоков 3-6, Спустя время(фиг.8 е), необходимое для установления на выходных шинах функциональных преобразователей 7 и 8 результата преобразований, по импульсам записи (фиг,8 е) эта информация заносится соответственно в блоки 11 и 12, которые установлены в режим записи (фиг,8 ж). Адреса записи данных в блоках 11 и 12 поочередно устанавливаются сигналами, поступающими по шине управления, соединенной с вторым входом управления (фиг,8 з,и, к, л) . По окончании записи кодов в блоках 11 и 12 в момент 1 (фиг .8 б,ж) последние устанавливаются низким потенциалом в режим считывания (фиг,8 ж) и по тактам считывания (фиг.8 м) ко 55 ды иэ блоков 11 и 12 поступают в блок 13 сравнения кодов для дальнейшей обработки. Спустя время Д (фиг.8 м), необходимое для сравнения Оокодов в блоке 13, синхронизатор 2 вырабатывает импульс разрешения (фнг,8 н) для съема результата сравнения. Эпюры, представленные на фиг,8 з, и, к, л, иллюстрируют случай малого числа объектов, когда применима последовательная дисциплина сравненияФункциональный преобразователь 7(8) (фиг.2) работает следующим образом.В такте считывания на выходах блоков 3-6 появляются коды значений со" ответственно 6(;иКод фф преобразуется следующим образом, Код М, поступает на первый вход вычитателя 15, на втором входе которого присутствует код величины А и записанный в блок 6, На выходах преобразователей 17, 18 кодов появляются коды величин соответственно с 8 ( С; - А .) и созес ( 0(; - А) . Код величины сйд (р(,- Д) поступает на первый вход умножителя 19, на втором входе которого присутствует код величины В и записанный в блок 20, Код величины В ссд ( К, - А) с выхода умножителя 19 поступает на первый вход сумматора 23.Код ; преобразуется следующим образом. Код (3, поступает на вход преобразователя 21 кодов, реализующего математическую операцию у = С 8 Х, В этом случае на первом входе умножителя 22 присутствует код с 8 ;, а .на втором входе - код созес (К; - А). Таким образом, в ре- зультате действия всех вышеописанных операций, на выходе сумматора 23 появляется код величины д Дсозес (Ж, - А) + Все 8 Ы; - А) .Рассмотрим работу блока 13сравнения кодов. По такту считывания, пос тупающему по входу 3,1, в регистр 24с заносится значение первого инварианта Р 1, хранящегося в 1-м блоке 11, а в регистр 25 - значение второго инварианта Р хранящегося в а-м блоке 12, При этом в знаковом разряде регистра 24 записан "0", что соответствует положительному числу, а в знаковом разряде регистра 25 записана "1", Поскольку к второму входу сумматора 26 подключены инверсные выходы разрядов регистра 25, то зто соответствует представлению инварианта Р со знаком "-". Код разности (Р -Р ) может соответствовать положительному(РиР,) или отрицательному (Р 1 ( Р 1)числу. В первом случае через логические элементы И 27, а во втором случае - через логические5 элементы И 28 разряды модуля кода разности поступают через логические элементы ИЛИ 29 на раэряцы первого входа схемы 30. На вторые входы схе 1мы 30 сравнения с блока 32 подан код величины Ь, По тактовому импульсу с входа 3,2 результат сравнения поступает на выход 14блока сравнения, Далее следует такт считывания очередного инВариантЯ Р из блокЯ 1 после чего описанные процессы повторяются до тех пор, пока не будет обработан первый инвариант из 1-го блока 53 со всеми инвариантами из ш-го блока 12. После этого из 1-го блока 11 в регистр 24 вызывается значение второго инварианта Г, для которого все описанные процедуры повторяются. Цмкл работы узла 1 Э 1 ш заканчивается обработкой 1 инварианта Р д из 1-го 25Рблока 11 с инвариантом Р 2из ш-го блока 12, где р - емкость 1-го (ш-го), Например, для р4 в блоке 13 ущ выполнено 16 описанных процедур сравнения.30Время, необходимое для сравнения одной пары кодов, записанных в блоках 11 и 12 значительно меньше времени, необходимого для вычисления инва рианта и записи его значения в блоке 11 (12). Поэтому устройство в режиме сравнения кодов должно работать на более высокой частоте, неже-, ли чем в режиме вычисления и записи кода в блоке 11 (12) . Этим объясняется наличие двух тактовых генераторов40 47, 48 генератора 1 импульсов (фиг.У)Рассмотрим работу синхронизатора 2 По сигналу "Пуск" триггеры 34 и 40 устанавливаются в единичное состояния45 и на счетные входы счетчиков 35 и 36 начинают поступать импульсы с выхода тактового генератора 4 (фиг.7) генератора 1 импульсов, При этом предварительно в счетчик 35 по входу предустановки занесена такая установка, которая обеспечивает счет поступающих импульсов до тех пор, пока количество поступивших импульсов не будет равно И (числу объектов в секторе обзора пеленгатора), Перед началом счетча счетчик 36 обнулен, при этом в процессе счета код на его выходе является адресом, по которому ваписывается ипи считывается информация из 1-го (ш-го) блока 11(12),Рассмотрим режим записи. Загрузка кодов идет по совпадающим адресам в 1-е блоки 11(12). Это обеспечивается коммутацией к выходу мультиплексора 4 1 второго информационного входа, соединенного с выходом и/2 (и - число разрядов счетчика) младших разрядов счетчика 36. Выход старших и/2 разрядов счетчика 36 коммутируется к выпульсов, обнуляет счетчик 36 и заносит к входу занесения счетчика 35 со- ответствующий код предустановки. Синхронизатор 2 как и все устройстУ5 во в целом, готов к проведению очередной процедуры отождествления набора данных.Формула изобретения1. Устройство отождествления наборов данных, содержащее генератор импульсов, четыре сверхоперативных блока памяти, о т л и ч а ю щ е е - с я тем, что, с целью повышения быстродействия и достоверности отождествления наборов данных, в него дополнительно введены два функциональных преобразователя, два преобразователя кодов, два буферных блока памяти, синхронизатор, блок сравнения кодов, причем выход генератора импульсов соединен с входом синхронизатора, выходы первой группы которого соединены с входами управления всех сверхоперативных блоков памяти, выходы первого и второго сверхоперативных блоков памяти соединены соответственно с входами первой и второй групп первого функционального преобразователя, выходы третьего и четвертого сверхоперативных блоков памяти соединены соответственно с входами первой и второй групп второго функционального преобразователя, выходы первого и второго функциональных преобразователей соединены с информадонными входами соответственно первого и второго буферных блоков памяти, выходы второй группы синхро 40 низатора соединены с входами первого и второго преобразователей кодов, выходы третьей и четвертой групп синхронизатора соединены с адресными входами соответственно первого и вто 45 рого буферных блоков памяти, выходы 1 пятой группы синхронизатора соединены с управляющими входами блока сравнения кодов, выходы шестой группысинхронизатора соединены с управляющими входами генератора импульсов,выходы первого и второго преобразователей кодов соединены с управляющимивходамн соответственно первого ивторого буферных блоков памяти, выходы которых соединены с информационньгми входами соответственно первойи второй групп блока сравнения кодов,выход которого является выходом устройства. 2. Устройство по п,1, о т л и ч аю щ е е с я тем, что каждый функциональный преобразователь содержит вычитатель, три преобразователя кодов,два умножителя, два постоянных блокапамяти, сумматор, причем входы первойгруппы вычитателя являются входамипервой группы функционального преобразователя, входы второй группы вычитателя подкпючены к выходам первого постоянного блока памяти, выходывычитателя соеДинены с входами первого и второго преобразователей кодов,выходы первого преобразователя кодовсоединены с входами первой группыумножителя, входы второй группы которого подключены к выходам второгопостоянного блока памяти, выходы первого умножителя соединены с входамипервой группы сумматора, входы третьего преобразователя кодов являютсяьвходами второй группы функционального преобразователя, а вькоды соединены с входами первой группы второгоуь.ножителя, входы второй группы которого подключены к выходам второгопреобразователя кодов, а выходы сое-динены с входами второй группы сумматора, выход которого являетсявыходом функционального преобразователя1654810 а 8ффсоставитель В. Козлтор О. Головач Техред А.Кравчук Корректор С. Шекмар раж 403 Подписноемитета по изобретениям и открытиям при ГКНТ С сква, Ж, Раушская наб., д. 4/5 твенно-издательский комбинат Патент , г. Ужгород1 1 агарина,рои ф