Устройство для цифровой фильтрации

1647592 Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах,йункционирующих в реальном масштабевремени.Целью изобретения является расширение области применения за счет выполнения нелинейной йильтрации комплексных сигналов. 10На Аиг.1 приведена схема устройства; на Лиг.2 - схема вычислительного блока; на йиг,З - схема блокакомплексного умножения; на йиг.4 -схема умнояителя комплексных чисел.Устройство для цнйровой йильтрации (Аиг. 1) состоит из блока 1 син,хронизации К, вычислительных блоков21 2 к (где К - длина входной последовательности) и блока 3 комплексного; умножения. Блок 1 синхронизации содержит счетчик 4, коммутатор5, дешийратор 6 и эпемент ИЛИ-НЕ 7.каждый вычислительный блок 22 к(фиг,4) содержит умножители 22-25,.вычитатель 26 и сумматор 27,Устройство работает следующимобразом. 40 30 ф31 ) + Устройство работает следующим .образом.45 В исходном состоянии регистр 9коэййициентов, первый 13 и второй 14 регистры всех вычислительных блоков 2 12, "первые 16 116и вторые 1717 регистры блока 3 находятся 50 в нуле. Па первый и второй инйормационные входы устройства. постоянно подается код "0", на тактовый вход поступают тактовые импульсы. На третьи и четвертые инйормационные входы устройства поступают отсчеты входной последовательности в виде кодов, соответствующих вещественной и мнимой частям йильтруемого сигнала, со скоростью одного отсчета на такт В А 4 Фгде Лредварительно рассмотрим работу умноянтеля комплексных чисел. Выполнению операции комплексного умножения соответствует выражение; В С = (йеВ + 3 1 шВ) х х (КеС + 3 1 шС)КеВ КеСФ1 шВХшС + 1 (НеС 1 шВ +НеВ, КеС - код реальной (синйазной) составляющей комплексных сигналов В и С соответственно; ХшВ, 1 нС - код мнимой (квадратурной) составляющей комплексных сигналовВ и С соответственно.На первый, второй, третий и четвертый входы умнояителя поступают соответственно следующие сигналы: КеВ, 1 шВ, НеС, 1 нС.На первом умножителе 22 производится умножение НеВ, КеС, на втором умножителе 23 - НеС 1 шВ, на третьем умножителе 24 - КеВ 1 иС, на четвертом умножителе 25 - 1 шВ 1 шС. Вычитатель 26 кодов производит операцию вычитания КеВфНеС " 1 шВ 1 шС и выдачу первого выходного кода. Сумматор 27 производит операцию суммирования КеСф 1 тпВ + КеВ 1 шС и выдачу второго выходного кода.При выполнении нелинейной фильтрации одномерных комплексных сигналов согласно йормулеКу(п) д. х(п-:Д+ иЦ) +.а 1М)сссс х(у) хих(у) у : ссс 1 которые записываются соответствеп(о в первые 1611) и вторые 1717б регистры сдвига блока 3, где с помощью умножителей 18 ь 19119 у 20 ь,20(ь 21 с 121 происходит комплексное умножение с получением результата в виде реальной и мнимой составляющихВыходные отсчеты на умножителях 19 119 (первой группы) можно представить в виде: 15+ 1 лх(1) ф Кех(х - 1 ) Полученные выходные отсчеты попарно перемкожаются между собой умкожителями 20120(хь 21 ь 21 уь на выходах которых также выделяется реальная и мнимая составляющие: 30 яКех(3 у 1, 1 ) =Кех Ць 1) ),сс Кех( - 1 ) - 1 п)х(1 у 1 ) 1 ТЙХ) в35сТлх(1 ь 1, 1 ) = Кех(1 ь 1 ) 1 щх(1 и ..,. ) + 1 щх(1, 1 ) Кех(1 - 1 ), (4) 40 Выходные сигналы идущие на третий и четвертый ИИАормационные входыустройства, и полученные выходныеотсчеты первой и второй групп с умножителей блока 3 подаются на входыумножителей 10110 ь каждого из вычислительных блоков 2 2 к,Иод воздействием сигнала "Одномерная обработка"ь поступающего навход задания режима работы устройстваь на выходе элемента ИЛИ-НК 7 4 ор"мируется уровень логического "0",передаваеьвй на управляющий входмультиплексора 15, Под воздействием этого же сигнала "Одномерная обработка" на выходе коммутатора 5 припускается код числа К, передаваемыйна адресные входы узлов постояннойпамяти 8 все блоков 2 ь,с 2 хСь в резульс1 лх (1 ) 1 нх (3 .) )2 О1 тчх(1 ь 1 ) = Кех(х) 1 тчх(1 - 1 ) + тат. его из яч:ски с адресом К счи/тыкаются коэЫ)ициекты сс)с 1 с+ 1 ) где ы = (хсу(11, ч(1,1) ь., ч(1, Й, (,О,О), (.(.О)(, К, рые в течение всей операции Аиксируются в регистре 9 коэЬЬициекта,Через промежуток времени, равный по крайней мере одному тактус момента подачи сигнала "Одномерная обработка" на вход умкожителя 10 вычислительного блока 2 1 со скоростью отсчетов на такт начинают одновременно поступать отсчеты входной последовательности х(1) ь ьх(1) х уха) хЦ) х(1) х(1-1 с) ььх(1) х(1) х(1) ь х(1) х(1) х(хс ), х(1) ь х(1 - 1) х(х 1) ьеьх(х) х(1 1 с 1 х(1 1 с ) ь где принимает значекче от 1 до К и изменяет свое значение на едикицу с каждым приходом следующего импульса тактовой частоты.0 целью упрощения описания дальнейшей работы определяют базовую операцию А,при которой Ао 1)мируется повторяющаяся совокупность действий выполчяемьсх в течение одного такта в вычислительном блоке 2.Базовая операция выполняется следующим образом.В исходный момент времени в первом 13 и втором 14 регистрах результатов хранятся нек(уторые промежуточные результаты КеЬх и 1 щЬь а опеАхКе(А 1, А 1 ь А 1. ь 1 щИ 3 ь А 1 ьА 1 )1 л(А АА (4 поступают на третьи и четвертые входы умножителей 101 блока Зь ка первые и вторые входы которых поступают коэААициентыЬЮ(1) ь 1 РЫ(1)где Кеч(1) =Кем(З ) ь Керк(з ь О) ьКех)(1, 1), ь Кем( ь 1 с),КетЦ ьОь 0) ьКесЦь 1 ьО) ь фьКщг(1 ь 1 с ь О) ь Кед(3 ьОь 1) ьеу, сс, с );хсю( = хгюЦ), хая(з,О),1 с%У(1 ь 1 ) ь ес ь 1 йссх(Д ь хС ) ь+ 1 - 1 с ).х(п - 3 + 1 - 1 с ) причем реальные и мнимые составляюцие раздельно подаются на первые 11и вторые 12 сумматоры, соответственно. Одновременно с выходов первого13 и второго 14 регистров результата с вычислительного блока 2 на второй инормационньй вход мультиплексора 15 вьцаются промежуточные результаты КеЬ.и 1 щЬ, которые(поскольку на управляющий вход мультиплексора 15 подан логический "0")передаются на входы первых 11 и вторых 12 сумматоров соответственно,Первый 11 и второй 12 сумматоры формируют суммы,Я КеС + КеЬ, 1 ю.+ 11 Ъс- ф 1 у которые с приходом импульсов тактовой частоты записываются в первый 13 и второй 14 регистры результатовРассмотрим ормирование произвольного отсчета у(п) выходной последовательности согласно выражениюК-где х(с) = х(1), хЦ,О),х(1,1)х(3 кс ), х(3,0,0), х( к 1,0)х(3, 1 с, 0), х(3,0,1)х(3, 1 с, 1 с )х(Д) = Си(1)с и(5,0),е(;с 1). ъг(3, 1 с ), ът(1, О, 0,),м(3 к 1 к 0) ккю(3 к 1 с и О) ът(3,0,1), кч(3,1 с, 1 с ) Такт и-Е = 1, На первый и второй .входы умножителя 10 поступают новые входные отсчеты х(пс+1).В вьчислительном блоке 2 выполняется базовая операция А, в результате которой сумма у(п) = х(п - 1 с + 1) ът(1 с) +х (ис+ 1) фх(п "1 с - 3 + 1)т,Оск К КК+ 3) + Х;Е, х(и 1-О к:О- с + 1) х(п - 1 с + 1 - 3 ) х(п-с+1" 1 -3 )и Ь, 1 с+Н записывается в первые 13 и второй 14 регистры результатов вычислительного блока 2.Такт п+2. На первый н второй входы умножителя 10 поступают новые входные отсчеты х(пс+1), В выш,п = 1 с, 1 с+1И. числительном блоке 2 выполняется базовая операция А, результате которой суммау (и) = 7(п) + х(ис+2)ъ 7 (к) 5(9) записывается в первый 13 и второй 14 регистры результатов вычислительно Го блока 2,Такт п. В блоке 2 к выполняется базовая операция, в результате которой окончательное значение 15у (и) = у (и) + х(п) .ч (1.) (10) записывается в первый 13 и второй 14 регистры результатов вычислительного блока 21 С, откуда поступает ня 20 выход устройства,Таким же образом выполняется Аормирование других отсчетов у с той лишь разницей, что формирование результата и вычислительном блоке 2 происходит в такте 1-1 с+1, а в вычислительном блоке 2 к - в такте 1, тем самым осуществляется корреляция одномерных нелинейных сигналов.При выполнении нелинейной Аильтра ции двумерных комплексных сигналов согласно выражениюу(л,и) = .,х(ш - 1 + 1, и - 1 + е= 35КПри этом указанные коэААициенты получают в блоке 3 способом, аналогичным описанному для одномерной нелинейной циАровой фильтрации, Устройство работает следующим образом.Б исходном состоянии счетчик 4 (по модулю 1 с) обнулен. Затем ня вход задания режима работы устройства поступает сигнал "Двумерная обработка", под воздействием которого счетчик 4 начинает реагировать на поступающие на его вход импульсы тактовой частоты, осуществляя их счет по модулю 1 с,Под воздействием этого же сигнала "Двумерная обработка" ня вход коммутяторя 5 пропускается содержимое счетчика 4, передаваемое затем ня адресный вход узлов Я постоянной памяти. В результате этого в течение такта с номером Т (где Т - 1, 2,) таким, что Т = 1 из ячейки узла 8 постоянной памяти, с адресом 1-1 происходит микрооперяция считывания вектора коэААициентов:+ 1, 1 с, 1 с, 1 с ), м(1 с - 1 + 1, О,О, 1 с, О, 0)ы(1 с - 1 + 1, 1 с которые в течение следующего тактаАиксируются в регистре 9 коэААициента.Содержимое счетчика 4 дешифрируется с помощью дешифратора б, навыходе которого в течение такта сномером Т таким, что Т = 1 но(11 с, вырабатывается уровень логической "1",под воздействием которого на выходеэлемента И 1 П 1-НЕ 7 Аормируется уровень логического "0", передаваемыйня управляющий вход мультиплексора15. В течение остальных тактов навыходе элемента ИЛИЕ 7 Аормируетсяуровень логического "О", передаваемый на управляющий вход мультиплексора 15.Таким образом, в течение тактас номером Т таким, что Т = 1 щос 1 к,в вычислительном блоке 2 выполняет 3ся базовая операция А,+ 1), д(1.,1) (16) которая с выхода первого 131, и второго 14 регистров результата посту пает на выход устройства,По дюрмулам (2), (11) производятся соответственно одномерная и двумерная свертки третьего рода комплексного Аильтруемого сигнала и комплекс ных коэААициентов с узлов 88 постоянной памяти, что соответствует нелинейной Фильтрации комплексных сигналов. формула изобретения Устройство для циАровой Аильтрации, содержащее К вычислительных блоков,(К - длина импульсной характеристики) и блок синхронизации, ад.ресный и управляющий. выходы которого подключены соответственно к адресным и управляющим входам всех вычислительных блоков, тактовые входы которых соединены с тактовым входом блока синхронизации и являются тактовым входом устройства, входом задания которого является вход режима блока синхронизации, причем К-й (К = 1,К) вичислительный блок содержит регистр коэААициентов, первый сумматор, пер 35 вый регистр и узел постоянной памяти козААициентов, выход которого подключен к инАормационному входу регистра коэффициентов, тактовый вход которого соединен с тактовым входом первого регистра и является тактовым входом вычислительного блока, адресным входом которого является адресный вход узла постоянной памяти коэААици-ентов, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет выполнения нелинейной Аильтрации комплексных последовательностей, в него введен блок комплексного умножения, первый и второй вы 50 ходы которого подключены к входам соответственно первого и второго коэААициентов К-го вычислительного блока, первый и второй информационные входы которого соединены соответтзен но с первым и вторым входами блка комплексного умножения и являются входами соответственно реальной и мнимой частей входных отсчетов устройства, выходами реальной и мнимой частей результата которого являются соо;ветственно первый и второй выходы К-го вычислительного блока, первый и второй выходы х-го (1. = 1, К) вычислительного блока подключены соответственно к третьему и четвертому инАормационним входам Я+1)-го вычислительного блока, причем в К-й вьчислительный блок введены группы умножителей комплексных чисел, второй сумматор, второй регистр и мультиплексор, первый и второй виходь. которого подключены к первым входам соответственно первого и второго сумматоров, выходи которых подключены к инФормационным входам соответственно первого и второго регистров, выходы которых являются соответственно первым и вторым выходами вычислительного бпока и подключены соответственно к первому ч второму информационным входам мультиплексора, управляющий вход которого является управляющим входом вычислительного блока, (23-1)-й и 21-й (1 =- 1,М, М - число умножителей в группе) выходы регистра коэффициентов подключены соответственно к первому и второму входам 3-го умножителя комплексных чисел группы, перый и втрй выходы которого подключены к Я+1)-м входам соответственно первого и второго сумматоров, третий и четвертый входы умножителя комплексных чисел группы являются соответственно первым и вторым инАормационными входами вычислительного блока, входами первого и второго коэААициентов которого являются соответственно соединенные между собой третьи и четвертые входы всех умножителей комплексных чисел группы, кроме первого, третий.и четвертый инФормационные входы мультиплексора являются соответственно третьим и четвертым инАормационными входами вычислительного блока, к тактовому входу которого подключен тактовый вход второго регистра.1647592 оставит ель А.Бараноехред Л. Олийнык Корректор Б.Ревская Редактор Н,Гунько каз 1402 . Тираж 418 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКЯТ СССР 113035, Иосква, Ж, Раушская наб., д. 45 Производственно-издательский комбинат "Патент", г. Увгород, ул. Гагарина, 1