Устройство для контроля управляющей эвм

(19) Я) 51)506 Р 11/2 Жд:.Т ИСАНИЕ ИЗОБРЕТЕН К АВТОРСКОМУ нс ельство СССР 11/28, 1983. ство СССР 11/28, 1988. ментУстр(54) УСТР ЛЯРМЧЕИ ЭВМ(57) Изоб тельной т ВО ДЛЯ КО 1 ПРОЛЯ УПРАВ вос етение от хинке и м оснтся к выч жет быть исп томатическог и ь эовано в системах а тельн эован ьщение вреналь- вреования боя в ап;на Фиг.3 - ды перемомент Фнкже, при вытановлениина фиг.б -ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетР 1120339,.кл. С 06 РАвторское свидетельУ 1522216, кл. С 06 Р обретение относится к вычислиой технике и может быть испольо в системах автоматического ения на базе ЭВМ для контроля нения программ на ЭВМ и восстания вычислительного процесса управлвыполновлепри сбоях.Цель изобретения - умеменя Фиксации сбоя.На Аиг1 представленаная схема устройства; наменная диаграмма Аункцион.устройства при отсутствиипаратуре контролируемой Это же, при исполнении комхода; на Фиг,4 - то же, всации сбоя; на Аиг.5 - то:ходе из прерывания и воссвычислительного процесса; управления на базе ЭВМ для контроля выполнения программ на ЭВМ и восстановления вычислительного процесса при сбоях. Цель изобретения - уменьшение времени Аиксации сбоя. Устройство содержит блоки постоянной памяти, сумматор, схему сравнения, регистры, элементы ИЛИ-НЕ, триггеры, элемент задержки, элемент И-НЕ, дешифратор адреса, дешиАратор команд перехода, Аормирователи импульсов, элеИЛИ, входи, выходы устройства.ойство позволяет распознать сбой паратуре контролируемой ЭВМ и становить вычислительный процесс путем Аиксации Факта сбоя и повторного выполнения команды, при которой произошел сбой. 6 ил схема расположения инАормации в блоках постоянной памяти.Устройство (Аиг.1) содержит первый блок 1 постоянной памяти, второй блок 2 постоянной памяти, сумматор 3, схему 4 сравнения, второй регистр 5, первый триггер 6, элементы ИЛИ-НЕ 7-10, второй триггер 11,элемент ИЛИ-НЕ 12, элемент 13 задержки, элемент И-НЕ 14, третий триггер 15, дешиАратор 16 команд перехода, элемент ИЛИ-НЕ 17, дешифратор 18 адреса, элемент ИЛИ-НЕ 19, первый Аормнрователь 20 импульсов, второй Аормирователь 21 импульсов, элемент ИЛИ 22, первый регистр 23, инАормационный вход-выход 24 устройства (шина данных), адресний вход 25 устройства (шина адреса), управляюций выход26 устройства (линия сигнала прерывания), первый управляющий вход 27 устройства (линия сигнала ВВОД), вто рой управляющий вход 28 устройства (линия сигнала начала команды), третий управляющий вход 29 устройства (линия сигнала начальной установки).На временной диаграмме Аункционирования у"тройства при отсутствии . 1 О сбоч в аппаратуре контролируемой ЭВМ (фиг.2) обозначено.: ИД - инАормация на шине 24 данных, ЛА - инАормация на шине 25 адреса, ДКП 1 - сигнал на первом выходе дешифратора 16, НК - сигнал начала команды на линии 28 сигнала, ВВОД - сигнал ввода инАормации в процессор контролируемой ЭВМ на линии 27 сигна ., БПП 2 - инАормация на информационном выходе бло О ка 2, С - информация на выходе сумматора 3, ЗпРг 1, Рг 2 - сигнал записи в регистры 5 и 23 с выхода элемента И-НЕ 14, Рг 1 " инАормация на выходе регистра 5, ПРГР, - сигнал прерывания на линии 26 сигнала, Рг 2 содержимое регистра 23, КОП - код операции текущей команды контролиру- емой ЭВМ, КС - контрольная схема, Дс - время задержки элемента 13 задержки (К - уровень сигнала не име-. ет значения).На временной диаграмме функционирования устройства при исполнении команды перехода (Аиг.3) обозначено 3. ШД - инАормация на шине 24 данных, ЧА - инАормация на шине 25 адреса, ДКП 1 - сигнал на первом выходе дешиАратора 16, ДКП 2 - сигнал на вто-, ром выходе дешиАратора 16, НК - сиг-: 4 О нал на линии 28 сигнала, ВВОД - сиг-, нал ввода инАормации в процессор ЭВМ на линии 27 сигнала, БПП - информатйй на инАормационном выходе блока 2 С - информация на выходе сумматора 45 3, Т 3 - сигнал на прямом выходе триггера 11, ЗпРг 1, Рг 2 - сигнал запи-. си в регистры 5 и 23 с выхода элемен та И-НЕ 14, РФ 1 - инАормацкя на вы-: ходе регистра 5, ПРГР - сигнал прерывания на линии сигнала 26 прерывания, Рг 2 - содержимое регистра 23, КОП - код операции, КС - контрольная сумма, Дг. - время задержки элемента 13 задержки.На временной диаграмме Аункционирования устройства при выходе из прерывания и восстановлении вычислительного процесса (фиг.5) обозначено; ШД - инАормация на шине 24 данных,ИА - инАормация на шине 25 адреса, ДКПЗ - сигнал на третьем выходе дешифратора 16, НК - сигнал начала команды на линии 28 сигнала начала команды, ВВОД - сигнал ввода инАормации в про" цессор ЭВМ на линии 27, БПП 2 - информация на инАормационном выходе . блока 2, С - инАормация на выходе .сумматора 3, ЗпРг 1, Рг 2 - сигнал а записи в регистры 5 и 23 с выхода элемента И-НГ. 14, Рг 1 - инАормация на выходе регистра 5 Сбр Т 1 - сигнал сброса триггера 6 на выходе элемента ИЛИ-НГ 10, ПРГР - сигнал прерывания на линии 26 сигнала прерывания, Сбр Т 2 - сигнал сброса триггера 15 на выходе элемента ИЛИ-НЕ 17, Т 2 - . сигнал на инверсном выходе триггера 15, Рг 2 - содержимое регистра 23, КОП - код операции, КС - контрольная сумма, Д - время задержки элемента 13 задержки.На схеме расположения инАормации в блоках 1 и 2 (Аиг.6) А, В - отно" сительные адреса ячеек блока 1 и бло" ка 2, КОП - код операции, КС - контрольная сумма.устройство функционирует следующим образом.(Рабочая программа контролируемой ,ЭВМ заносится в блок 1, а контроль,ные суммы - в блок 2,Адреса блоков 1и 2 совпадают. Контроль вычислитель- ного процесса осуществляется во время считывания из блока 1 кода очеред ной команды посредством сравнения суммы считываемого кода команды и содержимого регистра 5 с контрольной суммой, извлекаемой из блока 2. Адреса ячеек блока 1, содержащих коды операции (команд), и ячеек блока 2, содержащих соответствующие контрольные суммы, совпадают (Аиг,6).Если сравниваемые суммы с выходов сумматора 3 и блока 2 совпадают, то , производится зап.сь сответствующей 1 суммы с выхода сумматора 3 в регистр ,5. При несовпадении сравниваемых ;сумм вырабатывается сигнал прерываиия, затем производятся действия :,по восстановлению вычислительного процесса.Рассмотрим выполнение -й команды в отсутствии сбоев во время выпощ нения-предыдущей команды (фиг,2). Процессор ЭВМ передает по шине 24 адрес ячейки блока 1, содержащийкотс операции 1-й команды (КОП 1), после выставления этого адреса на шине 25 процессор ЭВМ вырабатывает сигнал ВВОД, затем сигнал начала, передаваемые ло линиям 27 и 28 соответственно, сигнализируя о том,что процессор готов принять инАормацию от блока 1. Сигнал ВВОД поступает на входы считывания блока 1, из которого считывается КОПна шине 24, и блока 2, иэ которого на первый инАормационный вход схемы 4 сравнения .считывается контрольная сумма КС. Одновременно на второй информационный вход сумматора 3 поступает КОПс шины ".Д 24, а на первый информационный вход сумматора 3 с выхода регистра 5 поступает КС , с предыдущего шага сравнения (считьсвания из блока 1 КОП, с).На выходе сумматора 3 формируется сумма, совпадающая с КС, которая поступает на второй инАормационный вход схемы 4 сравнения, на выходе которой Аормируется сигнал уровня "0", поступающий на инАормационный вход триггера 6, Сигнал начала команды с линии 28 появляется с некоторой задержкой относительно сигнала ВВОД для срабатывания блока 1, сумматора 3 и схемы 4 сравнения. Сиг нал начала команды поступает на третий вход элемента ИЛИ-НЕ 7, с выхода которого сигнал поступает на синхровход триггера 6. По Аронту "О"/"1" этого сигнала триггер 6 уста-. навливается в состояние, соответствующее уровню сигнала на его инАормационном входе, т.е. остается в нулевом состоянии. Затем этот же сигнал с выхода элемента ИЛИ-НЕ 7 через элемент 13 задержки и элемент И-НЕ, 14 поступает на входы записи регистра 23 и регистра 5. В регистр 5 заносится по этому сигналу КСс выхода сумматора 3 и в регистр 23 заносится адрес КОПф. Элемент 13 задержки задерживает сигнал с выхода элемента ИЛИ-НЕ 7 на время 1, необходимое для срабатывания триггера 6.ДешиАратор 16 представляет собой трехраэрядное постоянное программируемое запоминающее устройство с по" лем адресов, соответствующим палю адресов блока 1 и блока 2, В трехраэрядные ячейки дешифратора 16 ло адресам, .совпадающим с адресами ячеек блока 1, которые хранят коды опе 50 55 ли не произошел сбой лри вьптолнении т-й команды перехода. При появлении адреса КОП на шине 25 на втором выходе дешиАратора 16 появляется сигнал "О", который поступает на первый вход элемента ИЛП-НЕ 9, на выходе которого появляется сигнал "1", поступающий через элемент ИУП 1-ИЕ 8 на нулевой вход регистра 5, и обнуляет его. Если при исполнении 1-й команды перехода произошел сбой в резуль 1Ртате которого процессор контролируерации перехода, заносятся кодь 1 110(младший разряд этого кода соответствует первому вьсходу дешифратора16, а старший разряд - третьему выходу дешиАратора 16). В ячейки дешифратора 16 ло адресам, совпадающим садресами ячеек блока 1, которые хранят первые коды операции линейныхучастков (по адресам начала линейньлсучастков программы), заносятся коды101, В ячейку дешиАратора 16 по адресу, совпадающему с адресом последней команды программы обработки прерывания (команды выхода из прерывания), заносится код 011. В остальныеячейки дешиАратора 16 заносятся коды 111.Рассмотрим вьптолнение 1-й команды 20 перехода к ш-му линейному участкупрограммы (Аиг.3). При появлении адреса кода операции перехода (КОПп)на шину 25 на первом выходе дешиАратора 16 появляется сигнал "0", кото рый поступает на инАормационный входтриггера 11Если при считыванииКОПсбой не был зафиксирован,то вырабатывается сигнал записи в регист"ре 5 и регистре 23 с выхода элемента 30 И-НЕ 14, который поступает одновременно на вход второго Аормирователя21 импульсов,вырабатывающий по Аронту "О"/"1" входного сигнала импульсл 1", По Аронту "О"/"1" импульса с вы"хода Аормирователя 21 импульсов в нулевое состояние устанавливается триггер 11, соответствующее уровню сигнала на его инАормационном входе. Спрямого выхода триггера 11 на второй 40 Вход элемента ИЗП 1-НЕ 9 поступает сигнал "О". После ввода в процессор кон"тролируемой ЭВМКОПл в регистре 5хранится КС , в регистре 23 - адресКОП . После выполнения т-й команды 45 перехода процессора ЭВМ передает пошине 24 адрес начала я-го линейного участка (адрес КОП ) в случае, ес 1619280мой ЭВМ выйдет не на начало линейно-,го участка, то регистр 5 не обнулится и при вводе в процессор информации из ячейки блока 1 по адресу пе 5редаваемому по нине 24 в этот момент,будет заАиксирован сбой,При вводе в процессор ЭВМ КОП,в случае, если сбоя при выполнении1-й комачды перехода не произошло,осуществляется сравнение в схеме 4сравнения КОП и КС, = О + КОН, свыхода сумматора 3 (О - с выхода регистра 5) и т.д., как в рассмотренном случае при отсутствии сбоев в аппаратуре контролируемой ЭВМ, С появ"лением сигнала начала команды сигнал с выхода элемента ИЛИ-НЕ 7 через элемент ШП 11" 12 в единичное состояние устанавливает триггер 11.Допустим, что в аппаратуре контролируемой ЭВМ при "полнении -й команды произошел сбой, который привел к искажению вычислительного процесса, в результате чего процессор 25ЭВМ вместо ячейки блока 1, содержащей КОП 1., обратился к ячейке, сс"держащей, например, КОП. После появления на шине 24 КОЛ (Аиг .4) навыходе сумматора 3 появляется КСп == КС, + КОЛ, а из блока 2 считывается по выставленному на шине 25 адресу - КС. На выходе схемы 4 сравненияпри несовпадении инАормации на еевходах появляется сигнал "1" и поФронту "О"/"1" сигнала с выхода эле 35мента ИЛИ-НЕ 7 в единичное состояние устанавливается триггер 6, с прямого выхода которого по линии 26 впроцессор контролируемой ЭВМ поступа-.ет сигнал прерывания, вызывающий прерывание рабочей программы ЭВМ. Одновременно сигнал "О" с инверсноговыхода триггера 6 поступает на второй вход элемента И-НЕ 14 и запрещает прохождение через него сигнала"1" с выхода элемента 13 задержки,темсамым препятствуя Аормированию сигнала записи регистра 5 и, регистра 23.Сигнал прерывания уровня "1" такжепоступает на первый вход элементаИЛИ-НЕ 7, препятствуя прохожденйючерез него сигналов ВВ )Д с линии27 и начала команды с линии 28.Для организации прерывания в конт"ролируемой ЭВМ процессор загружает 55ц стек сначала содержимое счетчикакоманд процессора, затем слово состоьлия процессора ЭВМ, В счетчик команд после этого загружается адрес начала программы обработки прерывания, которая состоит из команды пересылки КОЛ из регистра 23 в стек на место содержимого счетчика команд и команды выхода из прерывания;МОЧ КГ, +2(ЯР)КТХ (КС - адрес регистра 23). Для того, чтобы извлечь содержимое регистра 23, процессор ЭВМ по шине 24 программно передает адрес регистра 23, в котором находится КОЛ. После появления этого адреса на шине 25 (Аиг,5) он распознается дешифратором 18, на выходе которого появляется сигнал "О", поступающий на первый вход элемента ИЛИ 22. При появлении сигнала ВВОД на линии 27, который поступает на второй вход элемента ИЛИ 22, на. его выходе появляется "О" - сигнал считывания из регистра 23.При появлении на шине 25 адреса команды выхода из прерывания (КОП 8 ) ня третьем выходе дешиАратора 16 йоявляется сигнал "О", который поступает на первый вход элемента ИЛИ-НЕ 19. Сигнал начала команды линии 28 поступает на второй вход элемента ИЛИ-НЕ 19. По Аронту "О"/"1" сигнала с выхода элемента ИЛИ-ПЕ 19 в единичное состояние устанавливается триггер 15, так как на его информационный вход поступает сигнал прерывания уровня "1", На инверсном выходе триггера 15 в этот момент появляется сигнал "О", который поступает на блокировочный вход сумматора 3. В этом случае блокируется второй инАормационный входсумматора Зи на его инАормационный выход передается инАормация с первого инАормационного входа сумматора 3, т.е, инАормация из регистра 5.По Аронту "1"/"О" сигнала с выхода элемента ИЛИ-НР 19 первый Аормирователь 20 импульсов вырабатывает сиг" нал "1", который через элемент ИЛИ-НЕ 10 обнуляет триггер 6 (сигнал преры вания снимается). Процессор ЭВМ выходчт из прерывания и управление происходит по адресу КОП т.е. повторно выполняется -я команда, во время исполнения которой произошел сбой., При появлении на шине 24 КОП, на выходе сумматора 3 остается КС;, так как сумматор 3 блокирован по втооому9 16192 информационному входу, из блока 2 считывается по выставленному на шине 25 адресу " К(:;. В этом случае на выходе схемы 4 сравнения сигнал "О" и триггер б в единичное состояние не5 устанавливается, затем формируется сигнал записи в регистре 5 (заносится КС, с выхода сумматора 3) и в регистре 23 Ьаносится адрес КОП,), По фронту "П"/"1" сигнала записи регистров 5 и 23 второй формирователь 21 импульсов вырабатывает импульс уров" ня ".1", который через элемент ИЛИ-НЕ 17 обнуляет триггер 15, сигнал блокировки сумматора 3 снимается.Если в результате сбоя на шине 24 появляется адрес не очередного КОП, а адрес каких-либо данных, то в этом случае из блока 2 будет считан нуле вой код и при сравнении этого нулевого кода с информацией с выхода сумматора 3 будет также зафиксирован сбой.Таким образом, предлагаемое уст ройство позволяет распознать сбой в аппаратуре контролируемой ЭВМ и восстановить вычислительный процесс путем фиксации факта сбоя и повторного выполнения команды, при исполнении которой произошел сбой.формула изобретенияустройство для контроля управляющей ЭВМ, содержащее два блока по 35 стоянйой памяти, сумматор, схему сравнения, два регистра, три триггера, элемент задержки, дешифратор команд перехода, дешифратор адреса, два формирователя импульсов, элемент ИЛИ, причем информационные входы дешифратора команд перехода, дешифратора адреса и первого регистра, адресные входы первого и второго блоков постоянной памяти подключены к адресному входу устройства для подключения к шине адреса контролируемой ЭВМ выходы первого блока постоянной памяти и первого регистра, первый информационный вход сумматора подключены к информационному входу- выходу устройства для подклюения к шине данных контролируемой ЭВМ, информационный выход сумматора подключен к информационному входу второго регистра, выход которого соединен с вторым информационным входом сумматора, прямой выход первого триггера является выходом прерывания для подключения к шине управления контролируемой ЭВМ, вход ввода устройстватля подключения к шине управленияконтролируемой ЭВИ соединен с первымвходом элемента ИЛИ, второй вход которого соединен с выходом дешифратора адреса, выход элемента ИЛИ подключен к входу считывания первого регистра,первый выход дешифратора команд перехода соединен с информационным входом второго триггера, выходсхемы сравнения соединен с информационным входом первого триггера, о т -л и ч а ю щ е е с я тем, что, с целью уменьшения времени фиксациисбоя, в него дополнительно введенысемь элементов ИЛИ-НЕ, элемент И-НЕ,причем первый информационный входсхемы сравнения соединен с выходомвторого блока постоянной памяти, авторой информационный вход схемысравнения - с выходами сумматора, управляющие входы первого и второгоблоков постоянной памяти, первый входпервого элемента ИЛИ-НЕ подключен квходу ввода устройства для подключения к шине управления контролируемойЭВМ, к входу начальной команды устройства для подключения к шине управления контролируемой ЭВМ подключенывторой вход первого элемента ИЛИ-НЕи первый вход второго элемента ИЛИ-НЕ,выход которого соединен с синхровходом третьего триггера и входом первого формирователя импульсов, выходкоторого соединен с первым входомтретьего элемента ИЛИ-НЕ, второй входтретьего элемента ИЛИ-НЕ и первыевходы четвертого, пятого и шестогоэлементов ИЛИ-НЕ подключены к входуначальной установки устройства, прямой выход первого триггера соединенинформационным входом третьеготриггера и третьим входом первого элемента ИЛИ-НЕ, инверсный выход первого триггера соединен с первым входомэлемента И-НЕ, выход первого элемента ИЛИ-НЕ подключен к входу элементазадержки, второму входу пятого эле-,мента ИЛИ-НЕ, к синхровходу первоготриггера, нулевой вход которого соеди"нен с выходом третьего элементаИЛИ-НЕ, выход пятого элемента ИЛИ-ИЕсоединен с единичным входом второготриггера, прямой выход которого подключен к первому входу седьмого элемента ИЛИ-НЕ, выход которого соедиНФ Р ес Ад ес даниьа ДК г 7,Р Рг 11 161 нен с вторым входом четвертого эле" мента Ш 1 И-НЕ, выход которого соединен .1 с входом считывания второго регистра, выход элемента задержки соединен с вторым входом элемента И-НЕ, выход которого подключен к входам записи первого и второго регистров и входу второго формирователя импульсов, выход кОторого соединен с синхровходом второго триггера и вторым входом веЧ 28 О12стого элемента ЮЫ-НЕ, выход которого соединен с нулевым входом третьего триггера, инверсный выход которого подключен к олокировочному входусумматора, второй и третий выходы де"шифратора команд перехода подключеныфсоответственно к второму входу второго элемента ИЛИ-НЕ и второму входуседьмого элемента ИЛИ-НЕ,1 б 19280 4 Юрес /ГОПг,/ Адрес /ГО/Ьп ДКП 1 Ж ПРЕР 2 Щ 4 Адрес Ж /ГОРЕ ФША афпг ПРЕ АФ гс /Гб ДКПНК вюод БЛП 2 Ж Адрес Ж ЮП Ф Адрес Ж Я 0 гп + ДХПНКВВИ СЗпй 7,РВ 21619280 оставитель А.Цыбинехред Л.Сердюкова Ко ор О,Кравцов Редактор Н.Тупиц каз 49 Тираж Ч ПодписноеНИИПИ Государственного комитета по иэобретениям и открытиям113035, Москва, Ж, Раушская наб., д, 4/5 ГКНТ СС иэводственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 10