Устройство для ввода в микроэвм дискретных сигналов

(21) 4 (22) 31 (46) 2 (72) С (53) 6 (56) А Мф 1314Авт В 1503 Т 8 ЕННЫЙ КОМИТЕТЕТЕНИЯМ И ОТНРЫТИЯМСССР РСНОМУ СВИДЕТЕЛЬСТВ 2(57) Изобретение относится к вычислительной технике и может быть использовано для ввода информации с предварительным вычислением булевых функций, Целью изобретения является повышение быстродействия устройства. Устройство содержит дешифратор 1,шин" ный формирователь 2, с первого по седьмой элементы И 3-9, три группы элементов И с тремя состояниями на выходе 10-10, 12,13 (и - разрядность обрабатываемого дискретного сигнала), группу элементов И-НЕ с тремя состояниями на выходе 11 -11,оперативную память 14, три регистра 15-17, три триггера 18-20, три 1608679элемента ИЛИ 21-23, генератор 24, четыре элемента задержки 25-28, пять одновибраторов 29-33 и счетчик 34 .2 ил., 1 табл.Изобретение относится к вычислительной технике, в частности к уст- роиствам сопряжения,и может быть использовано для ввода информации спредварительным вычислением систембулевых Аункций,Цель изобретения - повышение быстродействия.На Фиг,1 изображена Функциональная схема устройства для ввода в микроЭВМ дискретных сигналов;на фиг,2 -диаграммы работы устройства.Устройство для ввода в микроЭВМдискретных сигналов содержит дешифратор 1, шинный Аормирователь 2, семьэлементов И 3-9, первую группу 10110элементовИ,где и - разрядностьобрабатываемого дискретного сигнала, группу 11-11 и элементов И-НЕ,вторую 12 и третью 13 группы элементов И, оперативную память 14, трирегистра 15-17, три триггера 18-20,три элемента ИЛИ 21-23, генератор24 импульсов, четыре элемента 25-28задержки, пять одновибраторов 29-33,счетчик 34, входы-выходы 35 данных,два входа 36 и 37 управления, входы38, входы 39 адреса, выход 40.ЛешиАратор 1 предназначен для де-,:шиАрации.адресной инАормации, установленной на входах 39 адреса, и может быть реализован, например, настандартных интегральных микросхемах155 ИДЗ. Для согласования с Функциональной схемой входы разрешения этоймикросхемы подключаются к шине "Минус" источника. питания, а выходы инвертируются.11 инный Аормирователь 2 предназначен для усиления по мощности сигналов на входах-выходах 35 данных,а так 50же для перевода своих входов-выходовв высокоимпедансное. состояние при невозбуждении первого входа разрешения .Если возбужден первый вход разрешения,направление передачи определяет-ся логическим сигналом на втором входе разршения. При активировании второго входа разрешения производитсявыдача информации на входы-выходы35, в противном случае производитсяприем информации с входов-выходов35. Иинный Аормирователь 2 можетбыть реализован, например, на стандартных интегральных микросхемах589 АП 16, Для согласования с функциональной схемой сигналы на входах разрешения инвертируются,Первый элемент И 3 служит для Аормирования значения вычисляемой конъюнкции по сигналу с выхода элемента28 задержки для стробирования регистра 17, второй элемент И 4 - для управления первым входом разрешенияшинного Аормирователя 2 и возбуждается при возбуждении выхода 1.1 дешиАратора 1 и выхода элемента ИЛИ 21,третий элемент И 5 - для управлениязаписью информации в оперативную память 14 и элементом ИЛИ 22. Выходтретьего элемента И 5 возбуждаетсяпри возбуждении выхода 1,1 дешифратора 1 и входа 37 управления.Четвертый элемент И 6 предназначендля управления входом сброса регистра17, элементом 25 задержки и.одновибратором 29. Выход четвертого элемента И 6 возбуждается при возбуждениивыхода 1,2 дешиАратора 1 и вход37 управления.Пятый элемент И 6 предназначендля управления входом установки триггера 18, возбуждается при возбуждении выхода 1.2 дешифратора 1 и входа 36 управления, шестой элемент И 8 -для управления входом синхронизациирегистра 15 и возбуждается при обнуленном выходе триггера 19, еслиимеется импульс на выходе элементаИЛИ 23.Седьмой элемент И 9 предназначендля управления входом синхронизациирегистра 16 и возбуждается при наличии .на выходе триггера 19 логической единицы и импульса на выходе элемента ИЛИ 23,Первая группа 10-10 и элементов Ис тремя состояниями на выходе предназначена для передачи на свои выходы прямых значений переменных вход 1608679сост для ных крет ализ инте Екрет в ко наст памя ние из г мя с пере нала в ин пред из э тов ходе д-го элем выход Ес-я переменная не входитъюнкцию,то код настройки претривает невозбуждение обоих элеИ и И-НГ групп 10 - 10 и1 И1 я, причем в этом случае выходы35этих элементов находятся в выпедансном состоянии, что восается соответствующим д-м вхорвого элемента И 3 как в ТТЛ- логической единицей.рая группа 12 элементов И ссостояниями на выходе преднаа для подключения по разреыаюгналам с инверсного выходара 20 и с тактового гецератовыходных сигналов регистра 15и выходы. Вторая группа элеИ с тремя состояниями на выхоет быть реализована, например,ндартных интегральных микросхе9 АП 16. Для согласования с фунльной схемой входы разрешевертируются,тья группа 13 элементов И ссостояниями на выходе преднаа для подключения по разрешаюгналам с прямого выхода триг 0 и с тактового генератора 24.ых сигналов регистра 16 на свои в ко дусма менто11-1 обоих сокои прини дом п логикВт тремя значе щим с тригг ра 24 на св менто де мо на ст мах 5 кцион ния и Тр тремя значещим сгеравыход дискретного сигнала с выходов может быть реализована, цаприна стандартных интегральных микмах 589 АП 16.уппа элементов И-НЕ с тремя яциями на выходе предназначена ередачи ца свои выходы инверсначений переменных входного дисого сигнала 38 и может быть ревана,. например, на стандартных ральных микросхемах 589 АП 26. ли х-я переменная входного дисого сигнала с входов 38 входит ъюнкцию в прямом виде, то код 15 ойки, хранящийся в оперативной и 14, предусматривает возбуждехода управления .-го элемента уппы 10 в 1 элементов И с трестояниями на выходе, если -я 20 енная входного дискретного сигс входов 38 входит в конъюнкцию ерсном виде, то код настройки сматривает возбуждение -го ементов группы 11 -11 элеменО-НЕ с тремя состояниями на вы(и, естественно, невозбуждение элемента И из группы 101-10и тов И с тремя состояниями на е). 30 выходы. Третья группа элементов И с тремя состояниями ца ВьГходе может быть реализована, например, ца стандартных интегральных микросхемах 589 АП 16 .Оперативная память 14 предназначена для записи кодов настройки элементов И, И-НЕ групп 10 - 10, и 11-11, кодов значений системы булевых функций для каждой конъюнкции, биты окончания массива настройки из внешней микроЭВМ, хранения этой информации, а также для выдачи ее в процессе вычисления, Оперативная память 14 может быть реализована, например, на стандартных интегральных микросхемах 541 РУ 2.Первый регистр 15 предназначен для записи и хранения информации из ячейки оперативной памяти 14 по синхроимпульсу на выходе элемента И 8 и может быть реализован на стандартных интегральных микросхемах 155 ИР 13, второй регистр 16 - пля записи и хранения информации из последующей ячейки оперативной памяти 14 по синхроимпульсу ца выходе элемента И 9 и также может быть реализован на стандартных интегральных микросхемах 155 ИР 13.Третий регистр 17 предназначен для записи с накоплением информации на второй части объединенных выходов групп 12 и 13 элементов И с тремя состояниями ца выходе по синхроимпульсу, формируемому первым элементом И 3 в том случае, если вычисленная конъюнкция равна единице, При установлении в единицу одного из разрядов регистра 17 он сохраняет свое значение до окончания вычисления. Это имеет следующий смысл: если хотя бы одна конъюнкция в булевой функции равна 1, то она тоже равна 1, Третий регистр 17 может быть реализован, например, ца микросхеме 53 1 ТР 1 с общей синхронизацией 8-входов через элемент И.Первый триггер 18 предназначен для управления генератором 24, включается при возбуждении выхода элемента И 7 и обнуляется импульсом на выходе одновибратора 32, Первый триггер 18 может быть реализован, например, на стандартной интегральной микросхеме 155 ТМ 2.Второй триггер 19 предназначен для управления шестым 8 и седьмым 91608679 25 элементами И. Изменение состоянияпроисходит по заднему фронту импульса на выходе элемента ИЛИ 23, Второй триггер 19 имеет счетный вход иможет быть реализован, например,5на стандартной интегральной микросхеме 155 ТВ 1.1Третий триггер 20 предназначендля управления группами 12 и 13 элементов с тремя состояниями на выходе.Он также имеет счетный вход и можетбыть реализован, например, на стандартной интегральной микросхеме155 ТВ 1.15Первый элемент ИЛИ 21 предназначен для управления элементом И 4 приналичии активного уровня сигнала наодном из двух управляющих входах 36и 37, второй элемент ИЛИ 22 - дляуправления счетным входом счетчика34 по сигналам либо с выхода элементаИ 5, либо элемента ИЛИ 23, третийэлемент ИЛИ 23 - для управления элементами И 8 и 9 по сигналам с выходов одновибраторов 33, 30 или 31.Генератор 24 предназначен для синхронизации работы устройства в режиме вычислений и может быть реализован, например, на трех элементахИ-НЕ, резисторе и конденсаторе,Первый элемент 25 задержки предназначен для задержки фронта импульсана выходе элемента И б на интервалвремени, необходимый для надежного35обнуления триггера 19 и счетчика 34,второй элемент 26 задержки - длязадержки фронта импульса окончаниявычислений на соответствующем разряде объединенных выходов групп 12 и 4013 элементов И с тремя состояниямина вьгходе, Величина интервала определяется необходимостью надежноговычисления последней конъюнкции и за"писи информации в регистр 17.45Третий элемент 27 задержки предназначен для задержки фронта импульса на выходе одновибратора 33 на временной интервал, необходимый для надежной записи информации в регистр15 и изменения состояния счетчика 34,Четвертый элемент 28 задержкипредназначен для задержки фронта импульса на выходе генератора 24 навременной интервал, необходимый длянадежного формирования сигналов навыходах групп 10-11 элементов И и11 -11 элементов И-НГ перед строби.1рованием элемента И 3. 8Первый одновибратор 29 служит дляформирования по переднему фронту импульса на выходе элемента И б короткого импульса обнуления триггеров 19и 20 и счетчика 34. Он может быть реализован, например, на стандартнойинтегральной микросхеме 155 АГ 1, резисторе и конденсаторе,Второй одновибратор 30 необходимдля формирования второго импульса записи по сбросу в регистр 16 послеформирования первого импульса одновибратором 33. Он также может бытьреализован на стандартной интегральной микросхеме 155 АГ 1.Третий одновибратор 31 предназначен для формирования импульса записи в освободившийся регистр из регистров 15 и 16 по заднему фронтутактового импульса генератора 24.Может быть реализован, например, настандартной интегральной микросхеме155 АГ 1,Четвертый одновибратор 32 предназначен для формирования импульсасброса триггера 18 для окончания вычислений и сигнала на управляющийвыход 40 при появлении на соответствующем выходе объединенных выходовгрупп 12 и 13 элементов И с тремясостояниями на выходе единичного битаокончания вычислений (помечающегопоследнюю конъюнкцию). Может быть,реализован на микросхеме 155 АГ 1.Пятый одновибратор 33 служитцля формирования первого импульсазаписи по сбросу в регистр 15. Онможет быть реализован, например, настандартной интегральной микросхеме155 АГ 1.Счетчик 34 предназначен для адресации оперативной памяти 14 по импульсам с выхода элемента ИЛИ 22 иможет быть реализован, например, настандартных интегральных микросхемах 155 ИЕ 7,Входы-выходы 35 данных предназначены для подключения шины данныхстандартного параллельного интерфейса микроЭВМ.,Первый вход 36 управления предназначен для подключения разряда вводаинформации шины управления стандартного параллельного интерфейса микроЭВМ, второй вход 37 управления -для подключения разряда вывода информации шины управления стандартного параллельного интерфейса мик 1608679(14ан за тр гр пы ан юн да ро да вь КЦ на со Р в 3н ЭР вР ф Р 3 2пЭВМ, входы 38 - для подключения одного дискретного сигнала, входы адреса - для подключения шины реса стандартного параллельного терфейса микроЭВМ, вход 40 - для рмирования импульса окончания высления, например, на линии запропрерывания стандартного параллельго интерфейса микроЭВМ,Устройство работает следующим обзом.В Режиме настройки устройство ратает аналогично известному. Внешя по отношению к устройству микро М обращается к нему как к порту вода, выставляя на входах 39 адса такой код, что возбуждается од 1.1 дешифратора 1, при этом збужден вход 37 управления, поэтому 20 тивируется выход элемента ИЛИ 21 и емента И 4, выход которого активиет первый вход разрешения шинного рмирователя 2, По второму входу зрешения (так как вход управления 25 не возбужден) шинный формирователь переведен в режим выдачи информаи с входов-выходов 35 данных на формационные входы оперативной мяти 14. 30 Кроме того, активируется выход емента И 5, выход которого возбужет вход записи оперативной памятии выданная из микроЭВМ по входам- ходам информация записывается в нувую ячейку. Счетчик 34 обнулен в исном положении по цепям (не покан),Задним фронтом импульса на оде элемента И 5 по окончании за си в нулевую ячейку через элемент22 изменяется состояние счетчи, который адресует очередную ервую) ячейку оперативной памятиВ дальнейшем устройство работает 45 логично. В оперативную память 14 исывается информация, содержащаяполя: первое - коды настройки ппы 10 -10 элементов И и груп -11элементов И-НЕ.Эти коды50огичны известным и кодируют коньтивные термы (или конъюнкции) заной системы булевых функций, Втополе содержит единицы в разрясоответствующих номерам булефункций, содержащих данную конъюн55 ю. Третье поле (один бит) усталивается равным единице, если тветствующая конъюнкция - последняя. В остальных случаях этот битранен нулю,В режиме вычислении после записиинФормации в оперативную память 14внешняя микроЭВМ обращается к устройству как к Порту вывода, устанавливая на адресных входах 39 такойкод, что возбуядается выход 1.2 дешифратора 1. Так как при этом возбужден вход 37 управления, то активируется выход элемента И 6. Обнуляется регистр 17, срабатывает одновибратор 29, формируя короткий импульс обнуления триггеров 19, 20 исчетчика 34. С задержкой, обусловленной элементом 25 задержки, и предназначенной для формирования временного интервала надежного обнуления триггера 19 и счетчика 34, формируется импульс одновибратором 33,передним фронтом которого через элемент ИЛИ 23 в регистр 15 записывается информация из нулевой ячейки оперативной памяти 14Элемент И 8 подготовлен нулевым сигналом на выходетриггера 19. Задним фронтом импульсна выходе одновибратора 33 через элемент ИЛИ 23 изменяет состояние триггера 19 (устанавливается в состояние логической единицы), тем самымподготавливая элемент И 9 к стробированию регистра 18. Кроме того, происходит изменение состояния счетчика34 через элемент ИЛИ 22, который адресует очередную - первую (после нулевой) ячейку оперативной памяти 14.Все эти процессы происходят винтервале времени, меньшем величинызадержки элемента 27 задержки. Поэтому по срабатывании одновибратора 30формируется второй импульс записи,передним фронтом которого происходитзапись информации из первой ячейкиоперативной памяти 14 в регистр 16через элемент ИЛИ 23 и элемент И 9.Задним фронтом этого импульса изменяется состояние счетчика 34 черезэлемент ИЛИ 22 и триггер 19. Такимобразом, счетчик 34 адресует очередную - вторую (после нулевой и первой)ячейку оперативной памяти 14, а триггер 19 вновь обнуляется, тем самымподготавливая запись информациив регистр 15.Устройство готово к вычислениям.Внешняя микроЭВМ, обращаясь к устройству как к порту ввода, адресует егопо адресным входам 39, при этом воз 1608679 12буждается выход 1.2 дешифратора. Так как активирован вход 36 управления, то возбуждается выход элемента И 7.При возбуждении выхода 1.2 дешифратора 1 как при возбуждении входа 36 управления, так и входа 37 управления шинный формирователь 1 не подключается к входам-выходам 35 данных и его входы-выходы находятся в высокоимпедансном состоянии (первый вход разрешения шинного Формирователя 1 не активирован), Следовательно, устанавливается триггер 18, обнуленный в исходном положении по цепям, не 15 указанным на Фиг,1. Выход триггера 18 запускает генератор 24. При этом на группы 10-10элементов И и11 -11, элементов И-НЕ, а также на.информационные входы регистра 17 20 считывается информация из регистра 15 через группу 12 элементов И с высоким импедансом на выходе, так как ее второй вход разрешения активирован инверсным выходом обнулен ного триггера 20, С задержкой, определяемой элементом 28 задержки и необходимой для окончания переходных процессов в группах 10-10 д эле-ментов И и 11-11элементов И-НЕ с 30 тремя состояниями на выходе, активируется (и+1)-й вход элемента И 3,При этом происходит обработка дискретного сигнала с входов 38 аналогично известному устройству, Если вычислительный конъюнктивный терм покрывает (имплицирует) входной дискретный сигнал с входом 38, то выход элемента И 3 возбуждается, В этом случае выходы всех пар элемен тов И и И-НЕ групп 10-10 п и 11-11 активированы аналогично известному устройству. Передним фронтом импульса на выходе элемента И 3 в регистре 17 устанавливаются биты, соответствую щие единичным разрядам части информации на объединенных выходах группы 12 и 13 элементов И с тремя состояниями на выходе.50Таким образом, происходит формирование значений Функций, включающих вычисленный-единичный конъюнктивный терм. Если конъюнктивный терм равен нулю, то установления разрядов (по входам установки 5) регистра 17 не происходит, так как не возбуждается выход элемента И 3. Задним Фронтом импульса генератора 24 изменяется состояние триггера 20 (это происходит по окончании переходных процессов вычисления нулевого конъюнктивного терма), выход которого возбуждается и активирует второй вход разрешения группы 13 элементов И с тремя состояниями на выходе, Следующим импульсом генератора 24 аналогично описанному считывается информация из регистра 16 (1-е слово на Фиг,2), Если соответствующая конъюнкция окажется равна единице, то в регистре 17 установятся биты, соответствующие номерам булевых Функций, включающих эту конъюнкцию.По заднему фронту предыдущего импульса, кроме того, срабатывает одновибратор 3 1, который Формирует импульс записи, через элемент ИЛИ 23, записывающий информацию из второй ячейки оперативной памяти 14 в регистр 15 через элемент И 8. Задний Фронт этого импульса изменяет состояние счетчика 34 через элемент ИЛИ 22 и триггер 19, выход которого под - готавливает запись информации в регистр 16 . Все это происходит после вычисления значения первого конъюнктивного терма. Аналогично описанному задним фронтом второго импульса генератора 24 изменяется состояние триггера 20,подготавливающего чтение из регистра 15, а также Формируется импульс записи одновибратором 31 для записи информации из третьей ячейки памяти в освободившийся регистр 16,Третьим импульсом генератора 24 на объединенные выходы групп 12 и 13 элементов И с высоким импедансомна выходе выдается второе словоинформации, находящееся в регистре15, организуется установка битов в регистре 17 (если соответствующая . конъюнкция равна 1). Задним Фронтом этого импульса изменяется состояние триггера 20, который готовит считывание из регистра 16, Формируетсяимпульс одновибратором 31,по которо- .му записывается информация в освободившийся регистр 15, а задним Фронтом этого импульса изменяется состояние триггера 19 и счетчика 34. В дальнейшем устройство работает аналогично.В том случае, если на объединенные выходы групп 12 и 13 элементов И считана информация о последнем конъюнк" тивном терме (при этом на входе эле4 1608679 ме ло ки ле и не де ;ся сл дциги т по пу ро ра оч ус при пре вре лог отв кци ные ройна воз при ле чае рег ных да и в вво гис лев кре 0 0 О 00 00 00 10 ко нтюн в 0 Х,Х Х,хэ о ж11 2 й дис пус что вх рет 0010015 и По первому такту ген55будет вычислено значениконъюнкции Х 0, оно буделю, поэтому установка рстра 17 не произойдет.первого такта из операт тор ныи сигнал с нходо равенгистра перв ои равно нузряда регио окончании налу сброса вут установленьвой и второй кенно. о 6 оикоды наонъюнкци оотной памяти та 26 задержки устанавливается ическая единица), величина эадержопределяется временем для вычисия значения последней конъюнкции становки битов регистра 17.5 Несмотря на то, что и по последу импульсу генератора 24 проиэойзапись информации в освободивший- регистр 15 или 16 а по предпоУО нему импульсу запишется информаиз оперативной памяти 14 в рер 16 или 15, она не будет исьзонана в дальнейшем, так как имьс, сформированный одновибрато 5 32, обнулит триггер 18 и генеор 24 остановится, не сформировав едного импульса. На выход 40 ройства поступит сигнал об окончавычислений, который может, наер, установить триггер запроса ывания внешней микроЭВМ, К этому ени в регистре 17 установлены ческие единицы в разрядах, сотствующих номерам логических фунвключающих единичные вычислен- значения конъюнкций.нешняя микроЭВМ обращается к усттву как к порту ввода, выставляя ходах 39 адреса такой адрес, что уждается выход 1.1 дешифратора 1, ем возбуждается и выход 36 управ 1 я. 13 инный формирователь 1 подклюся в режиме ввода информации на стре 17 на входы-выходы 35 дантак как возбуждены оба его вхо 35 азрешения выходом элемента И 4 одом 36 управления, В микроЭВМ ится информация с выходов рера 17 о значениях системы буях функций на наборе входных дисных сигналов с входов 38. 0001010 00 10 О 01 10 00 0011 О ОО ОО ОО 0001 После этого микроЭВМ вновь обр,щается к устройству как к порту вывода, при этом активируется выход 1.2, дешифратора 1 и вход 37 управления, вследствие чего возбуждается выход элемента И 6, обнуляется регистр 17 и происходит операция по считыванию в регистрах 15 ц 16 нулевого и первого слов информации на оператинной памяти 14 аналогично описанному. В дальнейшем при необходимости очередного вычисления значения системы булевых функций устройство работает аналогично.1Таким образом, в результате внедения новой дисциплины частота импульсов тактового генератора может быть повышена почти в два раза, так как задержка на группах 12 и 13 элементов И, переключение триггера 20 значительно меньше задержки на считывание информации из оперативной памяти 14, а на интернале времени после считывания и во время считывания информации из второго происходит запись информации в освободившийся регистр.П р и м е р. Допустим, необходимо вычислить следующую систему булевых функций: ЛХЧХХХ Х ХХ г г 3 Имеется всего четыре конъюнкции Х ХХ, Х Х, Х.Таблица программирования оперативной памяти 14 имеет следующий нид (дискретный сигнал имеет вид Х 4 ХХХ(Х 0)14 в регистр 15 будет считан код настройки третьей конъюнкции. Одновре. менно вычисляется значение второй конъюнкции - оно тоже равно нулю, по-этому снова не произойдет установка разрядов регистра 17; По окончании вычисления этой конъюнкции в регистр 16 записывается код настройки четвертой конъюнкции. Затем вычисляется значение третьей конъюнкции, оно равно единице, поэтому в регистре 17 будут установлены два бита 11, т.е. обе функции равны единице. В регистр 15 записывается информация из оперативной памяти, однако она уже не будет использована, так как записи в эту ячейку не было. Затем вычисляет- ся значение четвертой конъюнкции - оно равно нулю, однако сброс разрядов 20 регистра 17 не произойдет, так как он имеет Б-входы (с синхронизацией), При этом на вход элемента 26 задержки поступает бит окончания вычислений, С задержкой одновибратор 32 формиру ет импульс запроса прерывания на вы-, ход 40 и обнуляет триггер 18, останавливающий генератор 24, По последнему импульсу генератора 24 произойдет запись информации в регистр 16, ЗО однако она также считывается из неиспользованной области оперативной памяти 14 и также не будет использована.После ввода значения системы функций (11) в микроЭВМ она вновь устаЭ 5 новит устройство в исходное положение и в регистрах 15 и 16 вновь будут установлены коды настроек первой и второй конъюнкций соответственно.40Формула изобретенияУстройство для ввода в микроЭВМ дискретных сигналов, содержащее дешифратор, шинный формирователь, счетчик, пять элементов И, первую группу элементов И, группу элементов И-НЕ, оперативную память, два элемента ИЛИ, генератор импульсов и два триггера, входы дешифратора являются адресными входами устройства и подключены к шине адреса микроЭВМ, информационные входы-выходы шинного формирователя являются информационными входами-выходами устройства и подключены к шине данных микроЭВМ, входы первого элемента ИЛИ являются управляющими входами устройства и и подключены к шине управления микроЭВМ, первый вход первого элементаИЛИ соединен с вторым управляющимвходом шинного формирователя и вторым входом пятого элемента И, второй вход первого элемента ИЛИ со -единен с вторыми входами третьего ичетвертого элементов И, первый выходдешифратора соединен с первыми входами второго и третьего элементов И,а второй вьходдешифратора соединен спервыми входами четвертого и пятогоэлементов И, выход второго элемента Иподключен к первому управляющему входу шинного формирователя, выход третьего элемента И подключен к входу за -писи оперативной памяти и первомувходу второго элемента ИЛИ,выход ко-.торого подключен к счетному входусчетчика, выходы которого подключенык адресным входам оперативной памяти,информационные входы которой подключены к информационным выходам шинного формирователя, выход первогоэлемента ИЛИ соединен с вторым входом второго элемента И, выход пятогоэлемента И подключен к входу установки первого триггера, выход которогосоединен с входом генератора импульсов, первые входы элементов И первойгруппы соединены с первыми входамисоответствующих элементов И-НЕ группы и являются информационными входами устройства, выходы элементов Ипервой группы соединены с выходамисоответствующих элементов И-НЕ группы и подключены к входам группы первого элемента И, о т л и ч а ю щ е -е с я тем, что, с целью повышениябыстродействия устройства, в неговведены две группы элементов И, дваэлемента И, элемент ИЛИ, четыре элемента задержки, пять одновибраторов,триггер и три регистра, выходы элементов И второй группы соединены свыходами соответствующих элементовИ третьей группы и подключены квторым входам элементов И первойгруппы и элементов И-НЕ группы и информационным входам третьего регистра, информационные выходы которого подключены к информационным входам шинного формирователя,а вход сброса - к выходу четвертогоэлемента И, входам первого элементазадержки и первого одновибратора,выход которого соединен с входамисброса счетчика и второго и третье